JPH0440546A

JPH0440546A - アドレス変換回路およびプログラマブルコントローラシステム

Info

Publication number: JPH0440546A
Application number: JP2147416A
Authority: JP
Inventors: Tomio Ikejima; 池嶋　冨美夫; Toru Ogasawara; 徹小笠原
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1990-06-07
Filing date: 1990-06-07
Publication date: 1992-02-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、メモリやインタフェースなどにアクセスする
ためのアドレスを作成するアドレス変換回路およびアド
レス変換回路を用いるプログラマブルコントローラシス
テムに関する。

〔従来の技術〕

プログラマブルコントローラシステムでは制御対象の電
子機器から、その動作状態を示すオン／オフの動作状態
（接点）信号を入出力モジュールを介してプロセッサモ
ジュールに入力する。プロセッサモジュールでは、入力
の複数の接点信号を内部のデータメモリに記憶した後シ
ーケンス演算を実行し、制御対象機器の動作を規定する
接点信号のオン／オフを算出する。この算出の接点信号
はデータメモリに記憶された後、データメモリから読出
され、入出力モジュールを介して電子機器に出力される
。

制御対象機器側の機器仕様の変更や制御内容に備えてプ
ログラマブルコントローラシステムでは上記入出力接点
信号の個数は可変設定できるようにしている。

このために、従来システムでは、電源起動時に接続の各
入出力モジュールからプロセッサモジュールへ、接点個
数情報を送信し、プロセッサモジュールにおいて、接点
信号に対するデータメモリおよび各入出力モジュールの
アドレスの割当てを行っている。

たとえば１０個の接点信号を入力する場合、プログラマ
ブルコントローラでは、入出力モジュールから接点信号
を読出すための】０個の読出しアドレス、データメモリ
へ書き込むための１０個の書き込みアドレスを必要とす
る。共通バスにより異なる２つの機器にアクセスする場
合一方の機器（人出カモジュール）の読出しアドレスと
他方の機器（データメモリ）の書き込みアドレスは同一
とすることができないので、上記読出しアドレスと書き
込みアドレスは別個のものとしなければならず、また対
応関係を持たせなければならない。

たとえば上述の１０個の接点信号の場合はデータメモリ
の書き込みアドレスとして°“１゛°〜”１０”（１０
進数）を割当てると、入出力モジュール対して割当てる
書き込みアドレスは“°１０１°°〜“°１１０°°と
いうようになる。

プロセッサモジュールの中央演算処理装置（ＣＰＩＪ）
では、入出力モジュールからアドレス１０１の接点信号
を読出すと、この接点信号をＣＰＵに保持し、次にアド
レス“’１０１　”　−”１００°゛＝“１°゛の演算
を行ってデータメモリの書き込みアドレスを算出した後
、データメモリのアドレス“１°“へ保持の接点信号を
書き込む。

〔発明が解決しようとする課題〕

しかしながら、従来システムでは次の理由により接点信
号の入出力処理に時間がかかると共に、処理が複雑とな
るという不具合があった。

ａ）接点信号の点数は数１０〜数百のオーダーであり、
しかも可変なため、電源起動時に人出カモジュールとデ
ータメモリの対応関係、すなわち、入出力の読出しアド
レスとデータメモリのアドレスとの差分な調べなければ
ならない。

ｂ）接点信号の人出力に際してはその都度一方の機器の
アクセスアドレスから他方の転送先のアクセスアドレス
を算出しなければならない。

Ｃ）入出力モジュール側ではプロザッセモジュール側で
用いるアドレスに従って内部処理を行う。

ｅ）接点信号のアドレスが設定されてしまうと接点信号
の順番の入れ替えはできない。このため制御対象機器と
人出カモジュールとの間の接点信号の信号ケーブルの接
続先をまちがえるとシステムとしては誤動作が生じるの
で、信号ケーブルの接続作業をやり直さなければならな
い。

そこで、本発明の第１の目的は上述の点に鑑みて、デー
タ転送のためのアドレス変換を高速で実行することの可
能なアドレス変換回路を提供することにある。

また、本発明の第２の目的は、接点信号の人出力処理を
簡素化することの可能なプログラマブルコントローラシ
ステムを提供することにある。

［課題を解決するための手段］このような目的を達成するために、本発明は、記憶手段
を有し、該記憶手段の第１のアドレスの記憶領域に、当
該第１のアドレスに対して変換すべき第２のアドレスを
予め記憶し、変換対象の第１のアドレスを前記記憶手段
にアドレス入力することにより変換後の第２のアドレス
を当該記憶手段からデータ出力することを特徴とする。

本発明は、接点信号に対して第１のアドレスを割当てた
プロセッサモジュールと、前記接点信号に対して第２の
アドレスを割当てた入出力モジュールと、記憶手段を有
し、該記憶手段の第１のアドレスの記憶領域に、当該第
１のアドレスに対して変換すべき第２のアドレスを予め
記憶し、変換対象の第１のアドレスを前記記憶手段にア
ドレス入力することにより変換後の第２のアドレスを当
該記憶手段からデータ出力するアドレス変換手段と、前
記プロセッサモジュールと前記入出力モジュールとの間
で転送する前記接点信号の識別のために前記アドレス変
換手段により変換された第２アドレスを前記人出カモジ
ュールに伝送する信号伝送手段とを具えたことを特徴と
する。また本発明に、前記アドレス変換手段の記憶手段
に記憶すべき第２アドレスおよびその記憶アドレスを入
力する入力手段と、該入力手段から入力された記憶アド
レスに基き、当該入力の第２アドレスを前記記憶手段に
書き込む書き込み手段とを更に具えたことを特徴とする
。

Ｃ作　用〕本発明の第１形態では記憶手段がアドレス指定により記
憶データを出力する機能を用いて、第１アドレスを第２
アドレスに変換する。このため、従来のようにアドレス
計算を行うことなく、直ち変換後の（第２の）アドレス
を得ることができ人出カモジュールとプロセッサモジュ
ールの接点信号の転送を行うので、プロセッサモジュー
ルと人出カモジュールとはそれぞれ、接点信号に対して
互いに独立のアドレス空間を保有することができ、たと
えば、接点信号のプロセッサ側のアドレス空間とプロセ
ッサモジュール側のアドレス空間を同一することができ
る。

また、本発明の第３形態では入力手段および書き込み手
段により記憶手段の内容を修正することも可能となるの
で、接点の割当アドレスの変更修正が容易となる。

〔実施例〕

以下、図面を参照して本発明実施例を詳細に説明する。

第１図は本発明実施例におけるプログラマブルコントロ
ーラのシステム構成を示す。

第１図において、プログラミング装置１５０はプロセッ
サモジュール１００の実行するシーケンス演算プログラ
ムを入力すると共に、入力手段とじて本発明に関わる後
述のアドレス変換データを入力する。

プロセッサモジュール１００内ではＣＰＵｌ０．デコー
ダ２０．データメモリ３０．アドレス変換回路１２０お
よびその他回路がバスに共通接続されている。

ＣＰＵｌ０は装置の全体制御を司どる他、次の制御処理
を行う。

（１）人出カモジュール２００−１〜２００−３を介し
て送受信する接点信号をデータメモリ３０に読書きする
。

（２）入力の接点信号をデータメモリ３０から読出し、
シニケンス演算を行って演算結果の接点信号をデータメ
モリ３Ｇに書き込む。

（３）プログラミング装置１５０から入力されたアドレ
ス変換データをアドレス変換回路１２０に書き込み手段
として設定する。

デコーダ２０はアドレスバスＰ２と接続し、ＣＰＵｌ０
の発生するアドレス信号をコード識別することによりア
クセス対象の回路に対してチップセレクト（Ｃｌ３）信
号を発生する。本例ではアドレスが°゛１°゛〜”２５
５°“　（１０進数）の範囲のとき、データメモリ３０
に対してオンのＣ／Ｓ信号が発生される。またアドレス
“°２５６°°〜“５１１“′（１０進数）のときにア
ドレス変換部４０に対してオンの第１Ｃ／Ｓ信号が発生
され、最上位Ａ１２のアドレスビット゛オン°゛のとき
アドレス変換部４０に対してオンの第２　Ｃ／Ｓ信号が
発生される。また、アドレス“１°゛〜”２５５°°は
データメモリ３０に対する割り当ての読み書きアドレス
であると共に、プロセッサモジュール１００において取
り扱う接点信号の識別番号となる。

データメモリ３０には、例えばランダムアクセスメモリ
（ＲＡＭ）のような読み書き自在メモリを用いる。アド
レス変換部４０は接点信号の伝送時にデコーダ２０から
オンの第１　Ｃ／Ｓ信号を入力したときはアドレスバス
Ｐ２上のアドレス信号（第１アドレス）を入出力モジュ
ール用のアドレス信号（第２アドレス）に変換し、入出
力モジュール２００−１〜２００−３に供給する。

またアドレス変換用の情報信号（第２アドレス）を登録
、修正するために、アドレス変換部４０がデコーダ２０
からオンの第２　Ｃ／Ｓ信号を入力したときはアドレス
バスＰ２上のアドレス信号（第１アドレス）に対応させ
た上記アドレス変換後のアドレス信号（第２アドレス）
をデータバスＰ１から回路内に取り込む。なお、この機
能を達成するための回路構成は第１図には示しておらず
、第５図を用いて後述する。

制御対象機器とプロセッサモジュール１００との間にあ
って、入出力信号の転送処理、具体的にレベル変換処理
を行う入出力モジュール２００−１〜２００−３には従
来と同様の装置を用いることができる。ただし、各入出
力モジュールのアドレスバスＩＩをアドレス変換回路１
２０のアドレス変換用ＲＡＭ４０のデータ出力に接続す
る点が従来例と異なる。

上記各入出力モジュールはデコーダを有し、アドレスバ
ス■ｌ上の自己に割当てられたアドレス信号をデコーダ
により検出したときは、データバスＰｌ上に対して人出
力データの入力／出力な行う。

次に、アドレス変換用ＲＡＭ４０の回路構成を第５図を
用いて説明する。

アドレス変換用ＲＡＭ４０のアドレス入力端子にはアド
レスバスＰ２の下位８ビツトが接続される。また、入出
力モジュールに対する接点信号の人出力を行うときにオ
ンの第１　Ｃ／Ｓ信号が発生されたときはＣＰＵｌ０の
読み／書き指示（入出力モジュールに対する接点信号の
入力／出力の指示）のいずれの場合においても指定アド
レスの記憶データをデータ出力するように、ゲート回路
４１〜４５を構成している。

また、アドレス変換用ＲＡＭ４０に対するデータの書き
込みを行うときは、第２　Ｃ／Ｓ信号のオンによりゲー
ト回路４６を開としてデータバスＰｌ上のデータをアド
レス変換用ＲＡＭ４０の指定アドレスに記憶させる。

本例では第２図に示すようにプロセッサモジュール１０
０側と入出力モジュール群とは別個のアドレス空間を設
定可能である。このために、データメモリのアドレスと
対応させてアドレス変換用ＲＡＭ４０の記憶領域に、人
出カモジュール側で用いるアドレス情報を予めＣＰＵｌ
０により書き込んでおく（第３図参照）。

このようなシステム構成における接点の入出力動作を第
１図および第４図を併せ用いて説明する。

第４図はＣＰＵｌ０の実行する接点信号の出力のための
制御手順である。

第１図において、接点信号の出力タイミングになると、
ＣＰＵｌ０は内部のアドレスカウンタを°１°゛（１０
進数）に設定し、レベルオフの読出しくＲ）信号を発生
する（第４図のステップＳ］、Ｏ−８２０）。このアド
レス信号によりデコーダ２０はデータメモリ３０に対す
るＣ／Ｓ信号を発生するので、データメモリ３０が動作
可能状態となる。

この結果、データメモリ３０のアドレス“１°°の接点
信号がデータバスＰ１に出力される。ＣＰＵｌ０はデー
タバスＰｌ上の接点信号を内部レジスタに保持した後、
入出力モジュール群をアクセス対象と指定するためにア
ドレスＡ９のビットを“１′′に設定し、レベルオンの
書き込み信号を発生する（第４図のステップＳ３０〜５
５０）。この結果、アドレスバス上２上の示すアドレス
値はＡ９オン＋°゛１°゛、すなわぢ、”２５７°゛（
ｌＯ進数）となって、デコーダ２０からはアドレス変換
回路１２０に対してオンの第１Ｃ／Ｓ信号が出力される
。

この結果、アドレス変換回路１２０の内部ＲＡＭ４０が
動作可能となる。又ｃｐｕｉｏのオンの書き込み信号は
アドレス変換回路４０のゲート回路４１によりオフの読
出し信号に変換される。この結果、アドレスバス上の下
位８ビツトの示す値、すなわち、°１°°のアドレス領
域の格納データ゛１°゛　（第３図参照）がアドレスバ
スＥｌに出力される。第１人出カモジュール２００−１
ではアドレスバスＩＩのアドレス値゛１°°を検出し、
データバス上１上の接点信号を内部に取り込む。

以下、ＣＰＵｌ０側では順次にアドレスカウンタを２°
°・・パ°３“°というように更新しながらデータメモ
リ３０の接点信号を読出し、第１人出カモジュール２０
０−１に送出する（ステップ３２０〜Ｓ８０のループ処
理）。第１人出カモジュール２００−１に対する接点信
号を送出すると、ＣＰＵｌ０は第２人出カモジュールに
送出すべき接点信号のデータメモリ３０上のアドレスを
初期設定した後、上述処理により接点信号の送出処理を
行う。

このように本実施例ではプロセッサ側のＣＰＵｌ０は入
出力モジュール群へのアドレス空間を”２５７”〜”５
１１”°　（アドレスＡ９＋データメモリ３０のアドレ
ス範囲）と見なしてアドレスを割当てることになるが、
人出カモジュール側では実際には１°′〜“１５５°′
のアドレス空間を用いることになる。このため、ＣＰＵ
ｌ０はデータメモリ３０のアドレスのみで接点信号の入
出力、処理が可能であり、従来のように人出カモジュー
ル側の接点信号に対する対するアドレスを計算する必要
がない。

また、入出力モジュール側ではプロセッサモジュール１
００例のアドレス空間とは別個に接点信号のアドレスの
割当てが可能である。このため、本例のようにプロセッ
サモジュール側での接点信号のアドレスと、人出カモジ
ュール側でのアドレスを同一とすることが可能となる。

また、各人出カモジュールの接点アドレスを不規則に並
べることも可能である。たとえば、入出力モジュールと
電子機器との間の接続信号線をまちがえた場合でも、ア
ドレス変換用ＲＡＭ４０の記憶内容を誤接続の状態に併
わせ変更することにより、その信号線接続状態に応じた
正しい入出力処理を行うことが可能となる。

また、各入出力モジュール側の接点個数が変更になった
場合は、プログラミング装置１５０からアドレス変換用
ＲＡＭ４０に書き込むべきアドレス情報およびその記憶
アドレスを指示入力し、ＣＰＵｌ０によりアドレス変換
用ＲＡＭ４０に書き込みを行う。

具体的にはアドレス変換用ＲＡＭ４０をアクセス対象と
指定するためにアドレス線Ａ１２をオンした後、入力さ
れたアドレスを示すアドレス信号ＣビットＡＯ〜Ａ８）
、書き込み指示信号を発生し、入力の書き込みデータを
データバス上に送出する。このようなメモリの指定アド
レスにデータを書き込むためのＣＰＵの処理手順は周知
のため制御手順を図示せず、その詳細な説明を省略する
。

なお、本実施例では入出力モジュールに接点信号を出力
する例を示したが、入出力モジュールから接点信号を入
力する（読出す）場合は、人出カモジュール群に対する
書き込み指示、すなわち、アドレス変換用ＲＡＭ４０に
対する指示が読出しの指示となり、また、指定アドレス
がデータメモリ３０上の入力接点信号に割当てたアドレ
スとなる他は実施例と同様の処理手順となる。

本実施例の他に次の例が挙げられる。

１）本実施例ではアドレス変換回路１２０をプロセッサ
モジュール１００例に設置する例を説明したが、各入出
力モジュールにアドレス変換回路を設けてもよい。

２）第５図に一例として示すアドレス変換回路１２０を
ＬＳＩ化しておくと、プログラマブルコントローラの製
作が容易となる。

３）アドレス変換回路１２０に記憶しておく変更アドレ
スを修正する必要がないときはアドレス変換用メモリに
はリードオンリメモリ（ＲＯＭ）を用いればよく、また
、書き込み処理用のゲート回路は不要となる。

４）本実施例ではデータメモリと入出力モジュールとの
間のデータ転送を例としたが、同一情報をＣＰＵを介し
て２つの情報処理回路の間で転送する場合にも本発明を
適用することが可能である。

この場合、第１の情報回路で用いているアドレスをアド
レス変換回路により第２の情報回路で用いている第２ア
ドレスに変換することになる。

本発明の第２形態は第１形態のアドレス変換手段を用い
て入出力モジュールとプロセッサモジュールの間で接点
信号の転送を行うので、プロセッサモジュールと入出力
モジュールとはそれぞれ、接点信号に対して互いに独立
のアドレス空間を保有することができ、たとえば、接点
信号のプロセッサ側のアドレス空間とプロセッサモジュ
ール側のアドレス空間を同一することができる。

〔発明の効果〕

以上、説明したように、本発明の第１形態では記憶手段
がアドレス指定により記憶データを出力する機能を用い
て、第１アドレスを第２アドレスに変換する。このため
、従来のようにアドレス計算を行うことなく、直ち変換
後の（第２の）アドレスを得ることができる。

【図面の簡単な説明】

第１図は本発明実施例の回路構成を示すブロック図、第２図は本発明実施例のアドレス空間を示す説明図、第３図は本発明実施例のアドレス変換用ＲＡＭ４０の記
憶内容を示す説明図、第４図は第１図のＣＰＵｌ０の実行する制御手順を示す
フローチャート、第５図は第１図のアドレス変換回路１２０の回路構成を
示すブロック図である。１０・・・ＣＰＩＪ　　、２０・・・デコーダ、３０・・・データメモリ、４０・・・アドレス変換（用ＲＡＭ　）部、５０・・・
Ｉｌｏ、１［）０・・・プロセッサモジュール、１５０・・・プ
ログラミング装置、２００−１〜３・・・入出力モジュール。７０セ・ソサモジュール側アドレス空間Ａ出カモジュール側アドレス空間本全聞実旋例のアドレス空間は氷穿説朗図第２図

Claims

【特許請求の範囲】１）記憶手段を有し、該記憶手段の第１のアドレスの記
憶領域に、当該第１のアドレスに対して変換すべき第２
のアドレスを予め記憶し、変換対象の第１のアドレスを
前記記憶手段にアドレス入力することにより変換後の第
２のアドレスを当該記憶手段からデータ出力することを
特徴とするアドレス変換回路。２）接点信号に対して第１のアドレスを割当てたプロセ
ッサモジュールと、前記接点信号に対して第２のアドレスを割当てた入出力
モジュールと、記憶手段を有し、該記憶手段の第１のアドレスの記憶領
域に、当該第１のアドレスに対して変換すべき第２のア
ドレスを予め記憶し、変換対象の第１のアドレスを前記
記憶手段にアドレス入力することにより変換後の第２の
アドレスを当該記憶手段からデータ出力するアドレス変
換手段と、前記プロセッサモジュールと前記入出力モジュールとの間で転送する前記接点信号の識別のために
前記アドレス変換手段により変換された第２アドレスを
前記入出力モジュールに伝送する信号伝送手段とを具えたことを特徴とするプログラマブルコントローラ
システム。３）前記アドレス変換手段の記憶手段に記憶すべき第２
アドレスおよびその記憶アドレスを入力する入力手段と
、該入力手段から入力された記憶アドレスに基き、当該
入力の第２アドレスを前記記憶手段に書き込む書き込み
手段とを更に具えたことを特徴とする請求項２に記載の
プログラマブルコントローラシステム。