JPH0441382B2 - - Google Patents
Info
- Publication number
- JPH0441382B2 JPH0441382B2 JP19897184A JP19897184A JPH0441382B2 JP H0441382 B2 JPH0441382 B2 JP H0441382B2 JP 19897184 A JP19897184 A JP 19897184A JP 19897184 A JP19897184 A JP 19897184A JP H0441382 B2 JPH0441382 B2 JP H0441382B2
- Authority
- JP
- Japan
- Prior art keywords
- function code
- address
- computer
- data
- extraction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000605 extraction Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、計算機システムの処理プログラムに
おいて行われる機能コードの抽出処理に関し、特
に計算機に接続された機能コード抽出装置に行わ
せる機能コード抽出処理の方式に関する。
おいて行われる機能コードの抽出処理に関し、特
に計算機に接続された機能コード抽出装置に行わ
せる機能コード抽出処理の方式に関する。
（従来の技術）
従来、斯かる方式においては計算機システムの
内部でプログラム命令により入力されたデータ列
を、１バイトづつ機能コードであるか否かをチエ
ツクし、アドレスを求めて抽出するものが採用さ
れていた。上記方式においては、入力データ列が
長くなるとかなりの時間にわたつてプログラムの
内部で実行がループすることになつていた。
内部でプログラム命令により入力されたデータ列
を、１バイトづつ機能コードであるか否かをチエ
ツクし、アドレスを求めて抽出するものが採用さ
れていた。上記方式においては、入力データ列が
長くなるとかなりの時間にわたつてプログラムの
内部で実行がループすることになつていた。
（発明が解決しようとする問題点）
従つて、上記の方式においては実行時間が長
く、この間に該当プログラムより優先度の低い他
のプログラムが全然実行できず、マルチ処理を行
えないと云う欠点があつた。
く、この間に該当プログラムより優先度の低い他
のプログラムが全然実行できず、マルチ処理を行
えないと云う欠点があつた。
本発明の目的は、機能コード抽出装置にあらか
じめ任意の機能コード列テーブルとして与え、そ
の後に機能コードを含むデータ列を計算機から機
能コード抽出装置へ送り、データ列中の機能コー
ドの格納されている相対アドレスを抽出し、さら
にその相対アドレス群を外部装置から読込んでデ
ータ列中の機能コード格納位置を求めることによ
り上記欠点を解決し、マルチ処理ができるように
構成した機能コード抽出方式を提供することにあ
る。
じめ任意の機能コード列テーブルとして与え、そ
の後に機能コードを含むデータ列を計算機から機
能コード抽出装置へ送り、データ列中の機能コー
ドの格納されている相対アドレスを抽出し、さら
にその相対アドレス群を外部装置から読込んでデ
ータ列中の機能コード格納位置を求めることによ
り上記欠点を解決し、マルチ処理ができるように
構成した機能コード抽出方式を提供することにあ
る。
（問題点を解決するための手段）
本発明による機能コード抽出方式は機能コード
抽出装置と計算機とを具備し、相対アドレスを使
用して処理を実行するように構成して実現したも
のであり、機能コード抽出装置は機能コードテー
ブルと、データ入力バツフアと、アドレスセーブ
エリアとから成るものである。
抽出装置と計算機とを具備し、相対アドレスを使
用して処理を実行するように構成して実現したも
のであり、機能コード抽出装置は機能コードテー
ブルと、データ入力バツフアと、アドレスセーブ
エリアとから成るものである。
機能コードテーブルは、機能コード列を参照の
ため格納しておくためのものである。データ入力
バツフアは、機能コードを含むデータ列を計算機
から受取つて逐次格納するためのものである。ア
ドレスセーブエリアは、データ入力バツフアに送
出されたデータ列のうちで１バイトデータを受取
るごとに機能コードであるか否かをチエツクし
て、機能コードであれば相対アドレスを格納する
ためのものである。
ため格納しておくためのものである。データ入力
バツフアは、機能コードを含むデータ列を計算機
から受取つて逐次格納するためのものである。ア
ドレスセーブエリアは、データ入力バツフアに送
出されたデータ列のうちで１バイトデータを受取
るごとに機能コードであるか否かをチエツクし
て、機能コードであれば相対アドレスを格納する
ためのものである。
いつぽう計算機は、上記の処理を実行するため
機能コード抽出処理プログラムを格納するための
ものである。
機能コード抽出処理プログラムを格納するための
ものである。
そして、前記機能コード抽出処理プログラムは
前記アドレスセーブエリアの内容を引取り、この
アドレス内容を使用してデータ列のなかから機能
コード格納位置を知り、次の処理を行うものであ
る。
前記アドレスセーブエリアの内容を引取り、この
アドレス内容を使用してデータ列のなかから機能
コード格納位置を知り、次の処理を行うものであ
る。
（実施例）
次に、本発明について図面を参照して詳細に説
明する。
明する。
第１図は、本発明に関係する計算機および機能
コード抽出装置を示すブロツク図である。第１図
において、１は計算機、２は機能コード抽出装置
である。計算機１における１１，１２はそれぞれ
第１および第２の処理プログラムであり、機能コ
ード抽出装置２における２１は機能コードアドレ
ステーブル、２２はデータ入力バツフア、２３は
アドレスセーブエリアである。
コード抽出装置を示すブロツク図である。第１図
において、１は計算機、２は機能コード抽出装置
である。計算機１における１１，１２はそれぞれ
第１および第２の処理プログラムであり、機能コ
ード抽出装置２における２１は機能コードアドレ
ステーブル、２２はデータ入力バツフア、２３は
アドレスセーブエリアである。
最初に、第１の処理プログラム１１から機能コ
ード抽出装置２に機能コード列を送出する。機能
コード列は256バイトで構成され、１バイト目が
コード0016に対応し、２バイト目がコード0116に
対応し、以降256バイト目がコードFF16に対応す
るが、0016〜FF16までのコードのうち各バイトの
０ビツト目が〓１”であるようなコードが機能コ
ードであり、１バイト文字を示すものである。
ード抽出装置２に機能コード列を送出する。機能
コード列は256バイトで構成され、１バイト目が
コード0016に対応し、２バイト目がコード0116に
対応し、以降256バイト目がコードFF16に対応す
るが、0016〜FF16までのコードのうち各バイトの
０ビツト目が〓１”であるようなコードが機能コ
ードであり、１バイト文字を示すものである。
機能コード抽出装置２では、機能コード列を自
身の機能コードテーブル２１へ格納する。次に、
第１の処理プログラム１１によつて機能コードを
含むデータ列を計算機１から機能コード抽出装置
２へ送出する。
身の機能コードテーブル２１へ格納する。次に、
第１の処理プログラム１１によつて機能コードを
含むデータ列を計算機１から機能コード抽出装置
２へ送出する。
この時点で第１の処理プログラム１１はＩ／Ｏ
完了待ちとなり、第２の処理プログラム１２に制
御が渡り、第２の処理プログラム１２の実行が開
始される。機能コード抽出装置２ではデータをデ
ータ入力バツフア２２に格納すると共に、１バイ
トデータを受取るごとに機能コードテーブル２１
のベースアドレスをチエツクすると共に機能コー
ドであるか否かをチエツクし、機能コードであれ
ばアドレスセーブエリア２３の順次、相対アドレ
ス格納する。
完了待ちとなり、第２の処理プログラム１２に制
御が渡り、第２の処理プログラム１２の実行が開
始される。機能コード抽出装置２ではデータをデ
ータ入力バツフア２２に格納すると共に、１バイ
トデータを受取るごとに機能コードテーブル２１
のベースアドレスをチエツクすると共に機能コー
ドであるか否かをチエツクし、機能コードであれ
ばアドレスセーブエリア２３の順次、相対アドレ
ス格納する。
上記の処理を入力データ列が存在しなくなるま
で繰返し、終了したところで第１の処理プログラ
ム１１に通知する。
で繰返し、終了したところで第１の処理プログラ
ム１１に通知する。
第１の処理プログラム１１では機能コード抽出
終了が通知されたならば、機能コード抽出装置２
よりアドレスセーブエリア２３の内容を引取る。
終了が通知されたならば、機能コード抽出装置２
よりアドレスセーブエリア２３の内容を引取る。
次に、第１の処理プログラム１１では引取つた
アドレス群を使用し、データ列のなかから短時間
で機能コード格納位置を知り、次の処理を行うこ
とができる。
アドレス群を使用し、データ列のなかから短時間
で機能コード格納位置を知り、次の処理を行うこ
とができる。
（発明の効果）
本発明には以上説明したように、機能コード抽
出装置にあらかじめ任意の機能コード列を与え、
その後に機能コードを含むデータ列を機能コード
抽出装置へ送り、データ列中の機能コードの格納
されている相対アドレスを抽出し、さらにその相
対アドレス群を外部装置から読込んでデータ列中
の機能コード格納位置を求めることにより、機能
コード抽出処理時間の短縮、およびマルチ処理が
可能となると云う効果がある。
出装置にあらかじめ任意の機能コード列を与え、
その後に機能コードを含むデータ列を機能コード
抽出装置へ送り、データ列中の機能コードの格納
されている相対アドレスを抽出し、さらにその相
対アドレス群を外部装置から読込んでデータ列中
の機能コード格納位置を求めることにより、機能
コード抽出処理時間の短縮、およびマルチ処理が
可能となると云う効果がある。
第１図は、本発明に関係する計算機および機能
コード抽出装置の一実施例を示すブロツク図であ
る。第２図は、第１図に示す機能コードテーブ
ル、データ入力バツフア、ならびにアドレスセー
ブエリアの内容を示す説明図である。 １……計算機、２……機能コード抽出装置、１
１，１２……プログラム、２１……機能コードテ
ーブル、２２……データ入力バツフア、２３……
アドレスセーブエリア。
コード抽出装置の一実施例を示すブロツク図であ
る。第２図は、第１図に示す機能コードテーブ
ル、データ入力バツフア、ならびにアドレスセー
ブエリアの内容を示す説明図である。 １……計算機、２……機能コード抽出装置、１
１，１２……プログラム、２１……機能コードテ
ーブル、２２……データ入力バツフア、２３……
アドレスセーブエリア。
Claims (1)
- １ 機能コード抽出装置と計算機とを具備して構
成することにより実現した機能コード抽出方式で
あつて、前記機能コード抽出装置が機能コード列
を参照のためあらかじめ格納しておくための機能
コードテーブルと、前記機能コードを含むデータ
列を前記計算機から受取つて遂次格納するための
データ入力バツフアと、前記テータ入力バツフア
に送出された前記データ列のうちで１バイトのデ
ータを受取るごとに機能コードであるか否かをチ
エツクして、前記機能コードであれば相対アドレ
スを格納するためのアドレスセーブエリアとを具
備し、且つ、前記計算機が前記機能コード抽出処
理プログラムを格納するための手段を具備し、前
記機能コード抽出処理プログラムは前記アドレス
セーブエリアの内容を引取り、このアドレス内容
を使用してデータ列のなかから機能コード格納位
置を知り、次の処理を行うことを特徴とする機能
コード抽出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19897184A JPS6175928A (ja) | 1984-09-21 | 1984-09-21 | 機能コ−ド抽出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19897184A JPS6175928A (ja) | 1984-09-21 | 1984-09-21 | 機能コ−ド抽出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175928A JPS6175928A (ja) | 1986-04-18 |
| JPH0441382B2 true JPH0441382B2 (ja) | 1992-07-08 |
Family
ID=16399967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19897184A Granted JPS6175928A (ja) | 1984-09-21 | 1984-09-21 | 機能コ−ド抽出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175928A (ja) |
-
1984
- 1984-09-21 JP JP19897184A patent/JPS6175928A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6175928A (ja) | 1986-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992931A (en) | Data alignment correction apparatus for properly formatting data structures for different computer architectures | |
| JPS6028015B2 (ja) | 情報処理装置 | |
| EP0062658A1 (en) | STACKING REGISTER FOR DATA PROCESSOR. | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH0441382B2 (ja) | ||
| JPS5890247A (ja) | 情報処理装置のパイプライン制御方式 | |
| JPS5890244A (ja) | デ−タ処理装置 | |
| JPS6236258B2 (ja) | ||
| JP3130798B2 (ja) | バス転送装置 | |
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| JPH0766032B2 (ja) | テストシステム | |
| JPS63217433A (ja) | プログラム実行制御方式 | |
| JPS6231378B2 (ja) | ||
| JPS58159149A (ja) | 命令コ−ド変換方式 | |
| JPS6047616B2 (ja) | 情報処理装置 | |
| JPS61199126A (ja) | マイクロプログラムチエツク方式 | |
| JPH04104349U (ja) | マイクロプログラム方式の情報処理装置 | |
| JPH04215148A (ja) | プログラマブルコントローラ | |
| JPS59205645A (ja) | 情報転送装置 | |
| JPH05158754A (ja) | Ｃｐｕ実行命令履歴の記録方式 | |
| JPS62219139A (ja) | 命令実行方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPS6146562A (ja) | 配列要素の演算処理方式 | |
| JPS59140508A (ja) | プログラマブルコントロ−ラの実行方法 | |
| JPS6036614B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |