JPS5890244A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、命令バッファを用いたブランチ命令の分岐先
命令の読み出しに係り、特に数命令。

の命令７繰り返し実行する、いわゆる命令ルー。

ブの小規模なものに好適なデータ処理装置に関−。

する０ 従来、ブランチ命令において、その分岐先命令は必らず
メモリより命令バッファへ読み出して命令の処理乞開始
していた。このため、命令バッファの中に入り得る程度
の小規模な命令ルｌ１１−プの場合、繰り返し実行する
命令が既に命令バッファの中に読み出されているにもか
かわらず、再度メモリより読み出し、この読み出し時間
が必要となる欠点があった。

本発明の目的は、小規模な命令ループＺ構成する場合に
よく使用されろブランチ命令ン他のブランチ命令と区別
し、そのような特定のブランチ命令による小規模な命令
ループにおいて、その命令読み出し時間ン短縮すること
にある。

小規模な命令ループにおいて、既に命令バノファに取り
込んだ命令な直接読出し、バックアメモリからの命令読
出し時間乞短縮するために１、特定のブランチ命令で命
令ループ？仮定し、命令ループが命令バッファに人つ得
ろか否かの検。

串回路乞設け、命令バッファ内でループ可能な。

らば余分な命令読出しｆ　％％止し、ループに含まれろ
命令全体がループ処理中命令バッフ７内に。

保存できろ方式とした。

以下、本発明の一火施例〉図により説明する。

１はバッファメモリである。このバッフ７メモリ１は、
主記憶装作Ｊ：り小容量で高速であり、プログラムの命
令が主記憶装置の写しとして格納される。

この実施例では、主記憶装置の命令は、丁べてバッファ
メモリ１内にあるものとし、命令長は１６ヒ゛ノド又は
３２ビットの２イ車とする。

バッファメモリ１かもの命令の読出し幅は６４ビツトで
ある。２は命令バッファである。命令バッファ２は６４
ビツトのレジスタ４個で構成する。酋令バッファ２は主
記憶」二で連続した命令データを２５６ビツトまで保持
することができろ。

命令読出しは命令読出しアドレスレジスタ６゜によりア
ドレスされた６４ビツト乞バツフ７メモ。

りから命令バッファ２へ取り込むことにより行う。

ブランチ命令以外の命令は、主記憶上で連続した命令乞
順次実行するので１回の命令読出しが終り命令バッファ
にまだ空きがあれば命令読出しアドレスレジスタ６の内
容はカロ算器２１により＋１し、次の命令読出しアドレ
スとして命令読出しン要求する。

命令切出し回路３は命令バッファ２より所望の命令７左
づめにして命令レジスタ４へ転送する。命令レジスタ４
は切り出された命令ン取り込み、命令の処理Ｚ開始する
。

命令切出しレジスタ７は、命令レジスタ４へ切■した命
令の命令バッファ２内のアドレスを保持する。命令レジ
スタ４に入った命令よりデコーダ５はその命令長ｔデコ
ードし、加算器８へ入力する。加算器８は命令切出しレ
ジスタの内容と命令長７加え、次の命令切出しの先頭ア
ドレスを出力する。

以上説明したように、命令Ｍｌ出しは通常、順次アドレ
スされ、命令バッファ２、命令レジス。

り４へと転送７行うが、ブランチ命令で分岐条。

件が成立すると命令読出しｊ１１１序が乱れることにな
る。

ここで、本発明の対象とする命令ループ７仮。

定するタイプのブランチ命令（以下ループ命令と呼ぶ）
の処理について述べる。

命令カウンタ９は命令レジスタ４に取り込んでいる命令
のアドレスを通常示している。

ループ命令が命令レジスタ４に取り込まれると、その分
岐先アドレス７アドレス計算回路１１で計算し、アドレ
ス線１０乞介しループ検出回路１５に入力するとともに
、ループ命令自牙のアドレスもアドレス線２０ン介し人
力する。ループ検出口路１５では、入力した２つのアド
レスを比較し、命令ループ全体が、命令バッファ２に入
り得るか否かのテスト７行う。

このテストで命令バッファ２内でループ可能。

であれば、ループ命令処理中を示すフリップフロップ、
Ｚ、１２Ｙ１とし、フリップフロップＩＪ１２が０なら
ばループ命令準備中７示すフリップフロップＰ１３ン１
とする。

フリップフロップＬ１２が１となっている間命令カウン
タ９の史新乞禁止しループ命令アドレスを保持する。

分岐先アドレスレジスター４は、フリップフロップＬｉ
２が０で、ループ命令が命令レジスタ４に入った後、そ
の分岐先アドレスヶ入力し、フリップフロップＬ１２が
１となっている間その分岐先アドレス乞保持する。

フリップフロップＬ１２が１となると分岐先命令からル
ープ命令までの命令読出しのみ行ないループ命令以降の
命令読出は禁止する。

ループ命令準備中に読出し要求した命令が、全部命令バ
ッファ２に読出された時、フリップフロップＰ１５ン０
とし、ループ命令の準備は完了する。分岐検出回路１６
では、アドレス線１９乞介して人力″″ｆ７．；）命令
切Ｌｌｌｔ、アドレスとループ命令の命令アドレスン保
持している命令カウンタ。

９の内容とを常時比較しており、それらが一致するとル
ープ命令が命令レジスタ４へ取り込ま。

れたと仮定し、命令切出しレジスタ７へ分岐先命令アド
レスレジスタ１４より分岐先命令（７）切出しアドレス
Ｚ入力する。次のサイクルでは、加算器８は＋０乞行な
い、分岐先命令が命令バッファより切出される。

以下、同様にループ命令の分岐条件が不成立となるまで
分岐を続ける。ループ命令が実行され分岐条件が不成立
となると、フリップフロップＬ１２、フリップフロップ
Ｐ　１　！、　Ｙ共に０とし。

ループ命令の次に実行することン仮定していた分岐先命
令以降の命令処Ｊｌ！　Ｙ無効化する。

命令読出しアドレスレジスタ６はループ命令ン含む６４
ビットの命令読出しの後加算器２１により＋１され、次
に読出丁べぎ６４ピツトン示しており、このアドレスを
用いて命令読１ｉｌｔ、’Ｙ開始し、通當の動作へ戻る
。

その他、命令ループ内の命令により命令ループ内の命令
’ｆＷき換えたり、ループ命令の分岐先アドレスが変更
されたつすることがある。　。

このような場合、これまで述べたループ命令処理は不可
能となる。

このため、プログラムストア検出回路１Ｂで命令ループ
内命令の書き換え乞、又分岐先アドレス比較回路１７で
、ループ命令の分岐先アドレスの変更をチェックする。

ストアアドレスレジスタ２２は、メモリの内容７書き換
えろ時そのアドレスン保持する。

プログラムストア検出回［１８には、ループ命令のアド
レスが、アドレスＮ　２０　Ｙ介し、ループ命令の分岐
先アドレスがアドレス線２３を介し。

又、書き換えるメモリのアト１／スがアドレス線２４ン
介し入力される。

プログラムストア検出回路１８は、ループ命令の分岐先
からループ命令までの区間の命令’ｋ　ＶＪ’き換える
場合、これン検出し、書き換え乞行った。次の命令以降
の処理乞無効化し、フリップフロップＬ１２、フリップ
フロップＰ１３’Ｙともに０とし、薔ぎ換え１行なった
次の命令の命令読出しより処理ン再開する。

分岐先アドレス比較回路１７にはループ命令の開始時点
で取り込んだループ命令の分岐先アド−レヌがアドレス
線２３乞介し、又ループ命令が命令レジスタへ取り込ま
れるたびにそのループ命令の分岐先アドレスがアドレス
Ｍ　１０７介して入力されている。

分岐先アドレス比較回路１７ば、この２つのアｌイＪ ドレスン比較し、不一致を検Ｉｌｆ：Ｉ″′ｆると、フ
リップフロップＬ１２及びフリップ７０ツブＰ１３乞０
とし、辿當の分岐命令として処理する。

以上述べたように、本発明によれば、分岐条件が成立す
る頻度の高い特定のブランチ命令で５ の命令バッファに入る程度の小規模な命令ループにおい
て、その分岐のたびに生じるバッフ７メモリから命令を
読出しから命令バッファへ格納する筐での処理の遅れＺ
無く丁ことかでき、性能が同上する効果がある。

　−

【図面の簡単な説明】

図は、本発明によるデータ処理装置ｊｌｔＹ示すブロッ
ク図である。 ２・・パ命令バッファ、 １２・−・フリップフロップＬ。 １３・・・フリップフロップＰ。 １５・・・ループ検出回路。 １６・・・分岐検出回路、 １７・・・分岐先アドレス比較回路、 １８・・・プログラムストア検出回路。

Claims (1)

1. 【特許請求の範囲】 １、　メモリより複数の命令を読み出し、貯えて。 おくための命令バッファを有すデータ処理装装置に於い
   て、特定のブランチ命令ケ検出する回路とブランチ命令
   の分岐先から、そのブランチ命令までの連続した命令が
   全部命令バッファに入り得ることを検出する回路と、特
   定のブランチ命令を検出し、かつそのブランチ命令の分
   岐先からブランチ命令自身までの命令が命令バッファに
   入り得ること乞検出した場合、そのブランチ命令の分岐
   先からブランチ命令自身までの命令ン一度読み出した後
   は、その命令列を命令バッファに保存し、そのブト ランチの分岐条件が成立している間は、メモリからの命
   令読み出しを待たず、命令バッファより直接命令を取り
   出す手段〉設けたことＺ％徴とするデータ処理装置。