JPH0519159B2 - - Google Patents
Info
- Publication number
- JPH0519159B2 JPH0519159B2 JP58112313A JP11231383A JPH0519159B2 JP H0519159 B2 JPH0519159 B2 JP H0519159B2 JP 58112313 A JP58112313 A JP 58112313A JP 11231383 A JP11231383 A JP 11231383A JP H0519159 B2 JPH0519159 B2 JP H0519159B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- screen
- priority
- screen memory
- prohibition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、複数の画面メモリに記憶されている
複数の画面信号を優先度を設けて重ね合せる画面
の重ね合せ装置に関するものである。
複数の画面信号を優先度を設けて重ね合せる画面
の重ね合せ装置に関するものである。
従来技術とその問題点
従来、CRTデイスプレイ装置等の表示装置に
重ね合せ画面を表示させるため、その前段におい
て画面の重ね合せ装置が用いられている。
重ね合せ画面を表示させるため、その前段におい
て画面の重ね合せ装置が用いられている。
第１図は、画面の重ね合せの原理を説明するた
めの概念図であり、透明(T)な背景中に抽かれた赤
色(R)の円からなる画面Ａと、透明な背景中に抽か
れた青色(B)の長方形からなる画面Ｂとを重ね合せ
る場合、両者を単に重ね合せると同図C′に示すよ
うに、ＲとＢの重ね合せ部分は加色混合によりマ
ゼンダ色(M)となる。しかしながら、画面Ａが人物
像で画面Ｂがその背景となるべき遠景であるよう
な場合等には、同図Ｃに示すように画面Ａに優先
度を設けて重ね合せを行いたいこともある。
めの概念図であり、透明(T)な背景中に抽かれた赤
色(R)の円からなる画面Ａと、透明な背景中に抽か
れた青色(B)の長方形からなる画面Ｂとを重ね合せ
る場合、両者を単に重ね合せると同図C′に示すよ
うに、ＲとＢの重ね合せ部分は加色混合によりマ
ゼンダ色(M)となる。しかしながら、画面Ａが人物
像で画面Ｂがその背景となるべき遠景であるよう
な場合等には、同図Ｃに示すように画面Ａに優先
度を設けて重ね合せを行いたいこともある。
第２図は、上記優先重ね合せを行うための従来
装置の構成ブロツク図であり、３個の画面を重ね
合せる場合を例示している。１乃至３は重ね合せ
るべき３個の画面のそれぞれを格納する画面メモ
リ、１１乃至１３はバスドライバ、１４乃至１６
はデータバス、１７はバスセレクタ、１８は優先
判定回路、２０はビデオ信号発生回路に連なるデ
ータバスである。画面メモリ１乃至３から対応の
バスドライバ１１乃至１３を経て対応のデータバ
ス１４乃至１６に出力された画面信号は、バスセ
レクタ１７と優先判定回路１８に結合する。優先
判定回路１８は、各データバス上の画面信号の優
先度及び画面信号が透明であるか否かに応じてデ
ータバス２０に接続すべきデータバスを選択し、
バス選択信号を信号線１９によりバスセレクタ１
７に出力する。画面メモリ１，２及び３の順に画
面信号に優先度が設けられているものとすれば、
優先度判定回路１８により、次のような規則に従
つてデータバス１４乃至１６が選択される。画面
メモリ１の出力が透明でない時には、無条件にデ
ータバス１４が選択される。画面メモリ１の出力
が透明で且つ画面メモリ２の出力が透明でない時
には、データバス１５が選択される。画面メモリ
１及び２の出力が透明である場合だけ、データバ
ス１６が選択される。
装置の構成ブロツク図であり、３個の画面を重ね
合せる場合を例示している。１乃至３は重ね合せ
るべき３個の画面のそれぞれを格納する画面メモ
リ、１１乃至１３はバスドライバ、１４乃至１６
はデータバス、１７はバスセレクタ、１８は優先
判定回路、２０はビデオ信号発生回路に連なるデ
ータバスである。画面メモリ１乃至３から対応の
バスドライバ１１乃至１３を経て対応のデータバ
ス１４乃至１６に出力された画面信号は、バスセ
レクタ１７と優先判定回路１８に結合する。優先
判定回路１８は、各データバス上の画面信号の優
先度及び画面信号が透明であるか否かに応じてデ
ータバス２０に接続すべきデータバスを選択し、
バス選択信号を信号線１９によりバスセレクタ１
７に出力する。画面メモリ１，２及び３の順に画
面信号に優先度が設けられているものとすれば、
優先度判定回路１８により、次のような規則に従
つてデータバス１４乃至１６が選択される。画面
メモリ１の出力が透明でない時には、無条件にデ
ータバス１４が選択される。画面メモリ１の出力
が透明で且つ画面メモリ２の出力が透明でない時
には、データバス１５が選択される。画面メモリ
１及び２の出力が透明である場合だけ、データバ
ス１６が選択される。
上記従来例においては、画面メモリの個数に対
応したデータバスが必要となり、データバス部分
が複雑・高価になるという問題がある。このた
め、重ね合せる画面の枚数や、表示色数（データ
バス当りの信号線数）が制限されてしまうという
問題が生じる。
応したデータバスが必要となり、データバス部分
が複雑・高価になるという問題がある。このた
め、重ね合せる画面の枚数や、表示色数（データ
バス当りの信号線数）が制限されてしまうという
問題が生じる。
発明の目的
本発明は、上記従来の問題点に鑑みてなされた
ものであり、その目的は、データバス部分の簡易
化、低廉化を図つた画面の重ね合せ装置を提供す
ることにある。
ものであり、その目的は、データバス部分の簡易
化、低廉化を図つた画面の重ね合せ装置を提供す
ることにある。
発明の要点
上記目的を達成する本発明は、各画面メモリに
それぞれ設けられる出力禁止回路及び出力制御回
路と、各画面メモリからの読出しデータが前記出
力禁止回路を介して出力される共通データバス
と、該共通データバスへの読出しデータの出力を
禁止させるための複数本の禁止信号線とを備え、
各出力制御回路は、優先度を設定する優先度設定
レジスタと、前記画面メモリからの読出しデータ
が透明でない場合には、前記優先度設定レジスタ
の設定値に基づく禁止信号を前記禁止信号線に出
力する第１ゲート手段と、自己の前記優先度設定
レジスタの設定値と前記禁止信号線の禁止信号と
を入力とし、自己の前記優先度設定レジスタの設
定値が前記禁止信号線に禁止信号を出力した画像
メモリの優先度設定レジスタの設定値よりも高
く、かつ自己の画面メモリからの読出しデータが
透明でない場合には共通データバスへの読出しデ
ータの出力を前記出力禁止回路に指令する第２ゲ
ート手段とを備えるように構成されている。
それぞれ設けられる出力禁止回路及び出力制御回
路と、各画面メモリからの読出しデータが前記出
力禁止回路を介して出力される共通データバス
と、該共通データバスへの読出しデータの出力を
禁止させるための複数本の禁止信号線とを備え、
各出力制御回路は、優先度を設定する優先度設定
レジスタと、前記画面メモリからの読出しデータ
が透明でない場合には、前記優先度設定レジスタ
の設定値に基づく禁止信号を前記禁止信号線に出
力する第１ゲート手段と、自己の前記優先度設定
レジスタの設定値と前記禁止信号線の禁止信号と
を入力とし、自己の前記優先度設定レジスタの設
定値が前記禁止信号線に禁止信号を出力した画像
メモリの優先度設定レジスタの設定値よりも高
く、かつ自己の画面メモリからの読出しデータが
透明でない場合には共通データバスへの読出しデ
ータの出力を前記出力禁止回路に指令する第２ゲ
ート手段とを備えるように構成されている。
以下、本発明の更に詳細を実施例により説明す
る。
る。
発明の実施例
第３図は本発明の一実施例の構成ブロツク図で
ある。図においては２つの画面メモリのみが示さ
れており、第２図のような３系統目の画面メモリ
はここでは図示されていない。本図中第２図と同
一の参照符号を付したものは第２図に関し既に説
明したと同一の構成要素である。
ある。図においては２つの画面メモリのみが示さ
れており、第２図のような３系統目の画面メモリ
はここでは図示されていない。本図中第２図と同
一の参照符号を付したものは第２図に関し既に説
明したと同一の構成要素である。
１００，２００は各画面メモリ１，２に付加さ
れた出力制御回路、１０９，２０９は出力禁止回
路、２１は共通データバス、２２，２３は禁止信
号線である。各画面メモリの赤色(R)、緑色(G)、青
色(B)及び黒色（BL）信号は、対応の出力禁止回
路とバスドライバを経て共通バス２１の対応の信
号線Ｒ，Ｇ，Ｂ及びBLに結合される。
れた出力制御回路、１０９，２０９は出力禁止回
路、２１は共通データバス、２２，２３は禁止信
号線である。各画面メモリの赤色(R)、緑色(G)、青
色(B)及び黒色（BL）信号は、対応の出力禁止回
路とバスドライバを経て共通バス２１の対応の信
号線Ｒ，Ｇ，Ｂ及びBLに結合される。
また、画面メモリ１，２に付随する出力制御回
路１００，２００は負論理で同一に構成されてい
る。出力制御回路１００，２００は３入力アンド
ゲート１０１，１０６，２０１，２０６、インバ
ータ１０２，２０２，２入力ナンドゲート１０
３，１０４，２０３，２０４、ノアゲート１０
５，２０５、２入力アンドゲート１０７，２０
７、優先度設定レジスタ１０８，２０８から構成
されている。本実施例においては画面メモリ１の
優先度が最高、画面メモリ２の優先度が２番目と
なるようするために、優先度設定レジスタ１０
８，２０８は、α1＝“０”、β1＝“１”、α2＝“１
”、
β2＝“０”というように設定されている。画面メ
モリ２の優先度を最も低く設定する場合には、α2
＝“０”、β2＝“０”、とすればよい。この優先度設
定レジスタ１０８，２０８の設定により各画面メ
モリの重ね合せの優先度を動的に変更できる構成
となつている。
路１００，２００は負論理で同一に構成されてい
る。出力制御回路１００，２００は３入力アンド
ゲート１０１，１０６，２０１，２０６、インバ
ータ１０２，２０２，２入力ナンドゲート１０
３，１０４，２０３，２０４、ノアゲート１０
５，２０５、２入力アンドゲート１０７，２０
７、優先度設定レジスタ１０８，２０８から構成
されている。本実施例においては画面メモリ１の
優先度が最高、画面メモリ２の優先度が２番目と
なるようするために、優先度設定レジスタ１０
８，２０８は、α1＝“０”、β1＝“１”、α2＝“１
”、
β2＝“０”というように設定されている。画面メ
モリ２の優先度を最も低く設定する場合には、α2
＝“０”、β2＝“０”、とすればよい。この優先度設
定レジスタ１０８，２０８の設定により各画面メ
モリの重ね合せの優先度を動的に変更できる構成
となつている。
最高の優先度を有する画面メモリ１に付随する
出力制御回路１００では、α1が“０”であること
により２入力ナンドゲート１０３の出力はインバ
ータ１０２の出力に関係なく常に“１”となる
が、自己の画面メモリ１の読出しデータが透明で
ない場合、即ちＲ，Ｇ及びＢ何れかが“０”でな
い場合には、β1が“１”であることによりインバ
ータ１０２の出力が“１”になるのに応じて２入
力ナンドゲート１０４の出力は“０”となり、禁
止信号線２２に禁止信号が出力される。また、２
入力ナンドゲート１０７、３入力アンドゲート１
０６の出力はβ1が“１”であることにより、他の
入力に無関係に“０”となり、従つてＲ，Ｇ及び
Ｂの何れかが“０”でない場合にはノアゲート１
０５の出力が“１”となつて出力禁止回路１０９
により画面メモリ１の出力が共通データバス２１
に結合される。
出力制御回路１００では、α1が“０”であること
により２入力ナンドゲート１０３の出力はインバ
ータ１０２の出力に関係なく常に“１”となる
が、自己の画面メモリ１の読出しデータが透明で
ない場合、即ちＲ，Ｇ及びＢ何れかが“０”でな
い場合には、β1が“１”であることによりインバ
ータ１０２の出力が“１”になるのに応じて２入
力ナンドゲート１０４の出力は“０”となり、禁
止信号線２２に禁止信号が出力される。また、２
入力ナンドゲート１０７、３入力アンドゲート１
０６の出力はβ1が“１”であることにより、他の
入力に無関係に“０”となり、従つてＲ，Ｇ及び
Ｂの何れかが“０”でない場合にはノアゲート１
０５の出力が“１”となつて出力禁止回路１０９
により画面メモリ１の出力が共通データバス２１
に結合される。
これに対して、２番目に高い優先度を有する画
面メモリ２に付随する出力制御回路２００では、
β2が“０”であることにより２入力ナンドゲート
２０４の出力はインバータ２０２の出力に関係な
く常に“１”となるが、自己の画面メモリ２の
Ｒ，Ｇ及びＢの何れかが“０”でない場合には、
α2が“１”であることによりインバータ２０２の
出力が“１”になるのに応じて２入力ナンドゲー
ト２０３の出力は“０”となり、禁止信号線２３
に禁止信号が出力される。また、３入力アンドゲ
ート２０６の出力はα2が“１”であることによ
り、他の入力に無関係に“０”となるが、β2が
“０”であることにより２入力アンドゲート２０
７の出力は禁止信号線２２に禁止信号“０”が出
力されていない場合にのみ“０”となる。従つ
て、自己の画面メモリ２のＲ，Ｇ及びＢの何れか
が“０”でなく且つ禁止信号線２２に禁止信号
“０”が出力されていない場合には、ノアゲート
２０５の出力が“１”となつて出力禁止回路２０
９により画面メモリ２の出力が共通データバス２
１に結合される。しかし、この実施例では、最高
の優先度を有する画面メモリ１のＲ，Ｇ及びＢの
何れかが“０”でない場合には、画面メモリ１に
付随する出力制御回路１００により禁止信号線２
２に禁止信号“０”が出力されるので、画面メモ
リ２２の出力は共通データバス２１に結合されな
い。これにより、画面メモリ１と２の出力の重ね
合せが実現される。
面メモリ２に付随する出力制御回路２００では、
β2が“０”であることにより２入力ナンドゲート
２０４の出力はインバータ２０２の出力に関係な
く常に“１”となるが、自己の画面メモリ２の
Ｒ，Ｇ及びＢの何れかが“０”でない場合には、
α2が“１”であることによりインバータ２０２の
出力が“１”になるのに応じて２入力ナンドゲー
ト２０３の出力は“０”となり、禁止信号線２３
に禁止信号が出力される。また、３入力アンドゲ
ート２０６の出力はα2が“１”であることによ
り、他の入力に無関係に“０”となるが、β2が
“０”であることにより２入力アンドゲート２０
７の出力は禁止信号線２２に禁止信号“０”が出
力されていない場合にのみ“０”となる。従つ
て、自己の画面メモリ２のＲ，Ｇ及びＢの何れか
が“０”でなく且つ禁止信号線２２に禁止信号
“０”が出力されていない場合には、ノアゲート
２０５の出力が“１”となつて出力禁止回路２０
９により画面メモリ２の出力が共通データバス２
１に結合される。しかし、この実施例では、最高
の優先度を有する画面メモリ１のＲ，Ｇ及びＢの
何れかが“０”でない場合には、画面メモリ１に
付随する出力制御回路１００により禁止信号線２
２に禁止信号“０”が出力されるので、画面メモ
リ２２の出力は共通データバス２１に結合されな
い。これにより、画面メモリ１と２の出力の重ね
合せが実現される。
なお、図示されていない画面メモリ３を最も低
い優先度に設定した場合、画面メモリ３の出力
は、画面メモリ１と２のＲ，Ｇ及びＢの何れもが
“０”の時、即ち禁止信号線２２，２３に禁止信
号“０”が出力されていない時のみ共通データバ
ス２１に結合されることになる。
い優先度に設定した場合、画面メモリ３の出力
は、画面メモリ１と２のＲ，Ｇ及びＢの何れもが
“０”の時、即ち禁止信号線２２，２３に禁止信
号“０”が出力されていない時のみ共通データバ
ス２１に結合されることになる。
以上の実施例では３つの画面メモリの重ね合せ
を行つているが、重ね合せ数は３つに限定される
ものではなく、禁止信号線と優先度設定レジスタ
とを予め大きくしておけば、それに応じて重ね合
せ数を大きくすることができることは勿論であ
る。
を行つているが、重ね合せ数は３つに限定される
ものではなく、禁止信号線と優先度設定レジスタ
とを予め大きくしておけば、それに応じて重ね合
せ数を大きくすることができることは勿論であ
る。
画面メモリ、出力制御回路、出力禁止回路及び
バスドライバは通常１枚のカードに実装すること
が可能であり、共通データバス２１と禁止信号線
２２，２３とに最大画面メモリ数に対応したコネ
クタを予め設けておけば、画面メモリの増設はコ
ネクタへのカードの挿入と既設の画面メモリに付
随する出力制御回路の優先度設定レジスタの設定
変更により容易に行うことができる。
バスドライバは通常１枚のカードに実装すること
が可能であり、共通データバス２１と禁止信号線
２２，２３とに最大画面メモリ数に対応したコネ
クタを予め設けておけば、画面メモリの増設はコ
ネクタへのカードの挿入と既設の画面メモリに付
随する出力制御回路の優先度設定レジスタの設定
変更により容易に行うことができる。
発明の効果
以上説明したように、本発明は、各画面メモリ
が自己の出力が透明であるか否か及び自己より優
先度の高い他の画面メモリから禁止信号を受けて
いるか否かに応じて共通データバスへの出力を制
御する出力制御回路を各画面メモリに対して共通
の構成とし、優先度設定レジスタにより優先度を
任意に変えられるようにしたので、画面メモリの
増設等を容易に行うことができるという利点があ
る。
が自己の出力が透明であるか否か及び自己より優
先度の高い他の画面メモリから禁止信号を受けて
いるか否かに応じて共通データバスへの出力を制
御する出力制御回路を各画面メモリに対して共通
の構成とし、優先度設定レジスタにより優先度を
任意に変えられるようにしたので、画面メモリの
増設等を容易に行うことができるという利点があ
る。
第１図は画面の優先重ね合せを説明する概念
図、第２図は従来装置の構成ブロツク図、第３図
は本発明の一実施例の構成ブロツク図である。 １乃至３……画面メモリ、１００，２００……
出力制御回路、１０９，２０９……出力禁止回
路、１１乃至１３……バスドライバ、２１……共
通データバス、２２，２３……禁止信号線。
図、第２図は従来装置の構成ブロツク図、第３図
は本発明の一実施例の構成ブロツク図である。 １乃至３……画面メモリ、１００，２００……
出力制御回路、１０９，２０９……出力禁止回
路、１１乃至１３……バスドライバ、２１……共
通データバス、２２，２３……禁止信号線。
Claims (1)
- 【特許請求の範囲】 １ 複数の画面メモリに記憶されている複数の画
面信号を優先度を設けて重ね合せる画面の重ね合
せ装置において、 各画面メモリにそれぞれ設けられる出力禁止回
路及び出力制御回路と、 各画面メモリからの読出しデータが前記出力禁
止回路を介して出力される共通データバスと、 該共通データバスへの読出しデータの出力を禁
止させるための複数本の禁止信号線と、 を備え、各出力制御回路は、 優先度を設定する優先度設定レジスタと、 前記画面メモリからの読出しデータが透明でな
い場合には、前記優先度設定レジスタの設定値に
基づく禁止信号を前記禁止信号線に出力する第１
ゲート手段と、 自己の前記優先度設定レジスタの設定値と前記
禁止信号線の禁止信号とを入力とし、自己の前記
優先度設定レジスタの設定値が前記禁止信号線に
禁止信号を出力した画面メモリの優先度設定レジ
スタの設定値よりも高く、かつ自己の画面メモリ
からの読出しデータが透明でない場合には共通デ
ータバスへの読出しデータの出力を前記出力禁止
回路に指令する第２ゲート手段と、 を備えたことを特徴とする画面の重ね合せ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112313A JPS603696A (ja) | 1983-06-22 | 1983-06-22 | 画面の重ね合せ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112313A JPS603696A (ja) | 1983-06-22 | 1983-06-22 | 画面の重ね合せ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603696A JPS603696A (ja) | 1985-01-10 |
| JPH0519159B2 true JPH0519159B2 (ja) | 1993-03-15 |
Family
ID=14583540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58112313A Granted JPS603696A (ja) | 1983-06-22 | 1983-06-22 | 画面の重ね合せ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603696A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279497A (ja) * | 1985-10-03 | 1987-04-11 | 工業技術院長 | デイスプレイにおける表示デ−タ優先制御装置 |
| JPS62140588U (ja) * | 1986-02-25 | 1987-09-04 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916275B2 (ja) * | 1980-06-02 | 1984-04-14 | 株式会社柏木研究所 | 図形表示装置 |
-
1983
- 1983-06-22 JP JP58112313A patent/JPS603696A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS603696A (ja) | 1985-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990087566A (ko) | 가정용 통신 터미널에서 비디오 화상들의 혼합 | |
| JPS6142306B2 (ja) | ||
| US5953019A (en) | Image display controlling apparatus | |
| GB2194705A (en) | Method for recording a border pixel | |
| JPH0441834B2 (ja) | ||
| US6046725A (en) | Multicolor display control method for liquid crystal display | |
| JPH03116352A (ja) | ビデオ信号パイプラインバス | |
| JP3496100B2 (ja) | 画面表示回路 | |
| JPH0222955B2 (ja) | ||
| JPS603696A (ja) | 画面の重ね合せ装置 | |
| JPS6213674B2 (ja) | ||
| GB2176677A (en) | Combining image signals | |
| JPH028314B2 (ja) | ||
| JPS6180294A (ja) | 多画面表示装置 | |
| EP0145321A2 (en) | System and method for altering an aspect of one of a plurality of coincident visual objects in a video display generator | |
| JPH03150971A (ja) | 合成画像の表示装置およびハッチング回路 | |
| JPS5814185A (ja) | 画像メモリ接続回路 | |
| JPH0664440B2 (ja) | カラー表示制御回路 | |
| JP3346853B2 (ja) | カラー画像処理装置 | |
| JP3158887B2 (ja) | 画像処理方法および装置 | |
| JPH05216453A (ja) | ウィンドウ表示制御方法および装置 | |
| JPS58166387A (ja) | 画像メモリ読出し方式 | |
| JPH01118193A (ja) | 画像メモリのアクセス装置 | |
| JPH05265441A (ja) | グラフィック表示装置 | |
| JPS5827191A (ja) | キヤラクタ表示装置 |