JPH0442575A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0442575A JPH0442575A JP2151046A JP15104690A JPH0442575A JP H0442575 A JPH0442575 A JP H0442575A JP 2151046 A JP2151046 A JP 2151046A JP 15104690 A JP15104690 A JP 15104690A JP H0442575 A JPH0442575 A JP H0442575A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- contact hole
- contact
- metal
- semiconductor equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
- H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関するものである。
アルミニウム（Ａ、ｆ２）スパッタ法では、アスペクト
比の高いコンタクトホールを埋め込むことは難しい。
比の高いコンタクトホールを埋め込むことは難しい。
そのため従来は、キャリア濃度の高いポリシリコンを埋
め込むか、あるいは高融点金属の選択埋め込みを行なう
ことにより、コンタクト抵抗の低減を計ってきた。
め込むか、あるいは高融点金属の選択埋め込みを行なう
ことにより、コンタクト抵抗の低減を計ってきた。
ポリシリコンをコンタクトホールに埋め込む方法につい
ては、固溶限界を越えて不純物濃度な上げることができ
ないため、アスペクト比が高いコンタクトホールではコ
ンタクト抵抗が高くなる。
ては、固溶限界を越えて不純物濃度な上げることができ
ないため、アスペクト比が高いコンタクトホールではコ
ンタクト抵抗が高くなる。
また高融点金属をコンタクトホールに選択的に埋め込む
方法は、コンタクト抵抗の低減には有効であるが、シリ
コン層との界面でシリコンと高融点金属とが反応し、コ
ンタクトホールの周辺からさらに外側へシリサイド化が
進行して、リーク電流の原因となっていた。
方法は、コンタクト抵抗の低減には有効であるが、シリ
コン層との界面でシリコンと高融点金属とが反応し、コ
ンタクトホールの周辺からさらに外側へシリサイド化が
進行して、リーク電流の原因となっていた。
本発明の半導体装置は、−導電型のシリコン基板および
一導電型のシリコン膜のうち１つの上に形成されたコン
タクトホール内に、不純物として高濃度のゲルマニウム
を含むポリシリコンを有し、該ポリシリコンの上に金属
配線を有するものである。
一導電型のシリコン膜のうち１つの上に形成されたコン
タクトホール内に、不純物として高濃度のゲルマニウム
を含むポリシリコンを有し、該ポリシリコンの上に金属
配線を有するものである。
ゲルマニウム（Ｇｅ）のバンドギャップ０．６６ｅＶは
、シリコン（Ｓｉ）のバンドギャップ１．１２ｅＶに比
べて非常に小さいなめ、比抵抗もＳｉに比べて約４桁も
低い。
、シリコン（Ｓｉ）のバンドギャップ１．１２ｅＶに比
べて非常に小さいなめ、比抵抗もＳｉに比べて約４桁も
低い。
そのため従来コンタクトホールにポリシリコンを埋め込
んでいた場合に比べて、コンタクトホールに高濃度のゲ
ルマニウムを含むポリシリコンを埋め込むことにより、
コンタクトホールを大幅に低減することができる。
んでいた場合に比べて、コンタクトホールに高濃度のゲ
ルマニウムを含むポリシリコンを埋め込むことにより、
コンタクトホールを大幅に低減することができる。
またＳｉとＧｅとは合金を形成し、Ｓｉ中のＧｅ濃度に
は固溶限界が存在しないので、Ｓｉ中に充分高濃度にＧ
ｅを注入することができる。
は固溶限界が存在しないので、Ｓｉ中に充分高濃度にＧ
ｅを注入することができる。
しかもＳ ｉ ／ Ｇ ｅの合金はＳｉに比べてバンド
ギャップが小さくなるため、Ａｆｆｌ電極とのショット
キバリアバイトも低く、容易にオーミックコンタクトを
とることができる。
ギャップが小さくなるため、Ａｆｆｌ電極とのショット
キバリアバイトも低く、容易にオーミックコンタクトを
とることができる。
さらに金属が直接拡散層などのデバイス部と接触してい
ないので、高融点金属の埋め込みのように合金化が進行
してリーク電流の原因となる恐れがない。
ないので、高融点金属の埋め込みのように合金化が進行
してリーク電流の原因となる恐れがない。
本発明の一実施例について、第１図を参照して説明する
。
。
Ｐ型シリコン基板１の上にフィールド酸化膜２、ゲート
酸化膜３、ゲート電極４、ソース５、ドレイン６、眉間
絶縁膜７、コンタクトホール８が形成されてＮチャネル
ＭＯＳＦＥＴを構成している。
酸化膜３、ゲート電極４、ソース５、ドレイン６、眉間
絶縁膜７、コンタクトホール８が形成されてＮチャネル
ＭＯＳＦＥＴを構成している。
コンタクトホール８に、固溶限界まで！（Ｐ）を拡散さ
せ、Ｇｅを高濃度に含んだポリシリコン膜９が埋め込ま
れている。
せ、Ｇｅを高濃度に含んだポリシリコン膜９が埋め込ま
れている。
その上にＡＪ配線１０が形成されている。
つぎにその製造方法の一例について説明する。
眉間絶縁膜をドライエツチングして形成した開口部０．
８Ｘ０．８μｍ２、高さ０．７μ重のコンタクトホール
に、固溶限界まで拡散したポリシリコンをＣＶＤ法によ
って堆積してコンタクトホールを埋め込む。
８Ｘ０．８μｍ２、高さ０．７μ重のコンタクトホール
に、固溶限界まで拡散したポリシリコンをＣＶＤ法によ
って堆積してコンタクトホールを埋め込む。
ＣＶＤ法ではガスの回り込みが良いので、アスペクト比
の高いコンタクトホール内にもポリシリコンが堆積する
。
の高いコンタクトホール内にもポリシリコンが堆積する
。
そのあとＲＩＥ法により眉間絶縁膜上の不要なポリシリ
コンをエッチバックする。
コンをエッチバックする。
つぎにレジストをマスクとして、コンタクトホールにＧ
ｅをイオン注入した。
ｅをイオン注入した。
注入条件は、加速エネルギー２００ｋｅＶおよび４００
ｋｅＶ、注入量（ドース） ５Ｘ１０１６／ｃｍ２であ
る。
ｋｅＶ、注入量（ドース） ５Ｘ１０１６／ｃｍ２であ
る。
２種類の加速エネルギーによる２段イオン注入を行なう
のは、コンタクトホールが７００県と深いからである。
のは、コンタクトホールが７００県と深いからである。
ポリシリコン中のＧｅ濃度を均一化するため、８００℃
、窒素雰囲気で３０分間アニールした。
、窒素雰囲気で３０分間アニールした。
本実施例ではポリシリコン中の不純物として燐を用いた
が、ＰチャネルＭＯＳ Ｆ ＥＴのソースドレインなど
Ｐ型シリコン層に対しては、ポリシリコン中の不純物と
して硼素を用いることができる。
が、ＰチャネルＭＯＳ Ｆ ＥＴのソースドレインなど
Ｐ型シリコン層に対しては、ポリシリコン中の不純物と
して硼素を用いることができる。
またバイポーラトランジスタなど他のデバイスのコンタ
クト構造にも適用することができる。
クト構造にも適用することができる。
本発明によって、アスペクト比の高いコンタクトホール
を埋め込むことができる。
を埋め込むことができる。
しかも材料自体の比抵抗か低く、容易に金属電極とのオ
ーミックコンタクトを形成することができるので、コン
タクト抵抗を低減することが可能になった。
ーミックコンタクトを形成することができるので、コン
タクト抵抗を低減することが可能になった。
また金属とソース−ドレインとが直接接していないので
、Ｓｉ基板への金属の侵入によるリーク電流や、アロイ
スパイクによる接合の破壊の恐れも解消した。
、Ｓｉ基板への金属の侵入によるリーク電流や、アロイ
スパイクによる接合の破壊の恐れも解消した。
将来の微細パターンデバイスにおいて、大きい問題にな
るとされている、コンタクト抵抗増大によるデバイスの
劣化を解消することができる。
るとされている、コンタクト抵抗増大によるデバイスの
劣化を解消することができる。
第１図は本発明の一実施例を示す断面図である。
１・・・Ｐ型シリコン基板、２・・・フィールド酸化膜
、３・・・ゲート酸化膜、４・・・ゲート電極、５・・
・ソース、６・・・ドレイン、７・・・層間絶縁膜、８
・・・コンタクトホール、９・・・Ｇｅ含有ポリシリコ
ン膜。
、３・・・ゲート酸化膜、４・・・ゲート電極、５・・
・ソース、６・・・ドレイン、７・・・層間絶縁膜、８
・・・コンタクトホール、９・・・Ｇｅ含有ポリシリコ
ン膜。
Claims (1)
- 一導電型のシリコン基板および一導電型のシリコン膜
のうち１つの上に形成されたコンタクトホール内に、不
純物として高濃度のゲルマニウムを含むポリシリコンを
有し、該ポリシリコンの上に金属配線を有することを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151046A JPH0442575A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151046A JPH0442575A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442575A true JPH0442575A (ja) | 1992-02-13 |
Family
ID=15510117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2151046A Pending JPH0442575A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442575A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08178265A (ja) * | 1994-12-27 | 1996-07-12 | Noritz Corp | 燃焼装置 |
| US6828616B2 (en) | 2001-01-15 | 2004-12-07 | Samsung Electronics Co., Ltd. | Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760869A (en) * | 1980-09-30 | 1982-04-13 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
-
1990
- 1990-06-08 JP JP2151046A patent/JPH0442575A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760869A (en) * | 1980-09-30 | 1982-04-13 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08178265A (ja) * | 1994-12-27 | 1996-07-12 | Noritz Corp | 燃焼装置 |
| US6828616B2 (en) | 2001-01-15 | 2004-12-07 | Samsung Electronics Co., Ltd. | Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects |
| US7316954B2 (en) | 2001-01-15 | 2008-01-08 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices that utilize doped poly-Si1−xGex conductive plugs as interconnects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001352057A (ja) | 半導体装置、およびその製造方法 | |
| JPS6080276A (ja) | 半導体素子の形成方法 | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| JP2005327799A (ja) | 半導体装置の製造方法 | |
| JPH0817179B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5893279A (ja) | 半導体装置の製造方法 | |
| JPH05299649A (ja) | 半導体装置 | |
| JPH02203566A (ja) | Ｍｏｓ型半導体装置 | |
| JP3206419B2 (ja) | 半導体装置の製造方法 | |
| JPH04225568A (ja) | 半導体装置のコンタクト構造及びその製造方法 | |
| JP3175973B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0442575A (ja) | 半導体装置 | |
| JPH04260335A (ja) | 電界効果トランジスタの製造方法 | |
| JP3464382B2 (ja) | 縦型二重拡散ｍｏｓｆｅｔの製造方法 | |
| KR100540885B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH0342872A (ja) | 半導体装置の製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| US6222231B1 (en) | Semiconductor device of high breakdown voltage using semiconductive film and its manufacturing method | |
| JPH0616559B2 (ja) | 半導体装置の製造方法 | |
| JP2604496B2 (ja) | 半導体装置 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JPH0235779A (ja) | 半導体装置 | |
| JPS62281463A (ja) | 集積回路装置の製法 | |
| JPS60128656A (ja) | 半導体装置 | |
| JPS61182253A (ja) | 半導体集積回路装置の製造方法 |