JPH0442833B2 - - Google Patents
Info
- Publication number
- JPH0442833B2 JPH0442833B2 JP54148700A JP14870079A JPH0442833B2 JP H0442833 B2 JPH0442833 B2 JP H0442833B2 JP 54148700 A JP54148700 A JP 54148700A JP 14870079 A JP14870079 A JP 14870079A JP H0442833 B2 JPH0442833 B2 JP H0442833B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- melting point
- molybdenum
- high melting
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法にかかり、と
くにゲート電極材料が高融点金属よりなるMOS
集積回路装置に関するものである。
くにゲート電極材料が高融点金属よりなるMOS
集積回路装置に関するものである。
従来ゲート電極材料としては、多結晶シリコン
が用いられてきたが、多結晶シリコンは、抵抗が
高く、半導体集積回路装置の高速化が困難であつ
た。一方、高融点金属材料は、多結晶シリコンに
比して、抵抗が1/100程度小さく、MOS集積回路
装置の高速化に適したゲート電極材料である。し
かしながら、高融点金属をゲート電極として用
い、ソース・ドレインをイオン注入で形成する高
融点金属ゲートMOSトランジスタにおいては、
熱処理方法によつて大きく特性が変化し、安定な
特性を得るのが困難であつた。
が用いられてきたが、多結晶シリコンは、抵抗が
高く、半導体集積回路装置の高速化が困難であつ
た。一方、高融点金属材料は、多結晶シリコンに
比して、抵抗が1/100程度小さく、MOS集積回路
装置の高速化に適したゲート電極材料である。し
かしながら、高融点金属をゲート電極として用
い、ソース・ドレインをイオン注入で形成する高
融点金属ゲートMOSトランジスタにおいては、
熱処理方法によつて大きく特性が変化し、安定な
特性を得るのが困難であつた。
この発明の目的は、安定した特性を有する、高
融点金属ゲートMOSトランジスタの製造方法を
提供することにある。
融点金属ゲートMOSトランジスタの製造方法を
提供することにある。
この発明による高融点金属ゲートMOSトラン
ジスタの製造方法は、モリブデンからなる高融点
金属材料成長後写真蝕刻法により、窒化シリコン
膜からなるイオン注入マスク材で表面をおおつた
高融点金属ゲート電極の形成を行い、ひき続きソ
ース・ドレインの形成をイオン注入で行う工程
と、前記ソース・ドレインのイオン注入の形成
後、高融点金属上のイオン注入マスク材を除去
し、ひき続き、不活性ガス中で熱処理を行う工程
を含むことを特徴としている。
ジスタの製造方法は、モリブデンからなる高融点
金属材料成長後写真蝕刻法により、窒化シリコン
膜からなるイオン注入マスク材で表面をおおつた
高融点金属ゲート電極の形成を行い、ひき続きソ
ース・ドレインの形成をイオン注入で行う工程
と、前記ソース・ドレインのイオン注入の形成
後、高融点金属上のイオン注入マスク材を除去
し、ひき続き、不活性ガス中で熱処理を行う工程
を含むことを特徴としている。
この発明よれば、安定な特性をもつ高融点金属
ゲートMOSトランジスタを得ることができる。
ゲートMOSトランジスタを得ることができる。
次に図面を用いて、この発明の一実施例を説明
する。第１図に示すように、窒化シリコン膜を用
いた通常の選択酸化法により、Ｐ型シリコン基板
１０１の不活性領域に、膜厚1μｍのフイールド
酸化膜１０２を形成し、活性領域には、400Åの
ゲート酸化膜１０３を形成する。なお、１０２フ
イールド酸化膜下には、１０２ＡのＰ型不純物
が、チヤネル・ストツパーとしてひきつづき、全
面に膜厚3000Åのモリブデン膜１０４Ａを、スパ
ツタ法により成長させ、さらに、モリブデン上
に、窒化シリコン膜１０４Ｂを2000Å成長させ
る。窒化シリコン膜１０４Ｂ成長後、写真蝕刻法
により、ゲート電極形状を成長し、モリブデン１
０４Ａ上に窒化シリコン膜１０４Ｂがある状態
で、ｎ型不純物をイオン注入し、ソース・ドレイ
ン１０５を形成する（第２図）。ソース・ドレイ
ン１０５の形成後、モリブデン１０４Ａ上の、窒
化シリコン膜１０４Ｂを除去し、1000℃程度の不
活性ガス中で熱処理（以後アニールと呼ぶ）を行
う。モリブデンのアニールは、本実施例で示した
ごとく、ソース・ドレイン形成する為のｎ型不純
物のイオン注入後に行なう必要がある。モリブデ
ンのアニールを、ソース・ドレイ形成のイオン注
入前に行い、モリブデン上のイオ注入マスク材な
しで、イオン注入を行なうならば、第３図に示す
ごとく、MOSトランジスタの閾値電圧VTH（Ｖ）
は、ｎ型不純物のsi基板中への拡散により非常に
小さくなり、バラツキもきわめて大きくなる。第
３図の結果は、比抵抗13Ω・cmのＰ型シリコン基
板で、ゲート酸化膜厚400ÅのMOSトランジスタ
についてのものであるが、モリブデンとシリコン
基板の仕事函数差、シリコン基板濃度等より、
MOSトランジスタの閾値電圧は、1.0V程度にな
ることは理論的に予想され、本発明のごとく、モ
リブデンのアニールは、ソース・ドレイン形成用
のイオン注入後に行なう必要がある。
する。第１図に示すように、窒化シリコン膜を用
いた通常の選択酸化法により、Ｐ型シリコン基板
１０１の不活性領域に、膜厚1μｍのフイールド
酸化膜１０２を形成し、活性領域には、400Åの
ゲート酸化膜１０３を形成する。なお、１０２フ
イールド酸化膜下には、１０２ＡのＰ型不純物
が、チヤネル・ストツパーとしてひきつづき、全
面に膜厚3000Åのモリブデン膜１０４Ａを、スパ
ツタ法により成長させ、さらに、モリブデン上
に、窒化シリコン膜１０４Ｂを2000Å成長させ
る。窒化シリコン膜１０４Ｂ成長後、写真蝕刻法
により、ゲート電極形状を成長し、モリブデン１
０４Ａ上に窒化シリコン膜１０４Ｂがある状態
で、ｎ型不純物をイオン注入し、ソース・ドレイ
ン１０５を形成する（第２図）。ソース・ドレイ
ン１０５の形成後、モリブデン１０４Ａ上の、窒
化シリコン膜１０４Ｂを除去し、1000℃程度の不
活性ガス中で熱処理（以後アニールと呼ぶ）を行
う。モリブデンのアニールは、本実施例で示した
ごとく、ソース・ドレイン形成する為のｎ型不純
物のイオン注入後に行なう必要がある。モリブデ
ンのアニールを、ソース・ドレイ形成のイオン注
入前に行い、モリブデン上のイオ注入マスク材な
しで、イオン注入を行なうならば、第３図に示す
ごとく、MOSトランジスタの閾値電圧VTH（Ｖ）
は、ｎ型不純物のsi基板中への拡散により非常に
小さくなり、バラツキもきわめて大きくなる。第
３図の結果は、比抵抗13Ω・cmのＰ型シリコン基
板で、ゲート酸化膜厚400ÅのMOSトランジスタ
についてのものであるが、モリブデンとシリコン
基板の仕事函数差、シリコン基板濃度等より、
MOSトランジスタの閾値電圧は、1.0V程度にな
ることは理論的に予想され、本発明のごとく、モ
リブデンのアニールは、ソース・ドレイン形成用
のイオン注入後に行なう必要がある。
すなわち第３図の右側のデータは第４頁記載の
従来技術の方法であり、同図の左側のデータは本
発明の方法によるものである。
従来技術の方法であり、同図の左側のデータは本
発明の方法によるものである。
次に第４図に示すように、モリブデンのアニー
ル後、層間膜のリンガラス膜１０６を、気相成長
によりシリコン基板表面に成長し、必要な開孔を
写真蝕刻法で行なつた後、金属配線１０７を形成
し、装置は完成する。
ル後、層間膜のリンガラス膜１０６を、気相成長
によりシリコン基板表面に成長し、必要な開孔を
写真蝕刻法で行なつた後、金属配線１０７を形成
し、装置は完成する。
第１図、第２図および第４図は、本発明の一実
施例を工程順に示した断面図であり、第３図は本
発明による実施例の結果と、他の方法による結果
を比較した図である。 図中、１０１……Ｐ型シリコン基板、１０２…
…フイールド酸化膜、１０２Ａ……P+不純物よ
りなるチヤネル・ストツパー、１０３……ゲート
酸化膜、１０４Ａ……モリブデンによるゲート電
極、１０４Ｂ……イオン注入マスク材のブラズマ
窒化シリコン膜、１０５……ソース・ドレインの
n+拡散層、１０６……リンドープのシリコン酸
化膜、１０７……金属配線である。
施例を工程順に示した断面図であり、第３図は本
発明による実施例の結果と、他の方法による結果
を比較した図である。 図中、１０１……Ｐ型シリコン基板、１０２…
…フイールド酸化膜、１０２Ａ……P+不純物よ
りなるチヤネル・ストツパー、１０３……ゲート
酸化膜、１０４Ａ……モリブデンによるゲート電
極、１０４Ｂ……イオン注入マスク材のブラズマ
窒化シリコン膜、１０５……ソース・ドレインの
n+拡散層、１０６……リンドープのシリコン酸
化膜、１０７……金属配線である。
Claims (1)
- １ ゲート電極材料にモリブデンからなる高融点
電極材料を用いるMOS電界効果トランジスタを
有する半導体装置の製造方法において、前記高融
点金属ゲート材料を成長する工程と、その後窒化
シリコン膜からなるイオン注入マスク材を形成す
る工程と、前記モリブデンからなる高融点金属と
前記窒化シリコン膜からなるイオン注入マスク材
を写真蝕刻法によりゲート電極形状にする工程
と、その後イオン注入によりソース・ドレインを
形成し、このイオン注入後、前記ゲート電極形状
の高融点金属上のイオン注入マスク材を除去する
工程と、しかる後不活性ガス中で熱処理を行なう
工程とを有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14870079A JPS5671973A (en) | 1979-11-16 | 1979-11-16 | Preparation method of semiconductor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14870079A JPS5671973A (en) | 1979-11-16 | 1979-11-16 | Preparation method of semiconductor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5671973A JPS5671973A (en) | 1981-06-15 |
| JPH0442833B2 true JPH0442833B2 (ja) | 1992-07-14 |
Family
ID=15458635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14870079A Granted JPS5671973A (en) | 1979-11-16 | 1979-11-16 | Preparation method of semiconductor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5671973A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628588A (en) * | 1984-06-25 | 1986-12-16 | Texas Instruments Incorporated | Molybdenum-metal mask for definition and etch of oxide-encapsulated metal gate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104879A (en) * | 1976-03-01 | 1977-09-02 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS53139985A (en) * | 1977-05-13 | 1978-12-06 | Nippon Telegr & Teleph Corp <Ntt> | Production of mis type transistors |
| JPS5481082A (en) * | 1977-12-12 | 1979-06-28 | Fujitsu Ltd | Manufacture of semiconductor |
-
1979
- 1979-11-16 JP JP14870079A patent/JPS5671973A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5671973A (en) | 1981-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6246989B2 (ja) | ||
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61187224A (ja) | シリコン基板上に電界効果装置を製造する方法 | |
| JP2633873B2 (ja) | 半導体ＢｉＣＭＯＳ装置の製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH0442833B2 (ja) | ||
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2904095B2 (ja) | 単一電子素子の製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH05299349A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS6238869B2 (ja) | ||
| JPH05121744A (ja) | Ｓｏｉ型半導体装置とその製造方法 | |
| JPH0730114A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH02137373A (ja) | 半導体装置の製造方法 | |
| JPS59182570A (ja) | 半導体装置 | |
| JPH04257267A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 |