JPH0443272B2 - - Google Patents
Info
- Publication number
- JPH0443272B2 JPH0443272B2 JP58221040A JP22104083A JPH0443272B2 JP H0443272 B2 JPH0443272 B2 JP H0443272B2 JP 58221040 A JP58221040 A JP 58221040A JP 22104083 A JP22104083 A JP 22104083A JP H0443272 B2 JPH0443272 B2 JP H0443272B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- nand element
- output
- video
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Position Input By Displaying (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、規定の輝度を持つてブラウン管面上
に表示する３種類の映像入力信号を合成する映像
信号合成回路に関する。
に表示する３種類の映像入力信号を合成する映像
信号合成回路に関する。
(b) 技術の背景
情報処理システムで使用される表示装置は文
字、記号、図形を可視像で表示する装置で、人間
と機械との情報交換を図る入出力装置である。
字、記号、図形を可視像で表示する装置で、人間
と機械との情報交換を図る入出力装置である。
表示素子としては液晶、プラズマパネル等が可
なり実用化されつつあるが、現在は陰極線管（以
下CRTと称する）が主力となつている。
なり実用化されつつあるが、現在は陰極線管（以
下CRTと称する）が主力となつている。
従来、表示装置は特殊な分野で使用されていた
が、情報処理システムの発達に伴い急速に普及発
展して来た。
が、情報処理システムの発達に伴い急速に普及発
展して来た。
最近の集積回路技術の急速な進歩と、利用範囲
の拡大はより高信頼度でより廉価な表示装置を提
供することが一段と強く要請されるようになつて
来た。
の拡大はより高信頼度でより廉価な表示装置を提
供することが一段と強く要請されるようになつて
来た。
(c) 従来技術と問題点
従来の映像信号合成回路をCRT用映像信号合
成回路を例にとり、図面を参照して説明する。
成回路を例にとり、図面を参照して説明する。
第１図は従来のCRT用映像信号合成回路を示
す。
す。
図において、１はインバータ機能を持つたトラ
ンジスタスイツチング部、２は映像増幅部、３，
４は輝度差調整部、Ｌ１は線輪、Ｒ１〜Ｒ８は抵
抗器、RV１は可変抵抗器、TR１〜TR３はトラ
ンジスタをそれぞれ示す。尚、ａ，ｂ，ｃは入力
端子で入力端子ａには所定輝度入力信号（以下入
力信号Ａと称する）が、入力端子ｂには入力信号
Ａより明るい高輝度入力信号（以下入力信号Ｂと
称する）が、入力端子ｃにはライトペン検知用で
一番明るい高輝度入力信号（以下入力信号Ｃと称
する）を入力する端子、ｄは映像信号出力端子、
＋VB１，＋VB２は電源電圧をそれぞれ示す。
ンジスタスイツチング部、２は映像増幅部、３，
４は輝度差調整部、Ｌ１は線輪、Ｒ１〜Ｒ８は抵
抗器、RV１は可変抵抗器、TR１〜TR３はトラ
ンジスタをそれぞれ示す。尚、ａ，ｂ，ｃは入力
端子で入力端子ａには所定輝度入力信号（以下入
力信号Ａと称する）が、入力端子ｂには入力信号
Ａより明るい高輝度入力信号（以下入力信号Ｂと
称する）が、入力端子ｃにはライトペン検知用で
一番明るい高輝度入力信号（以下入力信号Ｃと称
する）を入力する端子、ｄは映像信号出力端子、
＋VB１，＋VB２は電源電圧をそれぞれ示す。
第１図の回路は入力信号Ａ、入力信号Ｂが入力
された時、トランジスタスイツチング部１をスイ
ツチング動作させ、その出力を映像増幅部２のト
ランジスタTR１又は輝度差調整部３のトランジ
スタTR２のエミツタに接続し、それぞれのエミ
ツタ電流を制御することにより映像信号出力を制
御する。又、入力信号Ｃが入力さた時は抵抗器Ｒ
７を経由しトランジスタTR１のエミツタに接続
して映像信号出力を制御する。尚輝度差調整部
３，４は入力信号Ａと入力信号Ｂによる輝度差を
制御する働きをする。
された時、トランジスタスイツチング部１をスイ
ツチング動作させ、その出力を映像増幅部２のト
ランジスタTR１又は輝度差調整部３のトランジ
スタTR２のエミツタに接続し、それぞれのエミ
ツタ電流を制御することにより映像信号出力を制
御する。又、入力信号Ｃが入力さた時は抵抗器Ｒ
７を経由しトランジスタTR１のエミツタに接続
して映像信号出力を制御する。尚輝度差調整部
３，４は入力信号Ａと入力信号Ｂによる輝度差を
制御する働きをする。
以上の回路は安定した実績を持つ回路構成では
あるが、各入力信号処理回路毎にトランジスタ素
子と多数の抵抗、コンデンサを必要とすることよ
り、実装スペースが大きくなる。又回路を構成す
る部品点数が多いことにより障害の発生率が高く
なり、製品の信頼度向上には限界があると言う問
題点があつた。
あるが、各入力信号処理回路毎にトランジスタ素
子と多数の抵抗、コンデンサを必要とすることよ
り、実装スペースが大きくなる。又回路を構成す
る部品点数が多いことにより障害の発生率が高く
なり、製品の信頼度向上には限界があると言う問
題点があつた。
(d) 発明の目的
本発明は、上記問題点を解消した新規な映像合
成回路を提供することを目的とし、特に映像信号
合成回路を汎用の集積回路化された論理素子を使
つて実現することによつて、部品点数を減少させ
回路の信頼度をより向上させると共に小型で廉価
な映像信号合成回路を実現することにある。
成回路を提供することを目的とし、特に映像信号
合成回路を汎用の集積回路化された論理素子を使
つて実現することによつて、部品点数を減少させ
回路の信頼度をより向上させると共に小型で廉価
な映像信号合成回路を実現することにある。
(e) 発明の構成
本発明は、ブラウン管面上に所定輝度で表示す
る映像入力信号を増幅する映像増幅回路におい
て、 前記所定輝度の映像信号を入力する第１の入力
端子が第１の否定論理積素子の一入力に接続さ
れ、 表示映像の一定部分を強調する高輝度映像信号
を入力する第２の入力端子が第２の否定論理積素
子の一入力に接続されると共に前記第１の否定論
理積素子の他の入力に接続され、 ライトペン映像信号を入力する第３の入力端子
が第３の否定論理積素子の２つの入力に接続され
ると共に前記第２の否定論理積素子の他の入力に
接続され、 前記第３の否定論理積素子の出力が第４の否定
論理積素子の２つの入力に接続され、 前記第４の否定論理積素子の出力が前記第２の
入力端子に接続され、 電源と前記第３の否定論理積素子の出力との間
に接続された３つの抵抗よりなる直列回路の電源
側接続中点が前記第１の否定論理積素子の出力に
接続されると共にビデオアンプ回路の入力に接続
され、 前記３つの抵抗よりなる直列回路の他の接続中
点が前記第２の否定論理積素子の出力に接続され
てなることを特徴とする映像信号合成回路により
達成することが出来る。
る映像入力信号を増幅する映像増幅回路におい
て、 前記所定輝度の映像信号を入力する第１の入力
端子が第１の否定論理積素子の一入力に接続さ
れ、 表示映像の一定部分を強調する高輝度映像信号
を入力する第２の入力端子が第２の否定論理積素
子の一入力に接続されると共に前記第１の否定論
理積素子の他の入力に接続され、 ライトペン映像信号を入力する第３の入力端子
が第３の否定論理積素子の２つの入力に接続され
ると共に前記第２の否定論理積素子の他の入力に
接続され、 前記第３の否定論理積素子の出力が第４の否定
論理積素子の２つの入力に接続され、 前記第４の否定論理積素子の出力が前記第２の
入力端子に接続され、 電源と前記第３の否定論理積素子の出力との間
に接続された３つの抵抗よりなる直列回路の電源
側接続中点が前記第１の否定論理積素子の出力に
接続されると共にビデオアンプ回路の入力に接続
され、 前記３つの抵抗よりなる直列回路の他の接続中
点が前記第２の否定論理積素子の出力に接続され
てなることを特徴とする映像信号合成回路により
達成することが出来る。
(f) 発明の実施例
以下本発明を図面を参照して説明する。
第２図は本発明に係る映像増幅回路の一実施例
で、Ａは回路図、Ｂは波形図をそれぞれ示す。
で、Ａは回路図、Ｂは波形図をそれぞれ示す。
図において、５はスイツチング回路、６はビデ
オアンプ回路、７は否定論理積素子ブロツク、Ｒ
９〜Ｒ１６は抵抗器、IC１〜IC４は否定論理積
素子、TR４はトランジスタをそれぞれ示す。
オアンプ回路、７は否定論理積素子ブロツク、Ｒ
９〜Ｒ１６は抵抗器、IC１〜IC４は否定論理積
素子、TR４はトランジスタをそれぞれ示す。
尚第１図と同一記号は同一内容を示し、又T0
〜T5は所定条件の波形出力期間、VO１〜VO３
は映像信号出力電圧をそれぞれ示す。
〜T5は所定条件の波形出力期間、VO１〜VO３
は映像信号出力電圧をそれぞれ示す。
本実施例は入力信号Ａ，Ｂ，Ｃが入力した時ス
イツチング動作してビデオアンプ回路６に信号を
出力するスイツチング回路５、スイツチング回路
５からの信号により３種類の輝度を持つた映像信
号をCRTの図示してないカソード又はグリツト
へ出力するビデオアンプ回路６、スイツチング回
路５内にあり入力信号Ａ，Ｂ，Ｃが入力した時ス
イツチング動作をするオープンコレクタ型否定論
理積素子集積回路で構成されている否定論理積素
子ブロツク７から構成されている。
イツチング動作してビデオアンプ回路６に信号を
出力するスイツチング回路５、スイツチング回路
５からの信号により３種類の輝度を持つた映像信
号をCRTの図示してないカソード又はグリツト
へ出力するビデオアンプ回路６、スイツチング回
路５内にあり入力信号Ａ，Ｂ，Ｃが入力した時ス
イツチング動作をするオープンコレクタ型否定論
理積素子集積回路で構成されている否定論理積素
子ブロツク７から構成されている。
否定論理積素子ブロツク７には３つの入力信
号、即ち入力信号Ａ、入力信号Ｂ、入力信号Ｃが
接続される。入力信号Ａには通常の表示を行うた
めの通常輝度信号、入力信号Ｂには通常輝度信号
で表示した特定部分を強調するための高輝度信
号、入力信号Ｃにはライトペン検知用高輝度信号
（３つの入力信号の内で一番高輝度信号）がそれ
ぞれ入力される。各入力信号Ａ，Ｂ，ＣはIC１，
IC３，IC４よりそれぞれ出力され、直接又は抵
抗器Ｒ１４、可変抵抗器RV１を経由して出力ト
ランジスタTR４のベースに接続される。
号、即ち入力信号Ａ、入力信号Ｂ、入力信号Ｃが
接続される。入力信号Ａには通常の表示を行うた
めの通常輝度信号、入力信号Ｂには通常輝度信号
で表示した特定部分を強調するための高輝度信
号、入力信号Ｃにはライトペン検知用高輝度信号
（３つの入力信号の内で一番高輝度信号）がそれ
ぞれ入力される。各入力信号Ａ，Ｂ，ＣはIC１，
IC３，IC４よりそれぞれ出力され、直接又は抵
抗器Ｒ１４、可変抵抗器RV１を経由して出力ト
ランジスタTR４のベースに接続される。
IC１の１つの入力端子には入力信号Ａが、他
の入力端子には入力信号Ｂ及びIC２の出力が接
続され（入力信号ＢとIC２の出力はワイアード
論理積される）、入力する信号の論理積を取ると
共に位相ズレを最小にするよう動作する。IC３
の１つの入力端子には入力信号Ｂが、他の入力端
子には入力信号Ｃを接続し、入力する信号の論理
積を取ると共に位相ズレを最小にするよう動作す
る。TR１は否定論理積素子ブロツク７からの出
力を電圧増幅するもので、電圧増幅した出力波形
を線輪Ｌ，１で波形整形してCRTの図示してな
いカソード又はグリツトへ出力する。
の入力端子には入力信号Ｂ及びIC２の出力が接
続され（入力信号ＢとIC２の出力はワイアード
論理積される）、入力する信号の論理積を取ると
共に位相ズレを最小にするよう動作する。IC３
の１つの入力端子には入力信号Ｂが、他の入力端
子には入力信号Ｃを接続し、入力する信号の論理
積を取ると共に位相ズレを最小にするよう動作す
る。TR１は否定論理積素子ブロツク７からの出
力を電圧増幅するもので、電圧増幅した出力波形
を線輪Ｌ，１で波形整形してCRTの図示してな
いカソード又はグリツトへ出力する。
各入力信号Ａ，Ｂ，Ｃの入力レベルは通常トラ
ンジスタ・トランジスタ・ロジツク（TTL）の
ハイレベル“１”であり、映像をCRT（図示して
ない）に表示する場合に“０”となる。
ンジスタ・トランジスタ・ロジツク（TTL）の
ハイレベル“１”であり、映像をCRT（図示して
ない）に表示する場合に“０”となる。
次に本実施例の動作を第２図Ｂにもとずき説明
する。
する。
各入力信号Ａ，Ｂ，Ｃが全て“１”の条件を持
つ期間T0ではIC１の１つの入力端子には入力信
号Ａが、他の入力端子にはIC２の出力信号と入
力信号Ｂ共に“１”であるから“１”が入力す
る。従つて、IC１の出力は“０”となり出力ト
ランジスタTR４がカツトオフされ、出力トラン
ジスタTR４のコレクタ電位は略＋VB２となる。
つ期間T0ではIC１の１つの入力端子には入力信
号Ａが、他の入力端子にはIC２の出力信号と入
力信号Ｂ共に“１”であるから“１”が入力す
る。従つて、IC１の出力は“０”となり出力ト
ランジスタTR４がカツトオフされ、出力トラン
ジスタTR４のコレクタ電位は略＋VB２となる。
次に入力信号Ａのみ“０”の期間T1の場合は
IC３，IC４出力は“０”のままであり、且つIC
２出力も“１”のままであるため、IC２出力と
IC３入力のワイアード論理積によりIC１のもう
１つの入力は“１”となる。即ち、IC１は“０”
と“１”の論理積により出力は“１”となる。こ
の時の出力トランジスタTR４のベース電圧を
VT１とすると、VT1≒Ｒ１４・VB１／Ｒ１３
＋Ｒ１４となり、出力トランジスタTR４のコレ
クタにはVO１の電圧が現われる。
IC３，IC４出力は“０”のままであり、且つIC
２出力も“１”のままであるため、IC２出力と
IC３入力のワイアード論理積によりIC１のもう
１つの入力は“１”となる。即ち、IC１は“０”
と“１”の論理積により出力は“１”となる。こ
の時の出力トランジスタTR４のベース電圧を
VT１とすると、VT1≒Ｒ１４・VB１／Ｒ１３
＋Ｒ１４となり、出力トランジスタTR４のコレ
クタにはVO１の電圧が現われる。
次に期間T2の場合は入力信号Ａ，Ｂが“０”、
入力信号Ｃが“１”の場合であり、IC１の入力
は“０”と“１”、IC３の入力は“０”と“１”、
IC４の入力は“１”と“１”（従つてIC２の出力
は“１”となり、IC１の１つの入力端子はIC２
出力“１”とIC３入力“０”とのワイアード論
理積により“０”が入力する）となり、IC１と
IC３の出力が“１”、IC４の出力が“０”とな
る。この時の出力トランジスタTR４のベース電
圧をVT２とすれば、VT２≒（Ｒ１４＋RV
１）・VB１／Ｒ１３＋Ｒ１４＋RV１（但し、
VT１＜VT２となる）となり、出力トランジス
タTR４のコレクタにはVO２の電圧が現われる。
入力信号Ｃが“１”の場合であり、IC１の入力
は“０”と“１”、IC３の入力は“０”と“１”、
IC４の入力は“１”と“１”（従つてIC２の出力
は“１”となり、IC１の１つの入力端子はIC２
出力“１”とIC３入力“０”とのワイアード論
理積により“０”が入力する）となり、IC１と
IC３の出力が“１”、IC４の出力が“０”とな
る。この時の出力トランジスタTR４のベース電
圧をVT２とすれば、VT２≒（Ｒ１４＋RV
１）・VB１／Ｒ１３＋Ｒ１４＋RV１（但し、
VT１＜VT２となる）となり、出力トランジス
タTR４のコレクタにはVO２の電圧が現われる。
次に期間T3の場合は入力信号Ａ，Ｂ，Ｃが
“０”の場合であり、IC１，IC３，IC４ともに入
力は“０”（従つてIC２の出力は“０”）となり、
従つて出力も全て“１”となる。この時の出力ト
ランジスタTR４のベース電圧をVT３とすれば、
VT３≒VB１（但し、VT１＜VT２＜VT３）
となり、出力トランジスタTR４のコレクタには
VO３の電圧が現われる。
“０”の場合であり、IC１，IC３，IC４ともに入
力は“０”（従つてIC２の出力は“０”）となり、
従つて出力も全て“１”となる。この時の出力ト
ランジスタTR４のベース電圧をVT３とすれば、
VT３≒VB１（但し、VT１＜VT２＜VT３）
となり、出力トランジスタTR４のコレクタには
VO３の電圧が現われる。
次に期間T4の場合は入力信号Ａ，Ｃが“０”
の場合であり、IC１，IC４の入力は共に“０”、
IC３の入力は“１”と“０”であり、従つて出
力は全て“１”となり、期間T3の場合と同一と
なる。又期間T5の場合も出力は全て“１”とな
り、期間T3の場合と同一となる。
の場合であり、IC１，IC４の入力は共に“０”、
IC３の入力は“１”と“０”であり、従つて出
力は全て“１”となり、期間T3の場合と同一と
なる。又期間T5の場合も出力は全て“１”とな
り、期間T3の場合と同一となる。
以上の動作で見たように、入力信号Ａを通常輝
度信号として使用して、一定部分を高輝度にした
い場合は入力信号Ｂを“０”にすることにより入
力信号Ａには無関係に高輝度にすることが出来
る。又同様に、入力信号Ｃは入力信号Ａ、入力信
号Ｂには無関係に入力信号Ｂよりさらに高輝度を
得ることが出来る。尚RV１を可変することによ
り、入力信号Ａと入力信号Ｂとの輝度差を制御す
ることも可能である。
度信号として使用して、一定部分を高輝度にした
い場合は入力信号Ｂを“０”にすることにより入
力信号Ａには無関係に高輝度にすることが出来
る。又同様に、入力信号Ｃは入力信号Ａ、入力信
号Ｂには無関係に入力信号Ｂよりさらに高輝度を
得ることが出来る。尚RV１を可変することによ
り、入力信号Ａと入力信号Ｂとの輝度差を制御す
ることも可能である。
また、以上の本発明の映像信号合成回路は、第
１図の従来の回路全部が、汎用論理用IC1個の否
定論理積素子ブロツク７とその他少数の部品で実
現できる。
１図の従来の回路全部が、汎用論理用IC1個の否
定論理積素子ブロツク７とその他少数の部品で実
現できる。
(g) 発明の効果
以上のように本発明によれば、従来の個別素子
による回路を代えて汎用の集積回路化された論理
素子を使うことが可能となり、その結果、部品点
数を減少させ回路の信頼度を向上させると共に小
型で廉価な映像信号合成回路を実現できるという
効果がある。
による回路を代えて汎用の集積回路化された論理
素子を使うことが可能となり、その結果、部品点
数を減少させ回路の信頼度を向上させると共に小
型で廉価な映像信号合成回路を実現できるという
効果がある。
第１図は従来のCRT用映像信号合成回路、第
２図は本発明に係る映像増幅回路の一実施例をそ
れぞれ示す。 図において、１はトランジスタスイツチング
部、２は映像増幅部、３，４は輝度差調整部、５
はスイツチング回路、６はビデオアンプ回路、７
は否定論理積素子ブロツク、Ｌ１は線輪、Ｒ１〜
Ｒ１６は抵抗器、RV１は可変抵抗器、TR１〜
TR４はトランジスタ、IC１〜IC４は否定論理積
素子をそれぞれ示す。
２図は本発明に係る映像増幅回路の一実施例をそ
れぞれ示す。 図において、１はトランジスタスイツチング
部、２は映像増幅部、３，４は輝度差調整部、５
はスイツチング回路、６はビデオアンプ回路、７
は否定論理積素子ブロツク、Ｌ１は線輪、Ｒ１〜
Ｒ１６は抵抗器、RV１は可変抵抗器、TR１〜
TR４はトランジスタ、IC１〜IC４は否定論理積
素子をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ ブラウン管面上に所定輝度で表示する映像入
力信号を増幅する映像増幅回路において、 前記所定輝度の映像信号を入力する第１の入力
端子が第１の否定論理積素子の一入力に接続さ
れ、 表示映像の一定部分を強調する高輝度映像信号
を入力する第２の入力端子が第２の否定論理積素
子の一入力に接続されると共に前記第１の否定論
理積素子の他の入力に接続され、 ライトペン映像信号を入力する第３の入力端子
が第３の否定論理積素子の２つの入力に接続され
ると共に前記第２の否定論理積素子の他の入力に
接続され、 前記第３の否定論理積素子の出力が第４の否定
論理積素子の２つの入力に接続され、 前記第４の否定論理積素子の出力が前記第２の
入力端子に接続され、 電源と前記第３の否定論理積素子の出力との間
に接続された３つの抵抗よりなる直列回路の電源
側接続中点が前記第１の否定論理積素子の出力に
接続されると共にビデオアンプ回路の入力に接続
され、 前記３つの抵抗よりなる直列回路の他の接続中
点が前記第２の否定論理積素子の出力に接続され
てなることを特徴とする映像信号合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221040A JPS60113284A (ja) | 1983-11-24 | 1983-11-24 | 映像信号合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221040A JPS60113284A (ja) | 1983-11-24 | 1983-11-24 | 映像信号合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60113284A JPS60113284A (ja) | 1985-06-19 |
| JPH0443272B2 true JPH0443272B2 (ja) | 1992-07-16 |
Family
ID=16760541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221040A Granted JPS60113284A (ja) | 1983-11-24 | 1983-11-24 | 映像信号合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113284A (ja) |
-
1983
- 1983-11-24 JP JP58221040A patent/JPS60113284A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60113284A (ja) | 1985-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0443272B2 (ja) | ||
| JPS59178492A (ja) | 表示方式 | |
| JPH02235497A (ja) | 画面表示回路 | |
| JPS6039685A (ja) | 表示制御装置 | |
| JP2759709B2 (ja) | 信号切替装置 | |
| JPS6053507B2 (ja) | 複数画面表示テレビジョン受信機 | |
| JPS58164317A (ja) | Ａ−ｄ変換装置の電流低減方式 | |
| JPH0328113B2 (ja) | ||
| JPS59218080A (ja) | ペデスタルレベルクランプ回路 | |
| KR900002793B1 (ko) | Crt디스플레이의 그림과 문자비데오패턴 선택회로 | |
| JPS62283787A (ja) | Ａ−ｄ変換装置 | |
| JPH05153530A (ja) | 液晶表示装置 | |
| JPS593777B2 (ja) | 陰極線管デイスプレイ装置 | |
| JPH0469909B2 (ja) | ||
| JPS5852233B2 (ja) | 映像増幅装置 | |
| JPH01112878A (ja) | 画像表示装置のコントラスト調整回路 | |
| JPS60222893A (ja) | Ｃｒｔデイスプレイのトランスペアレント色制御方式 | |
| JPS63135091A (ja) | 画質補正回路 | |
| JPS59143193A (ja) | デイスプレイ装置 | |
| JPS64716B2 (ja) | ||
| JPS58125462U (ja) | 陰極線管装置 | |
| JPS6036692U (ja) | ディスプレイ装置 | |
| JPS619685A (ja) | Ｃｒｔ偏向回路 | |
| JPH0548031B2 (ja) | ||
| JPS6064383A (ja) | ブラウン管用表示装置 |