JPH0443447B2 - - Google Patents
Info
- Publication number
- JPH0443447B2 JPH0443447B2 JP61123034A JP12303486A JPH0443447B2 JP H0443447 B2 JPH0443447 B2 JP H0443447B2 JP 61123034 A JP61123034 A JP 61123034A JP 12303486 A JP12303486 A JP 12303486A JP H0443447 B2 JPH0443447 B2 JP H0443447B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pdm
- muting
- mutating
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、デイジタル・オーデイオ機器、通信
機器或いは測定機器等に於いて用いられるDAコ
ンバータ・システムに関するものであり、特に、
ミユーテイング機能を付加したDAコンバータ・
システムを提供するものである。
機器或いは測定機器等に於いて用いられるDAコ
ンバータ・システムに関するものであり、特に、
ミユーテイング機能を付加したDAコンバータ・
システムを提供するものである。
〈従来の技術〉
従来、信号処理システムに於いてミユーテイン
グを効かす場合は、デイジタル信号処理装置（デ
イジタル信号処理IC、マイクロコンピユータ等）
よりミユーテイング・データをDAコンバータに
伝送したり、アナログ・ローパス・フイルタの出
力をスイツチ（トランジスタ等）によつてミユー
テイング・レベルに落とす処理を行つていた。
グを効かす場合は、デイジタル信号処理装置（デ
イジタル信号処理IC、マイクロコンピユータ等）
よりミユーテイング・データをDAコンバータに
伝送したり、アナログ・ローパス・フイルタの出
力をスイツチ（トランジスタ等）によつてミユー
テイング・レベルに落とす処理を行つていた。
第２図ａは前者の場合の構成図であり、１はデ
イジタル信号処理装置、２はDAコンバータ、３
はアナログ・ローパス・フイルタ、ＡはPCM信
号またはミユーテイング・データ、Ｂ，Ｃはアナ
ログ信号である。また、第２図ｂは後者の場合の
構成図であり、４はデイジタル信号処理装置、５
はDAコンバータ、６はアナログ・ローパス・フ
イルタ、７はミユーテイング・スイツチ（トラン
ジスタ、リレー等）、ＤはPCM信号、Ｅ，Ｆはア
ナログ信号、Ｇはミユーテイング制御信号、ML
はミユーテイング・レベル（VCC／２）である。な お、ミユーテイングを効かしたときの出力アナロ
グ信号Ｃ，Ｆの波形例を第２図ｃに示す。図に於
いて、MLはミユーテイング・レベル（VCC／２）で ある。また、T1，T2及びT3はそれぞれミユーテ
イング・オフ期間、ミユーテイング・オン期間、
及びミユーテイング・オフ期間である。
イジタル信号処理装置、２はDAコンバータ、３
はアナログ・ローパス・フイルタ、ＡはPCM信
号またはミユーテイング・データ、Ｂ，Ｃはアナ
ログ信号である。また、第２図ｂは後者の場合の
構成図であり、４はデイジタル信号処理装置、５
はDAコンバータ、６はアナログ・ローパス・フ
イルタ、７はミユーテイング・スイツチ（トラン
ジスタ、リレー等）、ＤはPCM信号、Ｅ，Ｆはア
ナログ信号、Ｇはミユーテイング制御信号、ML
はミユーテイング・レベル（VCC／２）である。な お、ミユーテイングを効かしたときの出力アナロ
グ信号Ｃ，Ｆの波形例を第２図ｃに示す。図に於
いて、MLはミユーテイング・レベル（VCC／２）で ある。また、T1，T2及びT3はそれぞれミユーテ
イング・オフ期間、ミユーテイング・オン期間、
及びミユーテイング・オフ期間である。
〈発明が解決しようとする問題点〉
しかしながら、上記従来の方式には以下に示す
問題点があつた。
問題点があつた。
すなわち、信号処理装置１よりミユーテイン
グ・データをDAコンバータ２に伝送してやり、
DAコンバータの出力をミユーテイング・レベル
にする方式に於いては、ミユーテイングを信号処
理装置に依存しているので、信号処理ICの回路
規模が大きくなつたり、マイクロコンピユータの
プログラム・サイズが大きくなるため実時間処理
が出来なくなる場合もあり汎用性が無い。また、
第２図ｂに示すようなミユーテイング・スイツチ
によつてミユーテイングを効かす方式に於いて
は、外付けスイツチが必要であり、コストアツプ
になると共に、スイツチング・ノイズも問題とな
る。
グ・データをDAコンバータ２に伝送してやり、
DAコンバータの出力をミユーテイング・レベル
にする方式に於いては、ミユーテイングを信号処
理装置に依存しているので、信号処理ICの回路
規模が大きくなつたり、マイクロコンピユータの
プログラム・サイズが大きくなるため実時間処理
が出来なくなる場合もあり汎用性が無い。また、
第２図ｂに示すようなミユーテイング・スイツチ
によつてミユーテイングを効かす方式に於いて
は、外付けスイツチが必要であり、コストアツプ
になると共に、スイツチング・ノイズも問題とな
る。
本発明は上記従来の問題点を解決することを目
的としているものである。
的としているものである。
〈問題点を解決するための手段〉
パルス密度変調（PDM）方式のDAコンバー
タ自体にミユーテイング機能を付加する。すなわ
ち、入力PCM信号をPDM信号に変換するパルス
密度変調器と、上記PDM信号をアナログ信号に
変換するアナログ・ローパス・フイルタとを有す
るDAコンバータ・システムに於いて、ミユーテ
イング制御信号に基づき、上記PDM信号に代え
て、デユーテイ50％のパルス信号を上記アナロ
グ・ローパス・フイルタに供給する手段を設け
る。
タ自体にミユーテイング機能を付加する。すなわ
ち、入力PCM信号をPDM信号に変換するパルス
密度変調器と、上記PDM信号をアナログ信号に
変換するアナログ・ローパス・フイルタとを有す
るDAコンバータ・システムに於いて、ミユーテ
イング制御信号に基づき、上記PDM信号に代え
て、デユーテイ50％のパルス信号を上記アナロ
グ・ローパス・フイルタに供給する手段を設け
る。
〈実施例〉
以下、実施例に基づいて本発明を詳細に説明す
る。
る。
第１図に示すように、本発明に係るDAコンバ
ータ・システム１１は、デイジタル信号処理装置
１２より供給されるPCM信号ＸをPDM信号Ｙに
変換するパルス密度変調方式DAコンバータ１１
１と、PDM信号Ｙをアナログ信号Ｚに変換する
アナログ・ローパス・フイルタ１１２とから構成
される。そして、上記パルス密度変調方式DAコ
ンバータ１１１は、ミユーテイング制御信号Ｍに
基づき、PDM信号に代えて、デユーテイ50％の
パルス信号をアナログ・ローパス・フイルタ１１
２に供給する回路手段を内蔵する。
ータ・システム１１は、デイジタル信号処理装置
１２より供給されるPCM信号ＸをPDM信号Ｙに
変換するパルス密度変調方式DAコンバータ１１
１と、PDM信号Ｙをアナログ信号Ｚに変換する
アナログ・ローパス・フイルタ１１２とから構成
される。そして、上記パルス密度変調方式DAコ
ンバータ１１１は、ミユーテイング制御信号Ｍに
基づき、PDM信号に代えて、デユーテイ50％の
パルス信号をアナログ・ローパス・フイルタ１１
２に供給する回路手段を内蔵する。
まず、上記パルス密度変調方式DAコンバータ
１１１に内蔵されるパルス密度変調器について説
明する。
１１１に内蔵されるパルス密度変調器について説
明する。
第３図は同変調器の一例の内部回路構成図であ
る。
る。
図に於いて、１２１，１２２及び１２３は、ク
ロツクφによりデータの取り込みを行う遅延回路
（Ｄラツチ）、１２４及び１２５は加算器、１２６
は乗算器、１２７は加算器１２５による演算結果
の正、負に応じて０又は１を出力するコンパレー
タである。また、Ｘは16ビツトの入力PCM信号、
Ｗは１ビツトの出力PDM信号である。
ロツクφによりデータの取り込みを行う遅延回路
（Ｄラツチ）、１２４及び１２５は加算器、１２６
は乗算器、１２７は加算器１２５による演算結果
の正、負に応じて０又は１を出力するコンパレー
タである。また、Ｘは16ビツトの入力PCM信号、
Ｗは１ビツトの出力PDM信号である。
第３図の構成に於いては以下の関係が成立す
る。
る。
Ｘ＋S1・Z-1−Ｗ・Z-1＝S1 ……
S1・Z-1＋S2・Z-1−2W・Z-1＝S2 ……
Ｗ＝S2＋Ｎ ……
上式に於いて、Ｎは１ビツトに量子化したた
めに発生するノイズである。また、Z-1はクロツ
クφによる遅延を示す。
めに発生するノイズである。また、Z-1はクロツ
クφによる遅延を示す。
上記，，式より
Ｗ＝Ｘ・Z-1＋Ｎ（１−Z-1）2 ……
式に於いて、ＸにはZ-1の係数があるが、こ
れはクロツクφの周期Ｔだけの遅延があるだけで
ノイズ分布や周波数特性には全く影響を与えな
い。すなわち、出力Ｗは入力Ｘに対してＴだけの
遅延があるが、PDM出力信号のSN比には全く無
関係であり、Ｎ（１−Z-1）2項がノイズ成分として
表わされている。また、ノイズ成分を表わすＮ
（１−Z-1）2項が低周波領域では０に近いため、Ｎ
（１−Z-1）2＝０となる。このため、式は低周波
領域ではSN比が非常に良いモデル式であること
を示している。
れはクロツクφの周期Ｔだけの遅延があるだけで
ノイズ分布や周波数特性には全く影響を与えな
い。すなわち、出力Ｗは入力Ｘに対してＴだけの
遅延があるが、PDM出力信号のSN比には全く無
関係であり、Ｎ（１−Z-1）2項がノイズ成分として
表わされている。また、ノイズ成分を表わすＮ
（１−Z-1）2項が低周波領域では０に近いため、Ｎ
（１−Z-1）2＝０となる。このため、式は低周波
領域ではSN比が非常に良いモデル式であること
を示している。
PDM出力信号Ｗの例を第４図に示す。この
PDM信号をアナログ・ローパス・フイルタに通
すことにより、アナログ信号Ｚへと変換される
（第５図参照）。
PDM信号をアナログ・ローパス・フイルタに通
すことにより、アナログ信号Ｚへと変換される
（第５図参照）。
このとき、デユーテイ50％のパルス信号がアナ
ログ・ローパス・フイルタを通過すると、第６図
に示すようにVCC／２（中間電位）となる。この
電位はミユーテイング電圧と等価な電圧である。
ログ・ローパス・フイルタを通過すると、第６図
に示すようにVCC／２（中間電位）となる。この
電位はミユーテイング電圧と等価な電圧である。
第７図は第１図に示すパルス密度変調方式DA
コンバータ１１１の内部回路構成図である。
コンバータ１１１の内部回路構成図である。
図に於いて、１２０は上に説明したパルス密度
変調器、１３０及び１４０はＤラツチ、１５０及
び１６０はアンドゲート、１７０はインバータ、
１８０はオアゲートである。また、Ｍはミユーテ
イング制御信号である。該ミユーテイング制御信
号により、出力Ｙが、例えば、オーデイオ帯域信
号状態か、或いはミユーテイング状態かが選択さ
れる。
変調器、１３０及び１４０はＤラツチ、１５０及
び１６０はアンドゲート、１７０はインバータ、
１８０はオアゲートである。また、Ｍはミユーテ
イング制御信号である。該ミユーテイング制御信
号により、出力Ｙが、例えば、オーデイオ帯域信
号状態か、或いはミユーテイング状態かが選択さ
れる。
ミユーテイング制御信号Ｍが“Ｌ”レベルのと
きは、Ｄラツチ１４０の出力Ｕは“Ｌ”レベルと
なつている。したがつて、アンドゲート１５０が
有効となり、パルス密度変調器１２０よりの
PDM信号Ｗが、アンドゲート１５０及びびオア
ゲート１８０を介して、出力Ｙに出力される。そ
して、このPDM信号は、次段のアナログ・ロー
パス・フイルタによりアナログ信号に変換され
る。
きは、Ｄラツチ１４０の出力Ｕは“Ｌ”レベルと
なつている。したがつて、アンドゲート１５０が
有効となり、パルス密度変調器１２０よりの
PDM信号Ｗが、アンドゲート１５０及びびオア
ゲート１８０を介して、出力Ｙに出力される。そ
して、このPDM信号は、次段のアナログ・ロー
パス・フイルタによりアナログ信号に変換され
る。
ミユーテイング制御信号Ｍが“Ｈ”レベルにな
ると、クロツクφに同期してＤラツチ１４０の出
力Ｕが“Ｈ”レベルとなる。これにより、アン
ド・ゲート１５０が無効化されると同時にアンド
ゲート１６０が有効となり、パルス密度変調器１
２０よりのPDM信号Ｗの出力が禁止されると共
に、Ｄラツチ１３０の出力であるミユーテイング
信号Ｖ、すなわち、クロツクφを1/2に分周した
デユーテイ50％のパルス信号が、アンドゲート１
６０及びオアゲート１８０を介して、出力Ｙに出
力される。この信号は、次段のアナログ・ローパ
ス・フイルタを通すことによりミユーテイング電
圧に変換され、ミユーテイング動作が実行され
る。
ると、クロツクφに同期してＤラツチ１４０の出
力Ｕが“Ｈ”レベルとなる。これにより、アン
ド・ゲート１５０が無効化されると同時にアンド
ゲート１６０が有効となり、パルス密度変調器１
２０よりのPDM信号Ｗの出力が禁止されると共
に、Ｄラツチ１３０の出力であるミユーテイング
信号Ｖ、すなわち、クロツクφを1/2に分周した
デユーテイ50％のパルス信号が、アンドゲート１
６０及びオアゲート１８０を介して、出力Ｙに出
力される。この信号は、次段のアナログ・ローパ
ス・フイルタを通すことによりミユーテイング電
圧に変換され、ミユーテイング動作が実行され
る。
その後、ミユーテイング制御信号Ｍが再び
“Ｌ”レベルに変換すると、クロツクφに同期し
てＤラツチ１４０の出力Ｕも“Ｌ”レベルに変化
し、ミユーテイング動作が終了する。
“Ｌ”レベルに変換すると、クロツクφに同期し
てＤラツチ１４０の出力Ｕも“Ｌ”レベルに変化
し、ミユーテイング動作が終了する。
第８図は各信号の波形図である。
上記実施例に於いては、デユーテイ50％のミユ
ーテイング信号として、クロツクφをＤラツチに
よつて1/2に分周した信号を使用しているが、こ
れに限定されるものではなく、デユーテイ50％の
パルス信号であれば任意周期の信号を用いること
ができる。
ーテイング信号として、クロツクφをＤラツチに
よつて1/2に分周した信号を使用しているが、こ
れに限定されるものではなく、デユーテイ50％の
パルス信号であれば任意周期の信号を用いること
ができる。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、
(1) 信号処理IC、マイクロコンピユータにミユ
ーテイング機能を依存することがないため、ど
んなシステムにでも対応でき、簡単にDAコン
バータのミユーテイングをかけることが可能で
ある。
ーテイング機能を依存することがないため、ど
んなシステムにでも対応でき、簡単にDAコン
バータのミユーテイングをかけることが可能で
ある。
(2) また、外付けスイツチが不要となり、コスト
ダウンをはかることができると共に、ノイズ発
生の問題も生じない。
ダウンをはかることができると共に、ノイズ発
生の問題も生じない。
(3) さらに、DAコンバータの最終段でミユーテ
イング動作を行うため、ミユーテイング時の性
能向上につながる。
イング動作を行うため、ミユーテイング時の性
能向上につながる。
等の顕著な効果を奏する極めて有用なDAコンバ
ータ・システムを得ることができるものである。
ータ・システムを得ることができるものである。
第１図はブロツク図、第２図ａ及びｂはブロツ
ク図、第２図ｃは信号波形図、第３図はブロツク
図、第４図は信号波形図、第５図は信号関係図、
第６図は信号波形図、第７図はブロツク図、第８
図は信号波形図である。 符号の説明、１１……DAコンバータ・システ
ム、１２……デイジタル信号処理装置、１１１…
…パルス密度変調方式DAコンバータ、１１２…
…アナログ・ローパス・フイルタ、Ｘ……PCM
信号、Ｙ……PDM信号、Ｚ……アナログ信号、
Ｍ……ミユーテイング制御信号、１２０……パル
ス密度変調器、１３０，１４０……Ｄラツチ、１
５０，１６０……アンドゲート、１７０……イン
バータ、１８０……オアゲート、φ……クロツ
ク、Ｖ……ミユーテイング信号。
ク図、第２図ｃは信号波形図、第３図はブロツク
図、第４図は信号波形図、第５図は信号関係図、
第６図は信号波形図、第７図はブロツク図、第８
図は信号波形図である。 符号の説明、１１……DAコンバータ・システ
ム、１２……デイジタル信号処理装置、１１１…
…パルス密度変調方式DAコンバータ、１１２…
…アナログ・ローパス・フイルタ、Ｘ……PCM
信号、Ｙ……PDM信号、Ｚ……アナログ信号、
Ｍ……ミユーテイング制御信号、１２０……パル
ス密度変調器、１３０，１４０……Ｄラツチ、１
５０，１６０……アンドゲート、１７０……イン
バータ、１８０……オアゲート、φ……クロツ
ク、Ｖ……ミユーテイング信号。
Claims (1)
- 【特許請求の範囲】 １ 入力PCM信号をPDM（パルス密度変調）信
号に変換するパルス密度変調器と、上記PDM信
号をアナログ信号に変換するアナログ・ローパ
ス・フイルタとを有するDAコンバータ・システ
ムに於いて、 ミユーテイング制御信号に基づき、上記PDM
信号に代えて、デユーテイ50％のパルス信号を上
記アナログ・ローパス・フイルタに供給する手段
を設けたことを特徴とするDAコンバータ・シス
テム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12303486A JPS62277814A (ja) | 1986-05-26 | 1986-05-26 | Ｄａコンバ−タ・システム |
| US06/923,163 US4812815A (en) | 1985-12-25 | 1986-10-24 | Digital-to-analog converter system |
| DE86308538T DE3688783T2 (de) | 1985-12-25 | 1986-10-31 | Digital-Analog-Wandler. |
| EP86308538A EP0227267B1 (en) | 1985-12-25 | 1986-10-31 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12303486A JPS62277814A (ja) | 1986-05-26 | 1986-05-26 | Ｄａコンバ−タ・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62277814A JPS62277814A (ja) | 1987-12-02 |
| JPH0443447B2 true JPH0443447B2 (ja) | 1992-07-16 |
Family
ID=14850573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12303486A Granted JPS62277814A (ja) | 1985-12-25 | 1986-05-26 | Ｄａコンバ−タ・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62277814A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654106A (en) * | 1979-10-09 | 1981-05-14 | Toko Inc | Amplifier of pulse width modulation |
-
1986
- 1986-05-26 JP JP12303486A patent/JPS62277814A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62277814A (ja) | 1987-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842725B2 (ja) | ディジタル・アナログ変換器 | |
| JP3425344B2 (ja) | Ｄ／ａ変換器 | |
| JP3371681B2 (ja) | 信号処理装置 | |
| JPS626536A (ja) | 信号変換装置 | |
| JPH0443447B2 (ja) | ||
| JPH0946787A (ja) | スピーカ駆動回路 | |
| JPH01206727A (ja) | 増幅器において使用される電流合成回路 | |
| US6483449B2 (en) | Digital-analog converter comprising a third order sigma delta modulator | |
| JPH1084281A (ja) | Ｄａ変換装置 | |
| US5473697A (en) | Echo generating apparatus | |
| JP3103908B2 (ja) | デジタル／アナログ変換回路 | |
| JPH07131881A (ja) | スピーカ駆動装置 | |
| JP2924418B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0446016B2 (ja) | ||
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| KR100476874B1 (ko) | 전하결합소자신호처리용아날로그블록 | |
| JPH07297716A (ja) | Ｄａ変換器 | |
| JPH09232958A (ja) | Ｄａコンバータ | |
| JPS58182917A (ja) | Ｄ／ａ変換器 | |
| KR890005820Y1 (ko) | 하이파이 브이티알의 오디오 스위칭 회로 | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JPS6232717A (ja) | 波形整形回路 | |
| JPS62188514A (ja) | デジタル・周波数変調変換装置 | |
| JPH082021B2 (ja) | Ａ／ｄ変換器 | |
| JPS6367825A (ja) | デイジタル−アナログ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |