JPH0444228A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0444228A JPH0444228A JP14922290A JP14922290A JPH0444228A JP H0444228 A JPH0444228 A JP H0444228A JP 14922290 A JP14922290 A JP 14922290A JP 14922290 A JP14922290 A JP 14922290A JP H0444228 A JPH0444228 A JP H0444228A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- multilayer wiring
- semiconductor device
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は、半導体装置の保護膜の膜厚に関する。
［従来の技術］
従来の半導体装！及びその保護膜の構造は、第３図の様
な構造をしていて、下層の多層配線の膜厚に比べて、膜
厚比が１００％以下であり、下層のＡ１２合金の原子が
動きやすく、エレクトロマイグレーションが起こりやす
かった。
な構造をしていて、下層の多層配線の膜厚に比べて、膜
厚比が１００％以下であり、下層のＡ１２合金の原子が
動きやすく、エレクトロマイグレーションが起こりやす
かった。
この事を従来の工程を追って説明すると、まずＳｉ基板
３０１上に酸化膜（Ｓ ｉ ０２）３０２を全面に形成
しフォトエッチによってコンタクト部を設ける。さらに
、高融、占金属化合物と、Ａ ｆｆ合金膜を含む多層配
＃Ｒ３０３〜３０５を形成しフォトエッチする。
３０１上に酸化膜（Ｓ ｉ ０２）３０２を全面に形成
しフォトエッチによってコンタクト部を設ける。さらに
、高融、占金属化合物と、Ａ ｆｆ合金膜を含む多層配
＃Ｒ３０３〜３０５を形成しフォトエッチする。
最後に、保護膜３０６を膜厚０．５Ｌ１ｍで形成する。
以上が従来の工程である。
［発明が解決しようとする課題］
しかし、ｉｉ′７ｉ述の従来技術では、保護膜の膜厚が
多層配線の１！厚に比べて、膜厚比が１００％以下であ
り、下層の多層配線であるＡ２の原子が動きやすくエレ
クトロマイグレーションが起こりやすい為信頼性が低下
するという課眩占があった。
多層配線の１！厚に比べて、膜厚比が１００％以下であ
り、下層の多層配線であるＡ２の原子が動きやすくエレ
クトロマイグレーションが起こりやすい為信頼性が低下
するという課眩占があった。
そこで、本発明はこのような課題、占を解決するもので
、その目的とするところは、保護膜の窒化膜を形成する
際、該窒化膜の膜厚を下層の多層配線の膜厚の１００％
以上の膜厚比にする事によって、下層の多層配線の金属
原子の移動を押さえより信頼性の高い多層配線を提供す
るところにある。
、その目的とするところは、保護膜の窒化膜を形成する
際、該窒化膜の膜厚を下層の多層配線の膜厚の１００％
以上の膜厚比にする事によって、下層の多層配線の金属
原子の移動を押さえより信頼性の高い多層配線を提供す
るところにある。
［課題を解決するための手段］
本発明の半導体装置は、少なくとも高融点金属化合物と
Ａ１２合金膜を含む多層配線の上層の保護膜である窒化
膜の膜厚が、下層の該多層配線の膜厚の１００％以上の
比率とすることを特徴とする。
Ａ１２合金膜を含む多層配線の上層の保護膜である窒化
膜の膜厚が、下層の該多層配線の膜厚の１００％以上の
比率とすることを特徴とする。
本発明の上記の構成によれば、保護膜の窒化膜を形成す
る際、該窒化膜の膜厚を下層の多層配線の膜厚の１００
％以上の膜厚比にする事によって、下層の多層配線の金
属原子の移動を押さえ、より信頼性の高い多層配線を備
えた半導体装置を構成できる。
る際、該窒化膜の膜厚を下層の多層配線の膜厚の１００
％以上の膜厚比にする事によって、下層の多層配線の金
属原子の移動を押さえ、より信頼性の高い多層配線を備
えた半導体装置を構成できる。
［実 施 例］
本発明の半導体装置は、第１図に示される構造をしてい
る。
る。
１０１は５１基板、１０２は酸化膜の二酸化ケイ素、１
０３は窒化チタン、１０４はアルミ合金膜、１０５は窒
化チタン、１０６は保護膜のＳｉ、Ｎ、である。
０３は窒化チタン、１０４はアルミ合金膜、１０５は窒
化チタン、１０６は保護膜のＳｉ、Ｎ、である。
以下、詳細は工程を追いながら説明していく。
（第２図（ａ）〜（ｄ））
まず、Ｓｉ基板２０１の表面全体に絶縁膜として、酸化
膜（ＳｉＯ＝ ）２０２を４０００人形成する。さらに
フォトエッチによってコンタクト開孔部を設ける。（第
２図（ａ）） 次いで、配＃ｉ、ｌを形成する工程として、まず、スパ
ッタリング装置内に窒素ガスを導入し、アルゴンと窒素
の混合ガスにより、基板温度２００℃の条件下で、反応
性スパッタを行い、膜厚１０００人の窒化チタン膜（Ｔ
ｉＮ）２０３を形成する。更にその上層にアルミ合金（
，６４１！−０，５％Ｃｕ）２０４をスパッタし、膜厚
０．７ｕｍのアルミ合金膜を得る。さらに、もう１度反
応性スパッタにより、膜厚４００人の窒化チタン膜２０
５を形成し、ＴｉＮ／Ａｌ２−０．５％Ｃｕ ／ Ｔ
ｉ Ｎの三層構造配線を得る。（第２図（ｂ））こうし
て得られた三層配線をフォトエッチによって、同時にパ
ターニングする。（第２図（Ｃ）） 次に、該多層配線の上層に保護膜として、Ｓｉ３Ｎ、１
１ｇ２０６を形成する。（第２図（ｄ））この際、保護
膜の形成方法としては、ＳｉＨ。
膜（ＳｉＯ＝ ）２０２を４０００人形成する。さらに
フォトエッチによってコンタクト開孔部を設ける。（第
２図（ａ）） 次いで、配＃ｉ、ｌを形成する工程として、まず、スパ
ッタリング装置内に窒素ガスを導入し、アルゴンと窒素
の混合ガスにより、基板温度２００℃の条件下で、反応
性スパッタを行い、膜厚１０００人の窒化チタン膜（Ｔ
ｉＮ）２０３を形成する。更にその上層にアルミ合金（
，６４１！−０，５％Ｃｕ）２０４をスパッタし、膜厚
０．７ｕｍのアルミ合金膜を得る。さらに、もう１度反
応性スパッタにより、膜厚４００人の窒化チタン膜２０
５を形成し、ＴｉＮ／Ａｌ２−０．５％Ｃｕ ／ Ｔ
ｉ Ｎの三層構造配線を得る。（第２図（ｂ））こうし
て得られた三層配線をフォトエッチによって、同時にパ
ターニングする。（第２図（Ｃ）） 次に、該多層配線の上層に保護膜として、Ｓｉ３Ｎ、１
１ｇ２０６を形成する。（第２図（ｄ））この際、保護
膜の形成方法としては、ＳｉＨ。
ガス６００ｃｃ／ｃｍ、Ｎ）Ｌガス６４００ｃｃ／ ｃ
ｍの混合ガスにより、圧力２５００ ｍ ｔ ｏ 。
ｍの混合ガスにより、圧力２５００ ｍ ｔ ｏ 。
ｒｒ、２Ｍ度３５０°Ｃの条件下で、Ｓ＋ｘＮ４ｋを１
．０ｕｍ得る。
．０ｕｍ得る。
上述の工程を経て、できあがった本発明、半導体装置を
用いて、エレクトロマイグレーション試験を行った結果
、窒化膜の膜厚を２倍にすることによって、エレクトロ
マイグレーション耐性も２倍向上することがわかり 従
来の半導体装置に比べると、より信頼性の高い配線が得
られる。
用いて、エレクトロマイグレーション試験を行った結果
、窒化膜の膜厚を２倍にすることによって、エレクトロ
マイグレーション耐性も２倍向上することがわかり 従
来の半導体装置に比べると、より信頼性の高い配線が得
られる。
また、保護膜の構造を、酸化膜（Ｓ１０□）＋窒化ｌ１
ｉ（Ｓｉ、Ｎ４）の二層構造にした場合、エレクトロマ
イグレーション耐性は陣以下に劣化するので、保Ｎ膜は
窒化Ｒ１１（Ｓｉ、Ｎ、）−層が良い。
ｉ（Ｓｉ、Ｎ４）の二層構造にした場合、エレクトロマ
イグレーション耐性は陣以下に劣化するので、保Ｎ膜は
窒化Ｒ１１（Ｓｉ、Ｎ、）−層が良い。
［発明の効果１
以上に述べた本発明によれば、従来の横這に比べて、保
護膜である窒化膜を形成する際、該窒化膜の膜厚を下層
の多層配線の膜厚の１００％以上の膜厚比にすることに
よって、下層の多層配線の金属原子の移動を押さえ、よ
り信頼性の優れた半導体装置を提供できる。
護膜である窒化膜を形成する際、該窒化膜の膜厚を下層
の多層配線の膜厚の１００％以上の膜厚比にすることに
よって、下層の多層配線の金属原子の移動を押さえ、よ
り信頼性の優れた半導体装置を提供できる。
第１図は、本発明の半導体装置を示す、主要断面図。
第２図（ａ）〜（ｄ）は、本発明の半導体装置の製造工
程の断面図。 第３図は、従来の半導体装置を示す断面図。 １０１ 、２０１． ３０１ Ｓ１基板 １０２、２０２、３０２ ・・・酸化膜（Ｓ１０□） １０３、２０３、３０３ ・・・窒化チタン（Ｔ ｉ Ｎ） １０４．２０４．３０４ ・・・Ａ！合金肋（Ａｊ２−０ １０５．２０５，３０５ ・・・窒化チタン（Ｔ ｉ Ｎ） １０６．２０６．３０６ ・・・保護膜（Ｓｉ、Ｎ４） ５％Ｃｕ） 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）（α） （０ン （ｄ） 算 ２記
程の断面図。 第３図は、従来の半導体装置を示す断面図。 １０１ 、２０１． ３０１ Ｓ１基板 １０２、２０２、３０２ ・・・酸化膜（Ｓ１０□） １０３、２０３、３０３ ・・・窒化チタン（Ｔ ｉ Ｎ） １０４．２０４．３０４ ・・・Ａ！合金肋（Ａｊ２−０ １０５．２０５，３０５ ・・・窒化チタン（Ｔ ｉ Ｎ） １０６．２０６．３０６ ・・・保護膜（Ｓｉ、Ｎ４） ５％Ｃｕ） 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）（α） （０ン （ｄ） 算 ２記
Claims (1)
- 少なくとも高融点金属化合物とＡｌ合金膜を含む配線
を有する半導体装置において、該多層配線の上層の保護
膜である窒化膜の膜厚が、下層の該多層配線の膜厚の１
００％以上の比率であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14922290A JPH0444228A (ja) | 1990-06-07 | 1990-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14922290A JPH0444228A (ja) | 1990-06-07 | 1990-06-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444228A true JPH0444228A (ja) | 1992-02-14 |
Family
ID=15470530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14922290A Pending JPH0444228A (ja) | 1990-06-07 | 1990-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393703A (en) * | 1993-11-12 | 1995-02-28 | Motorola, Inc. | Process for forming a conductive layer for semiconductor devices |
| US10020119B2 (en) | 2015-12-28 | 2018-07-10 | Industrial Technology Research Institute | Capacitor structure |
-
1990
- 1990-06-07 JP JP14922290A patent/JPH0444228A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393703A (en) * | 1993-11-12 | 1995-02-28 | Motorola, Inc. | Process for forming a conductive layer for semiconductor devices |
| US5623166A (en) * | 1993-11-12 | 1997-04-22 | Motorola, Inc. | Al-Ni-Cr conductive layer for semiconductor devices |
| US10020119B2 (en) | 2015-12-28 | 2018-07-10 | Industrial Technology Research Institute | Capacitor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444228A (ja) | 半導体装置 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JPH0492430A (ja) | 半導体装置 | |
| JPH04100232A (ja) | 半導体装置 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH03155632A (ja) | 半導体装置 | |
| JPS62261145A (ja) | 半導体装置およびその製造方法 | |
| JP2985183B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0499326A (ja) | 半導体装置 | |
| JPH0245958A (ja) | 半導体装置及びその製造方法 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPS63299250A (ja) | 半導体装置の製造方法 | |
| JPS5918659A (ja) | 多層配線の形成方法 | |
| JPH0251273A (ja) | 半導体集積回路装置 | |
| JPH02249274A (ja) | 半導体装置の製造方法 | |
| JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 | |
| JP3395249B2 (ja) | Ａｌ系材料の形成方法 | |
| JPH02271628A (ja) | 半導体装置 | |
| JPH0311732A (ja) | 半導体装置の配線形成方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH04359512A (ja) | 半導体装置の配線 | |
| JPH08153791A (ja) | 半導体デバイス及びその製造方法 | |
| JPH06163545A (ja) | 半導体装置の配線構造及びその製造方法 |