JPH0444846B2

JPH0444846B2 -

Info

Publication number: JPH0444846B2
Application number: JP59195563A
Authority: JP
Inventors: Akira Seshimoto
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1984-09-18
Filing date: 1984-09-18
Publication date: 1992-07-23
Also published as: JPS6172412A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、信号を断続するためのアナログスイ
ツチに関する。

（従来技術）従来のアナログスイツチとしては、バイポーラ
形トランジスタ或いはユニポーラ形トランジス
タ、更にはサイリスタ等を使用したものがある
が、バイポーラ形トランジスタを使用したものを
除いては、安価な集積回路内に組み込むには適し
ていなかつた。

しかし、バイポーラ形トランジスタを使用した
アナログスイツチであつても、第３図に示すよう
に信号ラインａと接地間にトランジスタＱ１を並
列に接続して構成する場合には、信号遮断時、即
ちトランジスタＱ１をオンさせて出力端子１を接
地に短絡させる時、入力端子２と接地との短絡を
防止するために、信号ラインａに抵抗Ｒ１を挿入
する必要があり、このため信号通過時にその抵抗
Ｒ１による損失が発生するという問題がある。３
はアナログスイツチを駆動する駆動信号入力端
子、４は信号源、５は負荷である。

また、第４図に示すように、信号ラインａにシ
リーズにトランジスタＱ２を挿入してアナログス
イツチを構成した場合には、そのトランジスタＱ
２を駆動するための駆動信号源６を信号源４にシ
リーズに挿入しなければならず、トランジスタＱ
２のオン・オフが信号源４のインピーダンスの影
響を受けるという問題がある。７はトランジスタ
Ｑ２用の電源である。

また、コレクタとエミツタを逆並列接続し、一
方のコレクタ・エミツタ共通接続部を入力端子に
接続し、他方のコレクタ・エミツタ共通接続部を
出力端子に接続し、ベースを共通接続した２個の
トランジスタからなるアナログスイツチが提案さ
れている。（例えば、実開昭57−100333号公報、
特開昭54−109362号公報）。

しかし、このアナログスイツチでは、それを制
御するベース電流がコレクタ、エミツタに流れ、
出力端子側に得られる信号電流に誤差が生じると
いう問題がある。

（発明の目的）本発明はかかる状況に鑑みてなされたもので、
制御対象としての信号の伝送損失を少なくし、ま
たオン・オフ制御に信号源インピーダンスの影響
も受けず、更に得られる信号電流に誤差も生じな
いようにしたアナログスイツチを提供することで
ある。

（発明の構成）このために本発明のアナログスイツチは、コレ
クタとエミツタを逆並列接続し、一方のコレク
タ・エミツタ共通接続部を入力端子に接続し、他
方のコレクタ・エミツタ共通接続部を出力端子に
接続し、ベースを共通接続した２個のトランジス
タからなるアナログスイツチにおいて、上記２個
のトランジスタのエミツタとコレクタを同一形状
同一面積に形成し、上記両コレクタ・エミツタ共
通接続部に同一の電流の第１、第２電流源を接続
し、上記ベースに該第１、第２電流源の電流を加
算した電流値に等しい電流値の第３電流源を接続
した駆動回路と、該駆動回路の動作をオン・オフ
する手段とを具備するように構成した。

（実施例）以下、本発明のアナログスイツチの実施例につ
いて説明する。第１図はその原理的等価回路であ
る。本実施例では、スイツチング素子としてのト
ランジスタを、エミツタとコレクタを同一形状同
一面積で形成した双方向性のpnpトランジスタと
して構成する。この双方向性トランジスタは、説
明上の等価回路的には第１図の〇内に描かれた２
個のpnpトランジスタＱ３，Ｑ４で表すことがで
きる。このトランジスタＱ３，Ｑ４はベースが共
通接続され、一方のコレクタが他方のエミツタと
共通接続されたもの、つまり逆並列接続されたも
のである。そして、コレクタ・エミツタの共通接
続部分の一方が入力端子２に接続され、他方が出
力端子１に接続される。また、これらトランジス
タＱ３，Ｑ４にはそのエミツタに定電流源８，９
からの定電流Ｉが供給され、またベースからは別
の定電流源１０により定電流２Ｉが吸い出され
る。これら定電流源８〜１０は入力端子２や出力
端子から独立した駆動回路を構成しいてる。

従つて、この双方向性トランジスタでは、定電
流源８からの定電流Ｉが一方のトランジスタＱ３
のエミツタからベースを流れて定電流源１０に流
入することによりそのトランジスタＱ３がオン状
態となり、また定電流源９からの定電流Ｉが他方
のトランジスタＱ４のエミツタからベースを流れ
て定電流源１０に流入することによそのトランジ
スタＱ４がオン状態となるものとして扱うことが
できる。

このオン状態の時、入力端子２に印加した信号
は出力端子１に伝送される。この伝送において、
トランジスタＱ３，Ｑ４における損失はエミツ
タ・コレクタ間（数Ω）の損失であるが、これは
無視できる程度である。また、定電流源８〜１０
の電流が、伝送される信号内に洩れるということ
も無い。

なお、上記トランジスタＱ３，Ｑ４のオン・オ
フは、制御端子１１に印加する制御信号によつ
て、定電流源８〜１０をオン・オフすることによ
り制御することができる。

第２図は上記した回路の定電流回路部分を具体
化した回路である。定電流源８，９は各々トラン
ジスタＱ５，Ｑ６で構成され、これらのトランジ
スタＱ５，Ｑ６はレフアレンス側として働くダイ
オード接続のマルチエミツタ形トランジスタＱ７
とで擬似カレントミラーを構成している。即ち、
各々のトランジスタＱ５，Ｑ６のコレクタにはト
ランジスタＱ７のコレクタ電流の半分の電流が流
れる。また、定電流源１０はトランジスタＱ８で
構成され、レフアレンス側として働くダイオード
接続のトランジスタＱ９とでカレントミラーを構
成している。なお、上記レフアレンス側のトラン
ジスタＱ７はトランジスタＱ１０に接続され、こ
のトランジスタＱ１０はトランジスタＱ９とでカ
レントミラーを構成している。Ｂ１、Ｂ２は±Ｖ
の電圧を生じさせる電源である。この一方の電源
Ｂ２の正側がスイツチ１２及び抵抗Ｒ４を介して
トランジスタＱ９のコレクタに接続されている。

さて、抵抗Ｒ４の値を適宜設定して、Ｖ／R4
＝2Iなる電流がトランジスタＱ９のコレクタに流
れるように設定すると、トランジスタＱ８とＱ１
０のコレクタにも各々２Ｉの定電流が流れる。ま
た、このためトランジスタＱ７のコレクタにも２
Ｉなる定電流が流れる（各エミツタにはＩなる定
電流が流れる。）ために、トランジスタＱ５，Ｑ
６にはＩなる定電流が流れる。

そして、トランジスタＱ５〜Ｑ１０のオン・オ
フは、スイツチ１２のオン・オフに追従する。こ
の結果、等価的にトランジスタＱ３，Ｑ４で成る
双方向トランジスタは、スイツチ１２のオン・オ
フによつて、その動作がオン・オフされ、入力端
子２から出力端子１への信号の伝送を断続する。

（発明の効果）以上説明したように本発明のアナログスイツチ
によれば、オン抵抗が少ないのでそこにおける信
号損失が少なく、また駆動回路は入力端子や出力
端子から独立しているので、信号源インピーダン
スの影響も受けず、その駆動電流が出力端子を流
れる信号電流に影響を及ぼすこともない。更に大
きな電流の信号でも扱うことができ、また駆動回
路を簡単に構成することができ、集積回路化も簡
単となる。

【図面の簡単な説明】

第１図は本発明の一実施例のアナログスイツチ
の原理的等価回路図、第２図は第１図における駆
動回路部分を具体化したアナログスイツチの回路
図、第３図と第４図は従来のアナログスイツチの
回路図である。

Claims

【特許請求の範囲】１コレクタとエミツタを逆並列接続し、一方の
コレクタ・エミツタ共通接続部を入力端子に接続
し、他方のコレクタ・エミツタ共通接続部を出力
端子に接続し、ベースを共通接続した２個のトラ
ンジスタからなるアナログスイツチにおいて、上記２個のトランジスタのエミツタとコレクタ
を同一形状同一面積に形成し、上記両コレクタ・エミツタ共通接続部に同一の
電流の第１、第２電流源を接続し、上記ベースに
該第１、第２電流源の電流を加算した電流値に等
しい電流値の第３電流源を接続した駆動回路と、
該駆動回路の動作をオン・オフする手段とを具備
することを特徴とするアナログスイツチ。