JPH044484A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH044484A JPH044484A JP2106967A JP10696790A JPH044484A JP H044484 A JPH044484 A JP H044484A JP 2106967 A JP2106967 A JP 2106967A JP 10696790 A JP10696790 A JP 10696790A JP H044484 A JPH044484 A JP H044484A
- Authority
- JP
- Japan
- Prior art keywords
- error information
- data
- bit
- input terminal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関する。
従来のマイクロコンピュータを使用したシステムでは、
システムの信頼性を高めるために、システム・データ・
バス上のデータにエラー情報を付加して、そのエラー情
報を監視するのが一般的であった。
システムの信頼性を高めるために、システム・データ・
バス上のデータにエラー情報を付加して、そのエラー情
報を監視するのが一般的であった。
例えば、９ビツト構成のメモリを使用して９ビツト目を
パリティ・ビットとする方法がある。
パリティ・ビットとする方法がある。
上述した従来のマイクロコンピュータにおいては、エラ
ー情報を入力する端子を有していないために、エラー情
報を監視する外部回路を必要とするという欠点がある。
ー情報を入力する端子を有していないために、エラー情
報を監視する外部回路を必要とするという欠点がある。
本発明のマイクロコンピュータは、システム・データ・
バスの他に、前記バスのデータのエラー情報を発生する
エラー情報発生回路と、前記バスのデータのエラー情報
を外部から入力するエラー情報入力端子と、エラー情報
発生回路とエラー情報入力端子とのデータを比較する比
較回路とを備えている。
バスの他に、前記バスのデータのエラー情報を発生する
エラー情報発生回路と、前記バスのデータのエラー情報
を外部から入力するエラー情報入力端子と、エラー情報
発生回路とエラー情報入力端子とのデータを比較する比
較回路とを備えている。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のブロック図である。
第１図に示されるように、本実施例は８ビツトのシステ
ム・データ・バス３と、パリティ・ビットを入力するエ
ラー情報入力端子４とを備えている。
ム・データ・バス３と、パリティ・ビットを入力するエ
ラー情報入力端子４とを備えている。
９ビツト構成のメモリ２から８ビツトのデータを読み出
すと同時に、９ビツト目のパリティ・ビットをマイクロ
コンピュータ１のエラー情報入力端子４に直接入力する
。この時、マイクロコンピュータ１は８ビツトの読み出
したデ゛−夕のパリティをエラー情報発生回路５から出
力し、エラー情報入力端子４のデータと比較回路６で比
較する。
すと同時に、９ビツト目のパリティ・ビットをマイクロ
コンピュータ１のエラー情報入力端子４に直接入力する
。この時、マイクロコンピュータ１は８ビツトの読み出
したデ゛−夕のパリティをエラー情報発生回路５から出
力し、エラー情報入力端子４のデータと比較回路６で比
較する。
比較した結果が異っていれば異常処理を行う。
従って、本発明においては、システムの信頼性を高める
ための外部回路が不要となる。
ための外部回路が不要となる。
以上、詳細に説明したように本発明は、マイクロコンピ
ュータに適用されて、マイクロコンピュータ・システム
の信頼性を向上するための外、 部回路が不要となる
という効果がある。
ュータに適用されて、マイクロコンピュータ・システム
の信頼性を向上するための外、 部回路が不要となる
という効果がある。
【図面の簡単な説明】
第１図は、本発明の一実施例のブロック図である。
１・・・・・・マイクロコンピュータ、２・・・・・・
メモリ、３・・・・・・システム・データ・バス、４・
・・・・・エラー情報入力端子、５・・・・・・エラー
情報発生回路、６・・・・・・比較回路。 代理人 弁理士 内 原 音
メモリ、３・・・・・・システム・データ・バス、４・
・・・・・エラー情報入力端子、５・・・・・・エラー
情報発生回路、６・・・・・・比較回路。 代理人 弁理士 内 原 音
Claims (1)
- ｎビットのシステム・データ・バスと、前記バスのデー
タのエラー情報を発生するエラー情報発生回路と、前記
バスのデータのエラー情報を外部から入力するエラー情
報入力端子と、エラー情報発生回路とエラー情報入力端
子とのデータを比較する比較回路とを有することを特徴
とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106967A JPH044484A (ja) | 1990-04-23 | 1990-04-23 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106967A JPH044484A (ja) | 1990-04-23 | 1990-04-23 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH044484A true JPH044484A (ja) | 1992-01-08 |
Family
ID=14447087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2106967A Pending JPH044484A (ja) | 1990-04-23 | 1990-04-23 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH044484A (ja) |
-
1990
- 1990-04-23 JP JP2106967A patent/JPH044484A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62214599A (ja) | 半導体記憶装置 | |
| JPH044484A (ja) | マイクロコンピュータ | |
| US5708795A (en) | Asynchronous access system for multiprocessor system and processor module used in the asynchronous access system | |
| US6378078B1 (en) | Semiconductor integrated circuit supervising an illicit address operation | |
| JPS5875239A (ja) | 端末装置接続方式 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP3364753B2 (ja) | メモリエラー修正回路 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JP3296020B2 (ja) | 共有メモリの監視方法 | |
| JPH03276357A (ja) | ｉ／ｏアドレス変換方式 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS59133654A (ja) | プログラムデバツグ装置 | |
| JPH0121383Y2 (ja) | ||
| JPS629442A (ja) | 誤り検出回路 | |
| EP0423735B1 (en) | Microprocessor having parity check function | |
| JPS59169291A (ja) | 磁気その他の媒体における記録のためのｓｅｃａｍ方式のカラ−・テレビジヨン信号処理システム | |
| JPH0137019B2 (ja) | ||
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPS60182222A (ja) | パリテイ検査回路 | |
| JPH0256656A (ja) | メモリシステム | |
| JPH0324601A (ja) | 制御方法 | |
| JPH02158235A (ja) | フレームアライナ監視方式 | |
| JPS61269738A (ja) | デ−タ処理回路 | |
| JPH03129531A (ja) | 制御装置 | |
| JPS63231660A (ja) | 入出力制御装置のアドレスデコ−ド方式 |