JPH0445540A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0445540A JPH0445540A JP2154618A JP15461890A JPH0445540A JP H0445540 A JPH0445540 A JP H0445540A JP 2154618 A JP2154618 A JP 2154618A JP 15461890 A JP15461890 A JP 15461890A JP H0445540 A JPH0445540 A JP H0445540A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- collector
- emitter
- type
- pace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にヲテラｆｉ７ＰＮＰ
トランジスタ（以下Ｔｒと呼ぶ）の構造を提供するもの
である。
トランジスタ（以下Ｔｒと呼ぶ）の構造を提供するもの
である。
第４図は従来のペースとコレクタをショートシたフチフ
ルＰＮＰＴｒで構成した第３図に示すダイオードの構造
を示す平面図、第５図は第４図のマーマ線における断面
図で、図において、（１）はカソード電極、（２）はア
ノード電極、（３）は分離拡散、（４）はベース拡散、
（５）はコレクタ電極用コンタクト部、（６）はペース
拡？（４）ト同り、ペース拡散、（７）はエミッタ電極
用コンタクト部、（８ンはエミッタ拡散、（９）はベー
ス電極用コンタクト部、α０は酸化膜、（ロ）はＮ型埋
込層、（２）はＰ型基板、０はエピタキシャル層である
。
ルＰＮＰＴｒで構成した第３図に示すダイオードの構造
を示す平面図、第５図は第４図のマーマ線における断面
図で、図において、（１）はカソード電極、（２）はア
ノード電極、（３）は分離拡散、（４）はベース拡散、
（５）はコレクタ電極用コンタクト部、（６）はペース
拡？（４）ト同り、ペース拡散、（７）はエミッタ電極
用コンタクト部、（８ンはエミッタ拡散、（９）はベー
ス電極用コンタクト部、α０は酸化膜、（ロ）はＮ型埋
込層、（２）はＰ型基板、０はエピタキシャル層である
。
次に動作について説明する。
一般に、バイポーラＩＣに使用されているダイオードは
数種類おるが、ラテラルＰ Ｎ Ｐ Ｔｒのペースとコ
レクタをショートしてカソードとし、エミッタをアノー
ドとしたダイオードは高耐圧用として一般に使用されて
いる。
数種類おるが、ラテラルＰ Ｎ Ｐ Ｔｒのペースとコ
レクタをショートしてカソードとし、エミッタをアノー
ドとしたダイオードは高耐圧用として一般に使用されて
いる。
従来の半導体装置は以上の様に構成されていたので、逆
バイアス電圧が大きくなると第６図に示すように、アノ
ード電極（２）下のペース拡散（４）聞にチャネルα４
が発生し、逆バイアスが大きくなるということは低電位
側のアルミ（アノード端子）（２）と高電位側のエピタ
キシャル層餞が酸化膜σＱを絶縁層としたコンデンサと
なるので、エビタキシャｙ層（至）のＰ型キャリアが８
１表面に吸い寄せられ、Ｐ型キャリアが貯るとチャネル
α４となし、ペース拡散（４）のＰからペース拡散（６
）のＰヘリークする。
バイアス電圧が大きくなると第６図に示すように、アノ
ード電極（２）下のペース拡散（４）聞にチャネルα４
が発生し、逆バイアスが大きくなるということは低電位
側のアルミ（アノード端子）（２）と高電位側のエピタ
キシャル層餞が酸化膜σＱを絶縁層としたコンデンサと
なるので、エビタキシャｙ層（至）のＰ型キャリアが８
１表面に吸い寄せられ、Ｐ型キャリアが貯るとチャネル
α４となし、ペース拡散（４）のＰからペース拡散（６
）のＰヘリークする。
よって、カソードからアノードにリークし易くなるとい
う問題点があった。
う問題点があった。
この発明は上記の様な問題点を解消するためになされた
もので、チャネルが発生し難い構造のペースとコレクタ
をショートしたラテラルＰ Ｎ Ｐ Ｔｒで構成したダ
イオードの半導体装置を得ることを目的とする。
もので、チャネルが発生し難い構造のペースとコレクタ
をショートしたラテラルＰ Ｎ Ｐ Ｔｒで構成したダ
イオードの半導体装置を得ることを目的とする。
この発明に係る半導体装置は、アノード電極のアルミ配
線下におけるエミッタ（Ｐ型拡散）とコレクタ（Ｐ型拡
赦〕問にＮ型拡散を設けた構造にしたものである。
線下におけるエミッタ（Ｐ型拡散）とコレクタ（Ｐ型拡
赦〕問にＮ型拡散を設けた構造にしたものである。
この発明における半導体装置は、アノード電極のアルミ
配線下におけるエミッタＣＰ型拡散）とコレクタＣＰ型
拡散〕間にＮ型拡散を設けた構造とＬ７’ｃので、エミ
ッタとコレクタ間ｃベース拡散間〕にチャネルが発生し
欺くなし、従来のものよシ高耐圧のダイオードが得られ
る。これは濃度の高いＮ型拡散には正孔が少ないため、
Ｐ型チャネ〃ができにくいためである。
配線下におけるエミッタＣＰ型拡散）とコレクタＣＰ型
拡散〕間にＮ型拡散を設けた構造とＬ７’ｃので、エミ
ッタとコレクタ間ｃベース拡散間〕にチャネルが発生し
欺くなし、従来のものよシ高耐圧のダイオードが得られ
る。これは濃度の高いＮ型拡散には正孔が少ないため、
Ｐ型チャネ〃ができにくいためである。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例であるベースとコレクタをショ
ートしたラテラｆｉ７ＰＮＰＴｒで構成したダイオード
を示す平面図、第２図は第１図の■−■線における断面
図で、なお、図中符号（１）〜０は前記従来のものと同
−又は相当部分につきその説明は省略する。図において
、Ｑ５はチャネルカット用Ｎ型拡散である。
図はこの発明の一実施例であるベースとコレクタをショ
ートしたラテラｆｉ７ＰＮＰＴｒで構成したダイオード
を示す平面図、第２図は第１図の■−■線における断面
図で、なお、図中符号（１）〜０は前記従来のものと同
−又は相当部分につきその説明は省略する。図において
、Ｑ５はチャネルカット用Ｎ型拡散である。
本実施例ではアノード電極（２）のアルミ配線下におけ
るエミッタ（Ｐ型拡散〕とコレクタ（ＰｆＭ拡散）間に
Ｎ型拡散四を設けるようにしたので、エミッタとコレク
タ間ｃベース里散闇）にチャネル（１４１は発生し難い
。
るエミッタ（Ｐ型拡散〕とコレクタ（ＰｆＭ拡散）間に
Ｎ型拡散四を設けるようにしたので、エミッタとコレク
タ間ｃベース里散闇）にチャネル（１４１は発生し難い
。
以上のようにこの発明によれば、アノード電極のアルミ
配線下におけるエミッタ（Ｐ型拡散）とコレクタＣＰ型
拡政）間にＮ型拡散を設ける構造トＬ７’ｊので、エミ
ッタとコレクタ間ｃペース拡赦間）にチャネルが発生し
にくくな）、従来の−ものより高耐圧の半導体装置（ダ
イオード〕が得られるという効果がある。
配線下におけるエミッタ（Ｐ型拡散）とコレクタＣＰ型
拡政）間にＮ型拡散を設ける構造トＬ７’ｊので、エミ
ッタとコレクタ間ｃペース拡赦間）にチャネルが発生し
にくくな）、従来の−ものより高耐圧の半導体装置（ダ
イオード〕が得られるという効果がある。
第１図はこの発明の一実施例である半導体装置の平面図
、第２図はｗＪ１図のｎ−■線における断面図、第３図
は従来およびこの発明共通のペースとコレクタ間をショ
ートしたラテラルＴｒの回路図、第４図は従来の半導体
装置の平面図、第５図は第４図のＶ−ｖ線における断面
図、第６図は第５図のフテフＩＶ Ｔｒがリークを起こ
した状態を示す説明断面図である。 図において、（１）はカソード電極、（２）はアノード
電極、（３）は分離拡散、（４）はペース拡散、（５）
はコレクタ電極用コンタクト部、（６）はペース拡散、
（７）はエミッタ電極用コンタクト部、（８）はエミッ
タ拡散、（９）はベース電極用コンタクト部、αＱｒｉ
酸化膜、（ロ）はＮ型埋込層、（２）はＰ型基板、（至
）はエビタキシャｙ層、（ト）はＮ型拡散を示す。 なお、図中、同一符号は同一、または相当部分を示す。
、第２図はｗＪ１図のｎ−■線における断面図、第３図
は従来およびこの発明共通のペースとコレクタ間をショ
ートしたラテラルＴｒの回路図、第４図は従来の半導体
装置の平面図、第５図は第４図のＶ−ｖ線における断面
図、第６図は第５図のフテフＩＶ Ｔｒがリークを起こ
した状態を示す説明断面図である。 図において、（１）はカソード電極、（２）はアノード
電極、（３）は分離拡散、（４）はペース拡散、（５）
はコレクタ電極用コンタクト部、（６）はペース拡散、
（７）はエミッタ電極用コンタクト部、（８）はエミッ
タ拡散、（９）はベース電極用コンタクト部、αＱｒｉ
酸化膜、（ロ）はＮ型埋込層、（２）はＰ型基板、（至
）はエビタキシャｙ層、（ト）はＮ型拡散を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- ラテラルＰＮＰトランジスタのベース・コレクタをシ
ョートし、このショート端子とエミッタでダイオードを
構成する半導体装置において、アノード電極のアルミ配
線下におけるエミッタとコレクタ間にＮ型拡散を設けた
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2154618A JPH0445540A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2154618A JPH0445540A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0445540A true JPH0445540A (ja) | 1992-02-14 |
Family
ID=15588117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2154618A Pending JPH0445540A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445540A (ja) |
-
1990
- 1990-06-12 JP JP2154618A patent/JPH0445540A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5918680A (ja) | 半導体装置 | |
| US5798560A (en) | Semiconductor integrated circuit having a spark killer diode | |
| JPS6142862U (ja) | 縦形ｐｎｐトランジスタを含む集積回路 | |
| US6248639B1 (en) | Electrostatic discharge protection circuit and transistor | |
| JPH0445540A (ja) | 半導体装置 | |
| JPH03209727A (ja) | 半導体装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0440273Y2 (ja) | ||
| JPS6359262B2 (ja) | ||
| JPH0656848B2 (ja) | ラテラル型トランジスタ | |
| JPS63204646A (ja) | 半導体装置 | |
| JPH02128474A (ja) | 電界効果トランジスタ | |
| JPS59132682A (ja) | 保護ダイオ−ド | |
| JPS6367767A (ja) | バイポ−ラ集積回路 | |
| JPH03220727A (ja) | 半導体装置 | |
| JPS61102074A (ja) | シリ−ズダイオ−ド | |
| JPS6089960A (ja) | 半導体集積回路装置 | |
| JPS60153157A (ja) | バイポ−ラ集積回路 | |
| JPS61107773A (ja) | 半導体装置 | |
| JPS61208260A (ja) | 半導体装置 | |
| JPS63146465A (ja) | 半導体装置 | |
| JPS61102061A (ja) | 半導体装置 | |
| JPH04180249A (ja) | 集積回路装置 | |
| JPS6173363A (ja) | 半導体装置 | |
| JPS6231164A (ja) | 半導体装置 |