JPH03220727A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03220727A JPH03220727A JP2014875A JP1487590A JPH03220727A JP H03220727 A JPH03220727 A JP H03220727A JP 2014875 A JP2014875 A JP 2014875A JP 1487590 A JP1487590 A JP 1487590A JP H03220727 A JPH03220727 A JP H03220727A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- transistor
- voltage
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置、特に、トランジスタとアバラ
ンシェダイオードの組み合わせから成る半導体装置に関
するものである。
ンシェダイオードの組み合わせから成る半導体装置に関
するものである。
第２図は従来の半導体装置を示す等価回路図であり、図
において（Ｔ）はトランジスタ、（１）。
において（Ｔ）はトランジスタ、（１）。
（２）、（３）はこのトランジスタ（Ｔ）のそれぞれコ
レクタ、ベース、エミッタである。（＾Ｄ）はアバラン
シェダイオードであって、そのカソード、アノードがト
ランジスタ（Ｔ）のそれぞれコレクタ（１〉、ベース（
２）に接続されている。
レクタ、ベース、エミッタである。（＾Ｄ）はアバラン
シェダイオードであって、そのカソード、アノードがト
ランジスタ（Ｔ）のそれぞれコレクタ（１〉、ベース（
２）に接続されている。
第３図は従来の半導体装置を示す断面図であり、図にお
いて（５）はコレクタ（１）の導体とオーミック接続を
する第１導電型の高不純物濃度の第１の半導体層例えば
Ｎ４層、（６）はこのＮ４層（５）上に形成されかつＮ
４層（５）と共にコレクタ領域を形成する第１導電型の
低不純物濃度の第２の半導体層例えばＮ−層、（７）は
このＮ−層と（６〉の−部に形成されかつベース領域を
形成する第２導電型の第３の半導体層例えばＰ層、（８
）はこのＰ層（７〉の一部に形成されがつエミッタ領域
を形成する第１導電型の高不純物濃度の第４の半導体層
例えばＮ゛層、（９）はＰ層（７〉間でＮ−層（６）上
に形成されかつアバランシェダイオード（八Ｄ）のカソ
ード領域を形成する第１導電型の半導体層例えば第５の
Ｎ層、そして（１０）はＰ層（７）間てＮ層（９）上に
形成されかつアバランシェダイオード（八〇）のアノー
ド領域を形成する第２導電型の高不純物濃度の第６の半
導体層例えばＰ“層である。
いて（５）はコレクタ（１）の導体とオーミック接続を
する第１導電型の高不純物濃度の第１の半導体層例えば
Ｎ４層、（６）はこのＮ４層（５）上に形成されかつＮ
４層（５）と共にコレクタ領域を形成する第１導電型の
低不純物濃度の第２の半導体層例えばＮ−層、（７）は
このＮ−層と（６〉の−部に形成されかつベース領域を
形成する第２導電型の第３の半導体層例えばＰ層、（８
）はこのＰ層（７〉の一部に形成されがつエミッタ領域
を形成する第１導電型の高不純物濃度の第４の半導体層
例えばＮ゛層、（９）はＰ層（７〉間でＮ−層（６）上
に形成されかつアバランシェダイオード（八Ｄ）のカソ
ード領域を形成する第１導電型の半導体層例えば第５の
Ｎ層、そして（１０）はＰ層（７）間てＮ層（９）上に
形成されかつアバランシェダイオード（八〇）のアノー
ド領域を形成する第２導電型の高不純物濃度の第６の半
導体層例えばＰ“層である。
従来の半導体装置は上述のように構成され、コレクタ〈
１〉にコイルやモータ等の誘導性負荷（図示せず）を接
続し、トランジスタ（Ｔ）をスイッチングさせると、電
流しゃ断時に誘導起電力によリコレクタ（１〉 とエミ
ッタ（３）に高い電圧が発生する。この場合１〜ランジ
スタ（Ｔ）はベース（２）からベース電流が引き抜かれ
るバイアス状態（ここでは逆バイアスという）で働いて
いる為、コレクタ（１）とエミッタ（３）に発生する高
電圧がＩ−ランジスタ（Ｔ）のコレクターエミッタ間降
伏電圧以上となってコレクターエミッタ間でブレークダ
ウンが生ずると、トランジスタ（Ｔ）は瞬時にして破壊
に至ることがある。これは上述の様な逆バイアス状態の
場合、トランジスタ（Ｔ）のベース領域が不活性の為、
コレクタ（１）からエミッタ〈３）へ流れるブレークダ
ウン電流がトランジスタチップの非常に狭い部分にのみ
集中して流れることによる。従って、上述の様に誘導性
負荷をスイッチングするトランジスタ（Ｔ）では、アバ
ランシェダイオード（ＡＤ〉のカソードをコレクタ（１
）に接続し、アノードをベース（２）に接続しかつアバ
ランシェダイオード（八Ｄ）の降伏電圧をトランジスタ
（Ｔ＞のコレクターベース間降伏電圧より低くすること
により、コレクタ（１）とエミッタ（３）に高電圧が発
生した場合、トランジスタ（Ｔ）がブレークダウンする
前に、アバランシェダイオード（八Ｄ）がブレークダウ
ンし、トランジスタ（Ｔ）のベース（２）に電流を流し
込む様にしている。この様にすると見かけ」ニアバラン
シエダイオード（八〇）の降伏電圧でトランジスタ（Ｔ
）がブレークダウンする様に見えるが、トランジスタ（
Ｔ）自体はアバランシェダイオード（ＡＤ）を介してベ
ース（２）にベース電流が供給されており、ベース（２
）は活性になっている為、コレクタ（１）とエミッタ（
３）に流れる電流はトランジスタチップ全体に分散して
流れる。従って、誘導性負荷に対する破壊耐量が飛躍的
に向上する。
１〉にコイルやモータ等の誘導性負荷（図示せず）を接
続し、トランジスタ（Ｔ）をスイッチングさせると、電
流しゃ断時に誘導起電力によリコレクタ（１〉 とエミ
ッタ（３）に高い電圧が発生する。この場合１〜ランジ
スタ（Ｔ）はベース（２）からベース電流が引き抜かれ
るバイアス状態（ここでは逆バイアスという）で働いて
いる為、コレクタ（１）とエミッタ（３）に発生する高
電圧がＩ−ランジスタ（Ｔ）のコレクターエミッタ間降
伏電圧以上となってコレクターエミッタ間でブレークダ
ウンが生ずると、トランジスタ（Ｔ）は瞬時にして破壊
に至ることがある。これは上述の様な逆バイアス状態の
場合、トランジスタ（Ｔ）のベース領域が不活性の為、
コレクタ（１）からエミッタ〈３）へ流れるブレークダ
ウン電流がトランジスタチップの非常に狭い部分にのみ
集中して流れることによる。従って、上述の様に誘導性
負荷をスイッチングするトランジスタ（Ｔ）では、アバ
ランシェダイオード（ＡＤ〉のカソードをコレクタ（１
）に接続し、アノードをベース（２）に接続しかつアバ
ランシェダイオード（八Ｄ）の降伏電圧をトランジスタ
（Ｔ＞のコレクターベース間降伏電圧より低くすること
により、コレクタ（１）とエミッタ（３）に高電圧が発
生した場合、トランジスタ（Ｔ）がブレークダウンする
前に、アバランシェダイオード（八Ｄ）がブレークダウ
ンし、トランジスタ（Ｔ）のベース（２）に電流を流し
込む様にしている。この様にすると見かけ」ニアバラン
シエダイオード（八〇）の降伏電圧でトランジスタ（Ｔ
）がブレークダウンする様に見えるが、トランジスタ（
Ｔ）自体はアバランシェダイオード（ＡＤ）を介してベ
ース（２）にベース電流が供給されており、ベース（２
）は活性になっている為、コレクタ（１）とエミッタ（
３）に流れる電流はトランジスタチップ全体に分散して
流れる。従って、誘導性負荷に対する破壊耐量が飛躍的
に向上する。
上述の様なアバランシェダイオード（ＡＤ）は−般にト
ランジスタチップ内に内蔵されることが多い。この場合
アバランシェダイオ−Ｆ（ＡＤ）のアバランシェ電圧は
主としてＮ層（９〉の濃度で決まる。これはコレクタ領
域を形成するＮ−（６）よりアバランシェダイオード（
八Ｄ＞のカソード領域を形成するＮ層（９）の不純物濃
度が高いため、Ｎ層（９）とＰ層層（１０）のアバラン
シェ電圧の方がＮ層（６）とＰ層（７）のアバランシェ
電圧よりも低いためである。この様にしてアバランシェ
ダイオード（八Ｄ）はＮ層（９）とＰ＋層（１０）の接
合部に形成されることになる。
ランジスタチップ内に内蔵されることが多い。この場合
アバランシェダイオ−Ｆ（ＡＤ）のアバランシェ電圧は
主としてＮ層（９〉の濃度で決まる。これはコレクタ領
域を形成するＮ−（６）よりアバランシェダイオード（
八Ｄ＞のカソード領域を形成するＮ層（９）の不純物濃
度が高いため、Ｎ層（９）とＰ層層（１０）のアバラン
シェ電圧の方がＮ層（６）とＰ層（７）のアバランシェ
電圧よりも低いためである。この様にしてアバランシェ
ダイオード（八Ｄ）はＮ層（９）とＰ＋層（１０）の接
合部に形成されることになる。
上述のような半導体装置ては、アバランシェダイオード
（ＡＤ）のアバランシェ電圧がＮ層（９）の濃度で決定
されていた為アバランシェ電圧の温度係数が大きく、又
、アバランシェダイオード（八Ｄ）の接合部のコレクタ
（１）までの距離が長いため動抵抗が大きいという問題
点があった。
（ＡＤ）のアバランシェ電圧がＮ層（９）の濃度で決定
されていた為アバランシェ電圧の温度係数が大きく、又
、アバランシェダイオード（八Ｄ）の接合部のコレクタ
（１）までの距離が長いため動抵抗が大きいという問題
点があった。
この発明は、上述の様な問題点を解決する為になされた
もので、アバランシェダイオードのアバランシェ電圧の
温度係数を小さくし、動抵抗を下げかつ製造が簡便に行
える半導体装置を得ることを目的としている。
もので、アバランシェダイオードのアバランシェ電圧の
温度係数を小さくし、動抵抗を下げかつ製造が簡便に行
える半導体装置を得ることを目的としている。
この発明に係る半導体装置は、第３の半導体層を貫通し
て第２の半導体層に至る溝部を設け、この溝部の周囲に
第２導電型の高不純物濃度の半導体層を形成し、この半
導体層と第２の半導体層の接合部から第１の半導体層ま
での距離によってアバランシェ電圧が決まる様にしたも
のである。
て第２の半導体層に至る溝部を設け、この溝部の周囲に
第２導電型の高不純物濃度の半導体層を形成し、この半
導体層と第２の半導体層の接合部から第１の半導体層ま
での距離によってアバランシェ電圧が決まる様にしたも
のである。
この発明においては、アバランシェダイオードの接合は
溝部の周囲に形成された半導体層を第２の半導体層の接
合部に形成され、電圧が印加されると第２の半導体層の
空乏層は第１の半導体層に向かって延びていく。第２の
半導体層の空乏層が第１の半導体層に達するとブレーク
ダウンを生じ、このときの電圧がアバランシェ電圧とな
る。
溝部の周囲に形成された半導体層を第２の半導体層の接
合部に形成され、電圧が印加されると第２の半導体層の
空乏層は第１の半導体層に向かって延びていく。第２の
半導体層の空乏層が第１の半導体層に達するとブレーク
ダウンを生じ、このときの電圧がアバランシェ電圧とな
る。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示す断面図であり、（１）〜
（３） 、 （５）〜（８）は上述の従来装置と全く同
一のものである。第１図において（１１）はベース領域
を形成するＰ層（７）を貫通してコレクタ領域を形成す
るＮ−層（６）に至るように形成された溝部、（１２）
は溝部（１１）の周囲に形成される第２導電型の高不純
物濃度の半導体層例えば２１層である。
図はこの発明の一実施例を示す断面図であり、（１）〜
（３） 、 （５）〜（８）は上述の従来装置と全く同
一のものである。第１図において（１１）はベース領域
を形成するＰ層（７）を貫通してコレクタ領域を形成す
るＮ−層（６）に至るように形成された溝部、（１２）
は溝部（１１）の周囲に形成される第２導電型の高不純
物濃度の半導体層例えば２１層である。
上記のように槽底された半導体装置においては溝部（１
１）の周囲にＰ＋層（１２）を形成することによりアバ
ランシェダイオード（ＡＤ）のカソード領域はＮ−層（
６）、アノード領域は２１層（１２）に相当する。即ち
アバランシェダイオード（八Ｄ）の接合は１９層（１２
）とＮ−層（６）との間に形成されることになる。この
場合一般にＰＮ接合のアバランシェ電圧は、濃度の低い
Ｎ−層（６）の不純物濃度で決まるので、Ｎ−層（６）
の厚みが十分に厚ければ７ トランジスタ（Ｔ）のコレクターベース間降伏電圧も、
アバランシェダイオード（ＡＤ）のアバランシェ電圧も
共にＮ−層（６〉の不純物濃度で決まり、アバランシェ
ダイオード（ＡＤ）を挿入した意味がなくなることにな
る。ところが溝部（１１）によりＰ＋層（１２）はＮ゛
層（５）の近くに形成されることになり、Ｎ−層〈６）
に広がる空乏層が制限される。
１）の周囲にＰ＋層（１２）を形成することによりアバ
ランシェダイオード（ＡＤ）のカソード領域はＮ−層（
６）、アノード領域は２１層（１２）に相当する。即ち
アバランシェダイオード（八Ｄ）の接合は１９層（１２
）とＮ−層（６）との間に形成されることになる。この
場合一般にＰＮ接合のアバランシェ電圧は、濃度の低い
Ｎ−層（６）の不純物濃度で決まるので、Ｎ−層（６）
の厚みが十分に厚ければ７ トランジスタ（Ｔ）のコレクターベース間降伏電圧も、
アバランシェダイオード（ＡＤ）のアバランシェ電圧も
共にＮ−層（６〉の不純物濃度で決まり、アバランシェ
ダイオード（ＡＤ）を挿入した意味がなくなることにな
る。ところが溝部（１１）によりＰ＋層（１２）はＮ゛
層（５）の近くに形成されることになり、Ｎ−層〈６）
に広がる空乏層が制限される。
即ちアバランシェダイオード（ＡＤ）に電圧が印加され
ると２１層（１２）とＮ−層（６）に空乏層が広がるが
、Ｎ−層（６〉の方が不純物濃度が低いため、２１層（
■２）に比べてより大きくＮ−層（６）の方に空乏層が
広がる。ところが溝部（１１）の深さによりＮ−層（６
）の空乏層が広がる領域が制限されており、Ｎ−層（６
）の空乏層がＮ゛層（５〉に到達するとＮ−層（６）の
空乏層が極度に広がりにくくなって、電界強度が上昇し
、２１層（１２）とＮ−層（５）の接合部でブレークダ
ウンを生ずる。
ると２１層（１２）とＮ−層（６）に空乏層が広がるが
、Ｎ−層（６〉の方が不純物濃度が低いため、２１層（
■２）に比べてより大きくＮ−層（６）の方に空乏層が
広がる。ところが溝部（１１）の深さによりＮ−層（６
）の空乏層が広がる領域が制限されており、Ｎ−層（６
）の空乏層がＮ゛層（５〉に到達するとＮ−層（６）の
空乏層が極度に広がりにくくなって、電界強度が上昇し
、２１層（１２）とＮ−層（５）の接合部でブレークダ
ウンを生ずる。
この様にして溝部（１１〉の深さとＰ′″層（６〉の深
さによってアバランシェダイオード（ＡＤ）のアバラン
シェ電圧を決めることができる。こうして形成したアバ
ランシェダイオード（ＡＤ）では、アバランシェ電圧が
Ｐ層層（１２）とＮ゛層（５〉との間のＮ−層（６）の
厚みで決まる為温度係数が小さく、又、アバランシェダ
イオード（ＡＤ）の接合部とコレクタ（１）の距離が短
いため動抵抗が小さい。
さによってアバランシェダイオード（ＡＤ）のアバラン
シェ電圧を決めることができる。こうして形成したアバ
ランシェダイオード（ＡＤ）では、アバランシェ電圧が
Ｐ層層（１２）とＮ゛層（５〉との間のＮ−層（６）の
厚みで決まる為温度係数が小さく、又、アバランシェダ
イオード（ＡＤ）の接合部とコレクタ（１）の距離が短
いため動抵抗が小さい。
前記実施例ではトランジスタとしてＮＰＮトランジスタ
を示したが、ＰＮＰ）ランジスタでも同様であり、又ダ
ーリントン接続構成のトランジスタであっても同様の効
果が得られることは言うまでもない。
を示したが、ＰＮＰ）ランジスタでも同様であり、又ダ
ーリントン接続構成のトランジスタであっても同様の効
果が得られることは言うまでもない。
以上、詳述したように、この発明は、第３の半導体層を
貫通して第２の半導体層に至る溝部を設け、この溝部の
周囲に第２導電型の高不純物濃度の半導体層を形成し、
この半導体層と第２の半導体層によりアバランシェダイ
オードを形成する様にしたので、アバランシェ電圧の温
度係数が小さく、かつ動抵抗の小さく、しかも製造が簡
便に行える半導体装置が得られる効果を奏する。
貫通して第２の半導体層に至る溝部を設け、この溝部の
周囲に第２導電型の高不純物濃度の半導体層を形成し、
この半導体層と第２の半導体層によりアバランシェダイ
オードを形成する様にしたので、アバランシェ電圧の温
度係数が小さく、かつ動抵抗の小さく、しかも製造が簡
便に行える半導体装置が得られる効果を奏する。
第１図はこの発明に係る半導体装置の一実施例を示す断
面図、第２図は従来の半導体装置の等価回路図、第３図
は従来の半導体装置を示す断面図である。 （５）は第１の半導体層としてのＮ“層、（６）は第２
の半導体層としてのＮ−層、（７）は第３の半導体層と
してのＰ層、（８）は第４の半導体層としてのＮ＋層、
（１１）は溝部、（１２）は半導体層としての１４層で
ある。 なお、各図中、同一符号は同一、又は相当部分を示す。
面図、第２図は従来の半導体装置の等価回路図、第３図
は従来の半導体装置を示す断面図である。 （５）は第１の半導体層としてのＮ“層、（６）は第２
の半導体層としてのＮ−層、（７）は第３の半導体層と
してのＰ層、（８）は第４の半導体層としてのＮ＋層、
（１１）は溝部、（１２）は半導体層としての１４層で
ある。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 第１導電型の高不純物濃度の第１の半導体層と、この第
１の半導体層上に形成された第１導電型の低不純物濃度
の第２の半導体層と、この第２の半導体層の一部に形成
された第２導電型の第３の半導体層と、この第３の半導
体層の一部に形成された第１導電型の高不純物濃度の第
４の半導体層と、上記第３の半導体層を貫通して上記第
２の半導体層に至る溝部と、この溝部の周囲に形成され
た第２導電型の高不純物濃度の半導体層とを備えたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014875A JPH03220727A (ja) | 1990-01-26 | 1990-01-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014875A JPH03220727A (ja) | 1990-01-26 | 1990-01-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220727A true JPH03220727A (ja) | 1991-09-27 |
Family
ID=11873190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014875A Pending JPH03220727A (ja) | 1990-01-26 | 1990-01-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220727A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005088728A1 (de) * | 2004-03-11 | 2005-09-22 | Siemens Aktiengesellschaft | Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung |
| JP2015062227A (ja) * | 2013-09-23 | 2015-04-02 | フリースケール セミコンダクター インコーポレイテッド | 積層保護デバイス及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580352A (en) * | 1978-12-12 | 1980-06-17 | Fuji Electric Co Ltd | Transistor with high breakdown voltage |
| JPS6038889A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1990
- 1990-01-26 JP JP2014875A patent/JPH03220727A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580352A (en) * | 1978-12-12 | 1980-06-17 | Fuji Electric Co Ltd | Transistor with high breakdown voltage |
| JPS6038889A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005088728A1 (de) * | 2004-03-11 | 2005-09-22 | Siemens Aktiengesellschaft | Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung |
| JP2015062227A (ja) * | 2013-09-23 | 2015-04-02 | フリースケール セミコンダクター インコーポレイテッド | 積層保護デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719431A (en) | Integrated driver circuit configuration for an inductive load element | |
| US5932898A (en) | Integrated inductive load snubbing device | |
| US4577211A (en) | Integrated circuit and method for biasing an epitaxial layer | |
| JPH03220727A (ja) | 半導体装置 | |
| JPS5821374A (ja) | 半導体装置 | |
| JPH01123440A (ja) | 半導体装置 | |
| US6034561A (en) | Integrated inductive load snubbing device | |
| JPH11168181A (ja) | 静電放電の保護回路、これを備えるトランジスタおよび半導体素子 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS58222569A (ja) | 複合半導体装置 | |
| JPS63229855A (ja) | 半導体集積回路 | |
| JPH03108726A (ja) | 過電流制限型半導体装置 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPS60149147A (ja) | 半導体集積回路装置 | |
| JPS638810A (ja) | 電源回路 | |
| JPS61107773A (ja) | 半導体装置 | |
| JPS59132682A (ja) | 保護ダイオ−ド | |
| JPS59152666A (ja) | 横形トランジスタ | |
| JPH03285421A (ja) | 出力回路 | |
| JPH1050854A (ja) | 半導体集積回路 | |
| JPS61276340A (ja) | 半導体集積回路装置 | |
| JPS61110456A (ja) | 半導体装置 | |
| JPH05275631A (ja) | バイポーラ集積回路装置 |