JPH0445543A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法に関し、さらに詳し
くは、Ｌ　Ｄ　Ｄ　　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　
Ｄｒａｉｒ＋）Ｉ９造を有するトランジスタの製造方法
に係るものである。

［従来の技術］ 従来例によるこの種のＬＤＤ構造型トランジスタを模式
的に表わした概要構成を第３図に示し、かつその主要な
製造工程を第４図（ａ）ないしくｄ）に示す。

すなわち、第３図に示す従来のＬＤＤ構造型トランジス
タの装置構成において、符号２１はＰ型シリコン基板を
示し、２２は当該Ｐ型シリコン基板２１の主面上にそれ
ぞれ選択的に形成されてソース・ドレインとしての活性
領域となるＮ′″領域、２３は当該各Ｎ゛領域２のそれ
ぞれ内側に選択的に浅（形成されてＬＤＤ構造となるＮ
−領域であり、２４は当該各Ｎ−領域２３間のＰ型シリ
コン基板２１上に形成されたゲート酸化膜、２５は当該
ゲート酸化膜２４上に設けられたゲートポリシリコン層
、２６は当該ゲートポリシリコン層２５の側部に形成さ
れたスペーサ酸化膜である。

この従来のＬＤＤ構造型トランジスタでは、各Ｎ゛領域
２の内側にＮ−領域２３を形成し、ドレイン近傍の電界
集中を抑制することにより、ホットエレクトロンの発生
を抑えて電流駆動能力の大きい高性能なトランジスタ構
造を得るのである。

しかして、この従来のＬＤＤ構造型トランジスタの製造
は、第４図（ａ）ないしくｄ）に示されているように、
まず、Ｐ型シリコン基板２１の主面上にあって、ゲート
酸化膜２４を含むゲートポリシリコン層２５のパターニ
ングをなした後（同図（ａ））、これをマスクにしてＮ
型不純物を選択的にイオン注入し、かつアニール処理す
ることによって、Ｎ−領域２３をそれぞれに形成する（
同図（ｂ））、ついで、これらの上に酸化膜２６ａをデ
ポジットした後（同図（Ｃ））、エッチバックして所要
のスペーサ酸化膜２６を形成する（同図（ｄ））。

その後、第３図に示されているように、前記スペーサ酸
化膜２６をマスクにしてＮ型不純物を選択的にイオン注
入し、かつアニール処理することによって、前記各Ｎ−
領域２３の部分にＮ゛領域２２をそれぞれに形成するも
ので、このようにして所期のしＤＤ構造型トランジスタ
の装置構成を得るのである。

〔発明が解決しようとする課題１ しかしながら、前記のようにして製造される従来のＬＤ
Ｄ構造型トランジスタの場合には、製造に際し、ゲート
ポリシリコンのパターニング後、２回に亘る不純物のイ
オン注入工程と、これに加えて、スペーサ酸化膜のデポ
ジション、エツチング除去（エッチバック）工程とをそ
れぞれに必要としており、製造のための工程数が多くて
煩雑に過ぎるもので、このように工程数が多いことは、
それぞれの各工程におけるバラツキが、結果的にトラン
ジスタ自体の特性のバラツキを誘発することになるとい
う不利がある。

この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、２回に亘る
不純物のイオン注入工程を１回で済ませると共に、スペ
ーサ酸化膜のデポジション工程を廃して、その製造工程
数の簡略化を図り得るようにした。この種の半導体装置
の製造方法。

こＳでは、ＬＤＤ構造型トランジスタの製造方法を提供
することである。

［課題を解決するための手段］ 前記目的を達成するために、この発明に係る半導体装置
の製造方法は、ＬＤＤ構造を有するトランジスタの製造
プロセスにおいて、第１導電型のシリコン基板の主面上
に、ゲート酸化膜、およびゲートポリシリコン層を順次
に形成した上で、当該ゲート酸化膜を含むゲートポリシ
リコン層のゲートポリシリコンパターン時に、同時に前
記シリコン基板の主面を所要深さ相当分まで選択的に掘
り込んでオーバーエツチングする工程と、前記ゲートポ
リシリコン層、ゲート酸化膜、および掘り込まれたシリ
コン基板の各側面部分に対して側壁部酸化膜を形成する
工程と、前記側壁部酸化膜を残したまゝ、斜め回転イオ
ン注入法により第２導電型の不純物を選択的にイオン注
入して、前記選択的に掘り下げられたシリコン基板の主
面上に、活性領域となる第２導電型の高濃度不純物領域
を形成すると共に、同時に、前記掘り下げられていない
シリコン基板の側壁部主面上に、前記側壁部酸化膜を透
過する不純物イオンによりＬＤＤ構造のための第２導電
型の低濃度不純物領域を形成する工程とを少な（とも含
むことを特徴とするものである。

〔作　　　用〕

従って、この発明方法では、側壁部酸化膜を残したま＼
で、斜め回転イオン注入法によって第２導電型の不純物
を選択的にイオン注入することにより、選択的に掘り下
げられたシリコン基板の主面上にあって高濃度不純物領
域を、掘り下げられていないシリコン基板の側壁部主面
上にあって低濃度不純物領域をそれぞれ同時に形成でき
、これによって不純物のイオン注入工程を１回で済ませ
ることができ、併せて、シリコン基板の選択的な掘り下
げによって低濃度不純物領域の寸法を設定し得ることか
ら、当該低濃度不純物領域の寸法バラツキを低減できる
。

〔実　施　例〕

以下、この発明に係る半導体装置の製造方法として、こ
＼では、ＬＤＤ構造型トランジスタの製造方法の一実施
例につき、第１図および第２図を参照して詳細に説明す
る。

第１図はこの発明方法の一実施例を適用したしＤＤ構造
型トランジスタの概要構成を模式的に示す断面図であり
、また、第２図（ａ）ないしくｃ）は同上装置の主要な
製造工程を順次に示すそれぞれに断面図である。

この第１図に示す実施例でのＬＤＤ構造型トランジスタ
の装置構成においても、符号１１は第１導電型、こ＼で
は、Ｐ型のシリコン基板を示しており、また、１２は当
該Ｐ型シリコン基板１１の一部を選択的に掘り下げた主
面上にあってそれぞれに形成され、ソース・ドレインと
しての活性領域となる第２導電型の高濃度不純物領域、
こ＼では、Ｎ゛領域１３は当該各Ｎ′″領域２２のそれ
ぞれ内側に対応して、前記Ｐ型シリコン基板１１の掘り
下げらでいない側壁部の主面上に選択的に浅く形成され
、ＬＤＤ構造を構成する第２導電型の高濃度不純物領域
、こＳでは、Ｎ−領域であり、さらに、】４は当該各Ｎ
−領域１３間に対応して、前記Ｐ型シリコン基板１１の
掘り下げられていない主面上に形成されたゲート酸化膜
、１５は当該ゲート酸化膜１４上に設けられたゲート電
極としてのゲートポリシリコン層、工６は当該ゲートポ
リシリコン層１５．ゲート酸化膜１４、および各Ｎ−領
域１３の側壁部表面を覆うように形成された側壁部酸化
膜である。

従って、この実施例によるＬＤＤ構造型トランジスタに
おいても、ゲート酸化膜１４の直下のＮチャネルに対応
される各Ｎ“領域１２の内側にあって、それぞれにＮ−
領域１３が形成され、これらの各Ｎ−領域１３によって
ドレイン近傍の電界集中を抑制することにより、ホット
エレクトロンの発生を抑えて電流駆動能力の大きい高性
能なトランジス久構造を構成し得るのである。

しかして、この実施例構成によるＬＤＤ構造型トランジ
スタの製造は、第２図ｆａ）ないしｆｃ）に示されてい
るように、まず、Ｐ型シリコン基板１１の主面上にあっ
て、ゲート酸化膜１４．およびゲートポリシリコン層１
５を順次に形成した上で、エツチング防止膜としてのレ
ジストパターンをマスクに用いたゲートポリシリコンパ
ターン時、すなわち、これらのゲート酸化膜１４を含む
ゲートポリシリコン層１５のバターニングに際し、当該
ゲートポリシリコン層１５．およびゲート酸化膜１４の
選択的エツチングに合わせて、同時にＰ型シリコン基板
１１の主面部についても、所要深さｄ相当分だけを選択
的に掘り込むようにオーバーエツチングし、かつマスク
に用いたレジストパターンを除去する（同図（ａ）ｌ。

ついで、これらの表面部を熱酸化処理することにより、
全表面に酸化膜１６ａを形成した後（同図（ｂ））、当
該酸化膜１６ａを異方性エツチングによってエッチバッ
クし、該当する側面部分、つまりこ＼では、前記ゲート
ポリシリコン層１５．およびゲート酸化膜１４と、掘り
込まれた深さｄ相当のＰ型シリコン基板１１との各側面
部分に対してのみ、側壁部酸化膜１６を残すようにエツ
チング除去処理する（同図（Ｃ））。

その後、第１図に示されているように、前記側壁部酸化
膜１６を残したまＳで、斜め回転イオン注入法によりＮ
型不純物を選択的にイオン注入し、かつこれをアニール
処理するが、このイオン注入操作により、選択的に掘り
込んで露出されているＰ型シリコン基板１１の主面上、
つまり、掘り下げられた主面上にあっては、ソース・ド
レインとしてのそれぞれの各Ｎ０領域１２が選択的に形
成されると共に、Ｐ型シリコン基板１１の掘り下げられ
ていない側壁部主面上にあっては、当該側壁部に形成さ
れている側壁部酸化膜１６を透過する不純物イオンによ
って、ＬＤＤ構造のためのそれぞれの各Ｎ−領域１３が
選択的に浅く形成されるもので、このようにして所期の
ＬＤＤ構造型トランジスタの装置構成を得るのである。

従って、この実施例方法によって製造されるＬＤＤ構造
型トランジスタの構成では、前記した従来例構成に比較
するとき、各Ｎ１領域１２が深さ方向に形成されるのみ
で、同様な装置を構成できるために、同等な作用、効果
が得られるのであり、また、その製造工程としては、従
来の製造工程に比較して、不純物のイオン注入工程を１
回だけで済ませることができるほかに、従来例方法の場
合、各Ｎ゛領域２の寸法精度は、スペーサ酸化膜２６の
形成の際における寸法のバラツキ、つまり、デポジショ
ン後の膜厚のバラツキ、およびエッチバック時のエツチ
ングレートのバラツキなどに伴い、そのトランジスタ特
性に影響を与え易いものであったが、この実施例方法に
おいて、各Ｎ゛領域２での寸法のバラツキは、ゲートポ
リシリコンパターニングに引き続くシリコン基板エツチ
ング量のバラツキによるのみであることから、そのバラ
ツキを少なくできるものである。

まお、前記実施例方法においては、この発明をＮチャネ
ルトランジスタに適用する場合について述べたが、　Ｐ
チャネルトランジスタに適用可能なことは勿論である。

〔発明の効果〕 以上詳述したように、この発明方法によれば、第１導電
型のシリコン基板の主面上に、ゲート酸化膜、およびゲ
ートポリシリコン層を順次に形成し、かつ当該ゲート酸
化膜を含むゲートポリシリコン層のゲートポリシリコン
パターン時にあって、同時にシリコン基板の主面を所要
深さ相当分まで選択的に掘り込んでオーバーエツチング
すると共に、これらのゲートポリシリコン層、ゲート酸
化膜、および掘り込まれたシリコン基板の各側面部分に
対して側壁部酸化膜を形成しておき、当該側壁部酸化膜
を残したま）の状態で、斜め回転イオン注入法により第
２導電型の不純物を選択的にイオン注入して、選択的に
掘り下げられたシリコン基板の主面上には、活性領域と
なる第２導電型の高濃度不純物領域を形成し、かつ同時
に、掘り下げられていないシリコン基板の側壁部主面上
には、側壁部酸化膜を透過する不純物イオン−によりＬ
ＤＤ構造のための第２導電型の低濃度不純物領域を形成
するようにしたので、従来方法の場合に、各不純物領域
形成のために必要であった２回に亘る不純物のイオン注
入工程を１回で済ませることができて工程数を低減し得
るのであり、また併せて、シリコン基板の選択的な掘り
下げによって低濃度不純物領域の寸法を設定することか
ら、当該低濃度不純物領域の寸法バラツキについても効
果的に低減できてトランジスタ特性に影響を与える慣れ
が少なく、しかも、構造、ならびに手段的にも比較的簡
単で容易に実施できるなどの優れた特長を有するもので
ある。

【図面の簡単な説明】

第１図はこの発明方法の一実施例を適用したしＤＤ構造
型トランジスタの概要構成を模式的に示す断面図、第２
図（ａ）ないしくｃ）は同上装置の主要な製造工程を順
次に示すそれぞれに断面図であり、また、第３図は従来
例によるＬＤＤ構造型トランジスタの概要構成を模式的
に示す断面図、第４図（ａ）ないしくｄ）は同上装置の
主要な製造工程を順次に示すそれぞれに断面図である。 １１・・・・Ｐ型シリコン基板、 １２・・・・Ｎ８領域、　　　　１３・・・・Ｎ−領域
、１４・・・・ゲート酸化膜、 １５・・・・ゲートポリシリコン層、 １６・・・・側壁部酸化膜。 代理人　　大　　岩　　増　　雄 第１ 凶 ｃ１１ 第３因 第２凶

Claims (1)

1. 【特許請求の範囲】 　ＬＤＤ構造を有するトランジスタの製造プロセスにお
   いて、第１導電型のシリコン基板の主面上に、ゲート酸
   化膜、およびゲートポリシリコン層を順次に形成した上
   で、当該ゲート酸化膜を含むゲートポリシリコン層のゲ
   ートポリシリコンパターン時に、同時に前記シリコン基
   板の主面を所要深さ相当分まで選択的に掘り込んでオー
   バーエッチングする工程と、前記ゲートポリシリコン層
   、ゲート酸化膜、および掘り込まれたシリコン基板の各
   側面部分に対して側壁部酸化膜を形成する工程と、 前記側壁部酸化膜を残したまゝ、斜め回転イオン注入法
   により第２導電型の不純物を選択的にイオン注入して、
   前記選択的に掘り下げられたシリコン基板の主面上に、
   活性領域となる第２導電型の高濃度不純物領域を形成す
   ると共に、同時に、前記掘り下げられていないシリコン
   基板の側壁部主面上に、前記側壁部酸化膜を透過する不
   純物イオンによりＬＤＤ構造のための第２導電型の低濃
   度不純物領域を形成する工程とを、少なくとも含むこと
   を特徴とする半導体装置の製造方法。