JPH0445866B2 - - Google Patents
Info
- Publication number
- JPH0445866B2 JPH0445866B2 JP59057908A JP5790884A JPH0445866B2 JP H0445866 B2 JPH0445866 B2 JP H0445866B2 JP 59057908 A JP59057908 A JP 59057908A JP 5790884 A JP5790884 A JP 5790884A JP H0445866 B2 JPH0445866 B2 JP H0445866B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- key
- microcomputer
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は集積化された論理回路に関し、特にマ
イクロコンピユータの割込信号発生機構の改良に
関するものである。
イクロコンピユータの割込信号発生機構の改良に
関するものである。
（従来技術）
従来マイクロコンピユータ（以下マイコンと略
す）とキーボードを接続する場合、マイコン側か
らタイミング出力信号をキーボードマトリツクス
に供給し、それに呼応してキーボード側から発生
される信号をキー入力信号としてマイコン側の入
力端子にフイードバツクして、キー押下の検出を
行なう方法が一般的である。この際タイミング信
号の発生およびキー入力の検出はマイコンのプロ
グラムで制御する方法が通常用いられている。
す）とキーボードを接続する場合、マイコン側か
らタイミング出力信号をキーボードマトリツクス
に供給し、それに呼応してキーボード側から発生
される信号をキー入力信号としてマイコン側の入
力端子にフイードバツクして、キー押下の検出を
行なう方法が一般的である。この際タイミング信
号の発生およびキー入力の検出はマイコンのプロ
グラムで制御する方法が通常用いられている。
キーが押されたか否かを検出する際には、まず
すべてのキーのうちどれかが押されていればマイ
コンに対して割込みを発生し、割込み処理プログ
ラムにてどのキーが押されたかを判断する。この
時割込み信号の発生はマイコンへのキー入力信号
の論理和をとることにより生成される。この論理
回路はマイコンの外部で組む場合と、マイコン自
体に内蔵する場合とが考えられるが、外部で組む
場合には論理和出力をマイコンの割込み入力に接
続して外部割込みとして検出し、内蔵した場合に
はマイコンの内部割込みとして検出される。
すべてのキーのうちどれかが押されていればマイ
コンに対して割込みを発生し、割込み処理プログ
ラムにてどのキーが押されたかを判断する。この
時割込み信号の発生はマイコンへのキー入力信号
の論理和をとることにより生成される。この論理
回路はマイコンの外部で組む場合と、マイコン自
体に内蔵する場合とが考えられるが、外部で組む
場合には論理和出力をマイコンの割込み入力に接
続して外部割込みとして検出し、内蔵した場合に
はマイコンの内部割込みとして検出される。
第１図は割込み信号発生の為の論理和回路をマ
イコンに内蔵した場合のキー入力検出回路の一例
である。
イコンに内蔵した場合のキー入力検出回路の一例
である。
第１図においてマイコン１の出力端子１１〜１
４からキーマトリツクス２にタイミング信号が与
えられ、キーマトリツクス２からのキー押下信号
はマイコン１の入力端子３〜８および入力バツフ
ア群９を通してマイコン１の内部に読込まれる。
論理和回路１０はキー入力信号の論理和をとるた
めのものであり、その結果、内部割込み信号１５
が生成される。
４からキーマトリツクス２にタイミング信号が与
えられ、キーマトリツクス２からのキー押下信号
はマイコン１の入力端子３〜８および入力バツフ
ア群９を通してマイコン１の内部に読込まれる。
論理和回路１０はキー入力信号の論理和をとるた
めのものであり、その結果、内部割込み信号１５
が生成される。
第２図はキー入力を検出する際の動作を示すタ
イミング図の例で、第１図におけるキーマトリツ
クス２の中のキー「Ｊ」が押された場合のタイミ
ング図である。
イミング図の例で、第１図におけるキーマトリツ
クス２の中のキー「Ｊ」が押された場合のタイミ
ング図である。
最初に出力端子１１〜１４をすべて〓１”にし
てキーマトリツクス２の中でどれか押されたか否
かをチエツクする。この場合キー「Ｊ」が押され
ているので入力端子５に〓１”が入力され、その
結果として内部割込み信号１５が〓１”となり割
込みが発生する。その後割込み処理ルーチンにて
出力端子１１〜１４に順次位相差のあるタイミン
グ信号を出力すると、出力１３に同期して入力５
が〓１”に変化することによりキー「Ｊ」が押さ
れたことを知ることができる。
てキーマトリツクス２の中でどれか押されたか否
かをチエツクする。この場合キー「Ｊ」が押され
ているので入力端子５に〓１”が入力され、その
結果として内部割込み信号１５が〓１”となり割
込みが発生する。その後割込み処理ルーチンにて
出力端子１１〜１４に順次位相差のあるタイミン
グ信号を出力すると、出力１３に同期して入力５
が〓１”に変化することによりキー「Ｊ」が押さ
れたことを知ることができる。
しかしながら、この種の方法では内部割込み信
号１５を発生するための論理和回路１０の入力が
固定接続されており、キーマトリツクスの規模の
大小によりキー入力端子数が増減した場合に柔軟
に対処することは困難である。
号１５を発生するための論理和回路１０の入力が
固定接続されており、キーマトリツクスの規模の
大小によりキー入力端子数が増減した場合に柔軟
に対処することは困難である。
またキー入力数が論理和回路の入力数よりも少
ない場合には、未使用の入力端子は常に一定の論
理レベルに保つておく必要があり、端子の有効利
用の点からも不経済であるという欠点を有してい
た。
ない場合には、未使用の入力端子は常に一定の論
理レベルに保つておく必要があり、端子の有効利
用の点からも不経済であるという欠点を有してい
た。
（発明の目的）
本発明はマイコンに内蔵されたキー入力割込信
号発生用の論理和回路の入力数を選択可能にし、
キーマトリツクスの構成に柔軟に対応した割込み
信号発生機構を提供することを目的とする。
号発生用の論理和回路の入力数を選択可能にし、
キーマトリツクスの構成に柔軟に対応した割込み
信号発生機構を提供することを目的とする。
（発明の構成）
キーマトリツクスへ複数のタイミング信号を出
力する出力端子と、タイミング信号に応答して操
作されたキーに対応する信号を入力する複数の入
力端子と、前記複数の入力端子の各々に入力端が
接続され、前記キーに対応する信号が入力された
時割り込み信号を発生する論理和手段とを有する
マイクロコンピユータにおいて、前記複数の入力
端子と前記論理和手段との間に任意の入力信号を
選択的に無効にする手段を設けた事を特徴とする
マイクロコンピユータ。
力する出力端子と、タイミング信号に応答して操
作されたキーに対応する信号を入力する複数の入
力端子と、前記複数の入力端子の各々に入力端が
接続され、前記キーに対応する信号が入力された
時割り込み信号を発生する論理和手段とを有する
マイクロコンピユータにおいて、前記複数の入力
端子と前記論理和手段との間に任意の入力信号を
選択的に無効にする手段を設けた事を特徴とする
マイクロコンピユータ。
（実施例の説明）
第３図は本発明の一実施例におけるキー入力検
出回路を示すブロツク図である。
出回路を示すブロツク図である。
第３図においてマイコン１０１の出力端子１１
１〜１１４、キーマトリツクス１０２、入力端子
１０３〜１０８、入力バツフア群１０９、論理和
回路１１０、内部割込み信号１１５は第１図にお
けるそれと対応したものである。
１〜１１４、キーマトリツクス１０２、入力端子
１０３〜１０８、入力バツフア群１０９、論理和
回路１１０、内部割込み信号１１５は第１図にお
けるそれと対応したものである。
第３図における選択回路１１６は論理和回路１
１０の入力を選択するためのもので、入力端子１
０３〜１０８から入力バツフア群１０９を通して
の入力線の中からキー入力として割当てられてい
る信号線と、論理和回路１１０の間の接続を制御
するスイツチの役割を果している。
１０の入力を選択するためのもので、入力端子１
０３〜１０８から入力バツフア群１０９を通して
の入力線の中からキー入力として割当てられてい
る信号線と、論理和回路１１０の間の接続を制御
するスイツチの役割を果している。
選択回路１１６の内部構成方法としてはいつく
かの方式が考えられる。例えば最も簡単な方法と
して集積回路の製造工程中に配線の接続か非接続
かを決定するマスク・オブシヨンとして固定的に
回路パターンを焼付ける方法がある。この場合に
はキーボードからの入力に対応した信号線を論理
和回路１１０と接続して、残りの入力（第３図の
場合には入力端子１０３と１０４）は通常の入力
ボードとして利用することができる。
かの方式が考えられる。例えば最も簡単な方法と
して集積回路の製造工程中に配線の接続か非接続
かを決定するマスク・オブシヨンとして固定的に
回路パターンを焼付ける方法がある。この場合に
はキーボードからの入力に対応した信号線を論理
和回路１１０と接続して、残りの入力（第３図の
場合には入力端子１０３と１０４）は通常の入力
ボードとして利用することができる。
さらに別の構成方法として選択回路１１６内部
の接続をソフトウエアで制御する方法が考えられ
る。例えばマイコン１０１内にモードレジスタを
設け、プログラムの実行開始時にモードレジスタ
を設定する命令により選択回路１１６の各信号線
の接続／非接続に関する情報を記憶させておく。
選択回路１１６内部ではモードレジスタの内容に
対応して各信号線を入力線と接続するか否かが決
定される。
の接続をソフトウエアで制御する方法が考えられ
る。例えばマイコン１０１内にモードレジスタを
設け、プログラムの実行開始時にモードレジスタ
を設定する命令により選択回路１１６の各信号線
の接続／非接続に関する情報を記憶させておく。
選択回路１１６内部ではモードレジスタの内容に
対応して各信号線を入力線と接続するか否かが決
定される。
第４図はソフトウエアで選択回路１１６の接続
を制御する場合の回路構成の一例を示すものであ
る。この様にプログラムで割込み信号発生源とな
る信号線を選択する方法では、入力端子をキーボ
ードの構成に応じて有効に利用できるのは勿論の
こと、プログラム実行中にモードレジスタの内容
を変更することにより自由にキー入力割込み発生
信号源を選択することも可能である。
を制御する場合の回路構成の一例を示すものであ
る。この様にプログラムで割込み信号発生源とな
る信号線を選択する方法では、入力端子をキーボ
ードの構成に応じて有効に利用できるのは勿論の
こと、プログラム実行中にモードレジスタの内容
を変更することにより自由にキー入力割込み発生
信号源を選択することも可能である。
（実施例の効果の説明）
以上述べた様に本実施例によれば、マイコンに
内蔵した割込み信号発生のための論理和回路の入
力を任意に選択できることにより、キーマトリツ
クスの構成に柔軟に対処したキーマトリツクス割
込み信号の発生が可能になり、入力端子の有効利
用の観点からもその効果は大である。
内蔵した割込み信号発生のための論理和回路の入
力を任意に選択できることにより、キーマトリツ
クスの構成に柔軟に対処したキーマトリツクス割
込み信号の発生が可能になり、入力端子の有効利
用の観点からもその効果は大である。
尚、本実施例では入力源としてキーマトリツク
スからの信号についてのみ言及したが、特にそれ
に限定されるものでない。また、選択回路の構成
方法としてマスク・オプシヨンによるものと、プ
ログラム指定による選択方法について本実施例で
は述べたが、これについても特にそれに限定され
るものではない。
スからの信号についてのみ言及したが、特にそれ
に限定されるものでない。また、選択回路の構成
方法としてマスク・オプシヨンによるものと、プ
ログラム指定による選択方法について本実施例で
は述べたが、これについても特にそれに限定され
るものではない。
第１図は従来のキー入力検出回路の一例を示す
ブロツク図であり、第２図は第１図の回路におけ
るキー入力検出の動作を示すタイミング図、第３
図は本発明の割込み信号発生方式を実施したキー
入力検出回路の一実施例を示すブロツク図、第４
図は第３図における選択回路の構成の一実施例を
示す論理回路図である。 １……マイクロコンピユータ、２……キーマト
リツクス、３〜８……入力端子、９……入力バツ
フア群、１０……論理和回路、１１〜１４……出
力端子、１５……内部割込み信号、１０１……マ
イクロコンピユータ、１０２……キーマトリツク
ス、１０３〜１０８……入力端子、１０９……入
力バツフア群、１１０……論理和回路、１１１〜
１１４……出力端子、１１５……内部割込み信
号、１１６……選択回路。
ブロツク図であり、第２図は第１図の回路におけ
るキー入力検出の動作を示すタイミング図、第３
図は本発明の割込み信号発生方式を実施したキー
入力検出回路の一実施例を示すブロツク図、第４
図は第３図における選択回路の構成の一実施例を
示す論理回路図である。 １……マイクロコンピユータ、２……キーマト
リツクス、３〜８……入力端子、９……入力バツ
フア群、１０……論理和回路、１１〜１４……出
力端子、１５……内部割込み信号、１０１……マ
イクロコンピユータ、１０２……キーマトリツク
ス、１０３〜１０８……入力端子、１０９……入
力バツフア群、１１０……論理和回路、１１１〜
１１４……出力端子、１１５……内部割込み信
号、１１６……選択回路。
Claims (1)
- １ キーマトリツクスへ複数のタイミング信号を
出力する出力端子と、タイミング信号に応答して
操作されたキーに対応する信号を入力する複数の
入力端子と、前記複数の入力端子の各々に入力端
が接続され、前記キーに対応する信号が入力され
た時割り込み信号を発生する論理和手段とを有す
るマイクロコンピユータにおいて、前記複数の入
力端子と前記論理和手段との間に任意の入力信号
を選択的に無効にする手段を設けた事を特徴とす
るマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057908A JPS60201444A (ja) | 1984-03-26 | 1984-03-26 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057908A JPS60201444A (ja) | 1984-03-26 | 1984-03-26 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201444A JPS60201444A (ja) | 1985-10-11 |
| JPH0445866B2 true JPH0445866B2 (ja) | 1992-07-28 |
Family
ID=13069085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057908A Granted JPS60201444A (ja) | 1984-03-26 | 1984-03-26 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201444A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947550B1 (ko) * | 2008-09-24 | 2010-03-12 | 위아코퍼레이션 주식회사 | 레이저 반사형 마스크 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53159236U (ja) * | 1977-05-20 | 1978-12-13 |
-
1984
- 1984-03-26 JP JP59057908A patent/JPS60201444A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60201444A (ja) | 1985-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890007157A (ko) | 데이타 프로세서 | |
| GB2102993A (en) | Microcomputer systems | |
| JP2501874B2 (ja) | Ｉｃカ―ド | |
| JP2983542B2 (ja) | 処理高速化装置 | |
| EP0082682B1 (en) | Microcomputer unit | |
| JPS59154527A (ja) | 電子タイプライタ− | |
| JP2594130B2 (ja) | 半導体回路 | |
| US4847616A (en) | Mode selection circuit | |
| JPS60201444A (ja) | マイクロコンピュータ | |
| GB1564587A (en) | Control arrangements for electronic apparatus including plural circuit means | |
| JP3374535B2 (ja) | ボタン電話装置 | |
| JPS59140561A (ja) | 電子機器 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JP3308311B2 (ja) | 電話装置の選択信号送出回路及びこれを含む電話装置 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JPH0581446A (ja) | マイクロコントローラの内／外部ｒｏｍ切替方式 | |
| JPH06314148A (ja) | キースキャン回路 | |
| JPH0559549U (ja) | マイコン | |
| JP2589707B2 (ja) | キーボード装置 | |
| JP2615471B2 (ja) | キーボード装置 | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JPH02236739A (ja) | アドレス一致検出プリントサーキットボード | |
| JPH11282788A (ja) | バスシステムにおける種々のユニットを特徴付けるためのデ―タの生成装置および方法 | |
| JPH02252049A (ja) | マルチプロセッサ構成電子計算機の初期化制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |