JPH0581446A - マイクロコントローラの内／外部ｒｏｍ切替方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はマイクロコントローラの内／外部Ｒ
ＯＭ切替方式に関し、マイクロコントローラの機能拡張
を容易にすると共にメモリの使用効率を向上させるマイ
クロコントローラの内／外部ＲＯＭ切替方式の提供を目
的とする。 【構成】 外部ＲＯＭ１と、内／外部ＲＯＭ切替端子Ｔ
に加える信号ＳＷにより内部ＲＯＭ２又は外部ＲＯＭ１
に切り替えて動作可能なチップコンピュータ３とを備え
るマイクロコントローラの内／外部ＲＯＭ切替方式にお
いて、手動又はプログラム動作による内／外部ＲＯＭ切
替の要求を受けてチップコンピュータ３に対するリセッ
ト信号ＲＳを付勢し、次に内／外部ＲＯＭ切替端子Ｔに
加える信号ＳＷを変更し、次にリセット信号ＲＳを消勢
する切替制御部４を備え、チップコンピュータ３が複数
のアプリケーションプログラムを切り替えて動作する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコントローラの
内／外部ＲＯＭ切替方式に関し、更に詳しくは外部ＲＯ
Ｍと、所定端子に加える信号により内部ＲＯＭ又は外部
ＲＯＭに切り替えて動作可能なチップコンピュータとを
備えるマイクロコントローラの内／外部ＲＯＭ切替方式
に関する。

【０００２】今日、マイクロコントローラはあらゆる機
器制御の中枢にあり、マイクロコントローラに求められ
る機能は多様化、拡大化の傾向にある。そこで、このよ
うなマイクロコントローラのプログラム開発を容易に
し、１つのマイクロコントローラで複数種の制御を実現
するようなマイクロコントローラの提供が要望されてい
る。

【０００３】

【従来の技術】図４は従来のマイクロコントローラのブ
ロック図で、図において１は必要に応じて設けられる外
部ＲＯＭ、２は内部ＲＯＭ、３は内／外部ＲＯＭ切替端
子Ｔに加える信号レベルにより内部ＲＯＭ２又は外部Ｒ
ＯＭ１に切り替えて動作可能なチップコンピュータ、３
１はチップコンピュータのＣＰＵ、３２はセレクタ、３
３，３４は入出力ポート（Ｉ／Ｏ）、３５はＣＰＵ３１
の共通バスである。

【０００４】内／外部ＲＯＭ切替端子ＴがＶ_CCレベル
（オープン）の場合は、セレクタ３２はａ側に接続して
おり、ＣＰＵ３１は内部ＲＯＭ２のアプリケーションプ
ログラムに従って機器制御可能である。また内／外部Ｒ
ＯＭ切替端子ＴがＧＮＤレベルの場合は、セレクタ３２
はｂ側に接続しており、ＣＰＵ３１は外部ＲＯＭ１のア
プリケーションプログラムに従って機器制御可能であ
る。

【０００５】従来は、このような内／外部ＲＯＭ切替端
子ＴをＶ_CCレベル又はＧＮＤレベルに固定することで内
部ＲＯＭ２のみ又は外部ＲＯＭ１のみを使用するもので
あった。しかし、内部ＲＯＭ２のみの使用に固定する
と、内部ＲＯＭ２のメモリ容量に制限があるのでマイク
ロコントローラの機能拡張が困難であった。また外部Ｒ
ＯＭ１のみの使用に固定すると、内部ＲＯＭ２が使用さ
れなくなるのでメモリの使用効率が低下していた。

【０００６】

【発明が解決しようとする課題】上記のように従来のマ
イクロコントローラでは、内部ＲＯＭ２のみの使用又は
外部ＲＯＭ１のみの使用に固定していたので、マイクロ
コントローラの機能拡張が困難であったり、メモリの使
用効率を低下させていた。本発明の目的は、マイクロコ
ントローラの機能拡張を容易にすると共にメモリの使用
効率を向上させるマイクロコントローラの内／外部ＲＯ
Ｍ切替方式を提供することにある。

【０００７】

【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明のマイクロコントロー
ラの内／外部ＲＯＭ切替方式は、外部ＲＯＭ１と、内／
外部ＲＯＭ切替端子Ｔに加える信号ＳＷにより内部ＲＯ
Ｍ２又は外部ＲＯＭ１に切り替えて動作可能なチップコ
ンピュータ３とを備えるマイクロコントローラの内／外
部ＲＯＭ切替方式において、手動又はプログラム動作に
よる内／外部ＲＯＭ切替の要求を受けてチップコンピュ
ータ３に対するリセット信号ＲＳを付勢し、次に内／外
部ＲＯＭ切替端子Ｔに加える信号ＳＷを変更し、次にリ
セット信号ＲＳを消勢する切替制御部４を備え、チップ
コンピュータ３が複数のアプリケーションプログラムを
切り替えて動作するものである。

【０００８】

【作用】図１において、ＣＰＵ３１は内／外部ＲＯＭ切
替端子Ｔに加える信号ＳＷのレベルに応じて内部ＲＯＭ
２又は外部ＲＯＭ１に切り替えて動作可能である。そこ
で、予め内部ＲＯＭ２にはアプリケーションプログラム
Ａを、外部ＲＯＭ１にはアプリケーションプログラムＢ
を入れておき、例えば、まず内部ＲＯＭ２のプログラム
Ａの所定番地よりＣＰＵ３１を立ち上げて機器制御Ａを
実現する。この状態で、スイッチ５を押すことにより、
又は入出力ポート３３を使用したプログラムＡの制御に
より内／外部ＲＯＭ切替の要求が発生すると、これを受
けた切替制御部４はチップコンピュータ３に対するリセ
ット信号ＲＳを付勢し、次に内／外部ＲＯＭ切替端子Ｔ
に加える信号ＳＷを変更し、次にリセット信号ＲＳを消
勢する。これにより、ＣＰＵ３１はプログラムＡの実効
を中断すると共に、引き続き外部ＲＯＭ１のプログラム
Ｂの所定番地より立ち上がり、機器制御Ｂを実現する。
さらにこの状態で、もう一度スイッチ５を押すことによ
り、又は入出力ポート３３を使用したプログラムＢの制
御により内／外部ＲＯＭ切替の要求が発生すると、上記
同様にして機器制御Ｂから機器制御Ａに戻る。従って、
マイクロコントローラの制御機能が２倍に拡張されると
共に、メモリの使用効率が向上する。

【０００９】

【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のマイク
ロコントローラのブロック図で、図において１は最大６
４Ｋバイトの外部ＲＯＭ、２は内部ＲＯＭ、３は例えば
インテル社製８７５１系の８ビット１チップコンピュー
タ、３１はチップコンピュータのＣＰＵ、３２はセレク
タ、３３ａは入出力ポート３３を構成するラッチ回路、
３４は入出力ポート（Ｉ／Ｏ）、３５はＣＰＵ３１の共
通バス、３６はプログラムアドレスバス、３７ａは入出
力ポート３７を構成するラッチ回路、Ｉはインバータ回
路、Ｂは３ステート出力のバッファ回路である。更に、
４は切替制御部、４１〜４４はフリップフロップ（Ｆ
Ｆ）、ＯＲはＯＲゲート回路、５はマニュアル操作のス
イッチである。

【００１０】内／外部ＲＯＭ切替端子Ｔ（インテル社製
８７５１系チップコンピュータの場合は端子ＥＡ）に加
える信号（ＳＷ）がＨＩＧＨレベルの場合は、ＣＰＵ３
１は内部ＲＯＭ２のプログラムに従って動作している。
この状態で、ＣＰＵ３１はポート端子Ｐ１を介して切替
制御部４に内／外部ＲＯＭ切替の要求信号ＲＱを送出で
きる。即ち、ラッチ回路３３ａはＣＰＵ３１のラッチロ
ード信号ＬＬによってバス３５のビットデータＲＱをラ
ッチし、該ラッチ回路３３ａの出力Ｑは出力ラッチ信号
ＯＬによりポート端子Ｐ１に出力される。

【００１１】なお、一般的にはポート端子Ｐ１の信号は
リードピン信号ＲＰによりバス３５に読み込まれ、必要
なら一時的にラッチ回路３３ａにラッチされる。そし
て、ＣＰＵ３１は必要な時にリードラッチ信号ＲＬを出
力し、外部からのデータを取り込むことができる。各入
出力ポート３３，３４，３７は上記のような各８ビット
のラッチ回路で構成されており、ＣＰＵ３１はそのうち
の入出力ポート３４を介して外部機器を制御可能であ
る。

【００１２】ところで、内／外部ＲＯＭ切替端子Ｔに加
える信号ＳＷがＨＩＧＨレベルの場合は、セレクタ３２
はａ側に接続しており、各８ビットのポート端子Ｐ０，
Ｐ２は上記のような入出力ポート端子として使用可能で
ある。しかし、本実施例ではポート端子Ｐ０，Ｐ２に外
部ＲＯＭ１を接続しており、入出力ポート端子としては
使用していない。むしろ、次の場合に意味がある。即
ち、内／外部ＲＯＭ切替端子Ｔに加える信号ＳＷがＬＯ
Ｗレベルになると、セレクタ３２はｂ側に接続すると共
に、内部ＲＯＭ２を消勢する。これにより、バス３６の
１６ビットプログラムアドレスはポート端子Ｐ０，Ｐ２
を介して外部ＲＯＭ１に送られ、外部ＲＯＭ１からの８
ビット読み出しデータはポート端子Ｐ０を介してリード
ピン信号ＲＰによりバス３５に読み込まれる。こうし
て、以降は、ＣＰＵ３１のプログラムは外部ＲＯＭ１か
らフェッチされる。

【００１３】そこで、予め内部ＲＯＭ２にはアプリケー
ションプログラムＡを、かつ外部ＲＯＭ１にはアプリケ
ーションプログラムＢを入れておき、例えば電源投入に
より内部ＲＯＭ２のプログラムＡの所定番地よりＣＰＵ
３１を立ち上げて機器制御Ａを実現する。この状態で、
スイッチ５を押すことにより、又は入出力ポート３３ａ
を使用したプログラムＡの制御により内／外部ＲＯＭ切
替の要求ＲＱが発生すると、これを受けた切替制御部４
は図３に示すよなタイミングでチップコンピュータ３に
対するリセット信号ＲＳと信号ＳＷとを出力する。即
ち、まずリセット信号ＲＳを付勢し、次に内／外部ＲＯ
Ｍ切替端子Ｔに加える信号ＳＷを変更し、次にリセット
信号ＲＳを消勢する。これによりプログラムＡを実効中
のＣＰＵ３１及びその周辺回路は一旦リセットされると
共に、リセット信号ＲＳの消勢後は、ＣＰＵ３１は外部
ＲＯＭ１のプログラムＢの所定番地より立ち上がり、引
き続き機器制御Ｂを実現する。なお、この場合に外部機
器に向けて信号を出力するバッファ回路Ｂにもリセット
信号ＲＳに相当するタイミングの信号ＧＡを入れて、プ
ログラム切替時の所定時間の間機器制御信号の出力を阻
止するのが好ましい。そして、さらにこの状態で，もう
一度スイッチ５を押すことにより、又は入出力ポート３
３ａを使用したプログラムＢの制御により内／外部ＲＯ
Ｍ切替の要求ＲＱが発生すると、上記同様にして機器制
御Ｂの状態から機器制御Ａに戻る。

【００１４】従って、例えばこのスイッチ５を機器の機
能変更キーとすると、該スイッチ５の操作によりマイク
ロコントローラの制御機能が機器制御Ａ及びＢと従来の
２倍に拡張されると共に、いずれのＲＯＭも使用される
からメモリの使用効率が向上する。あるいは、内部ＲＯ
Ｍ２のアプリケーションプログラムＡが既に開発済みで
あり、これをバージョンアップしたアプリケーションプ
ログラムＢを開発するような場合には、同一機器上でプ
ログラムＡとＢとを容易に切り替えて機器制御Ａ及びＢ
を実現できるので、プログラムＢの改善による機能の相
違や処理速度の相違等を容易に比較でき、かかるマイク
ロコントローラのプログラム開発を一層容易にする。

【００１５】さらに、入出力ポート３３ａを使用したプ
ログラム制御により、機器制御Ａの状態から内／外部Ｒ
ＯＭ切替要求ＲＱを出して機器制御Ｂに自動的にジャン
プし、又は機器制御Ｂの状態から内／外部ＲＯＭ切替要
求ＲＱを出して機器制御Ａに自動的にジャンプするよう
にした場合は、例えば通常は内部ＲＯＭ２による機器制
御Ａで正常時の機器制御を行い、該機器に何らかの異常
が発見されると自動的に外部ＲＯＭ１による保守モード
制御Ｂに切替え、異常解析のための情報を収集すること
も可能である。そして、重大な異常でなければ、収集し
た情報を不図示のＲＡＭに蓄積して機器制御Ａに戻り、
保守員が来るまで機器制御Ａを続行することも可能であ
る。

【００１６】

【発明の効果】以上述べた如く本発明によれば、手動又
はプログラム動作による内／外部ＲＯＭ切替の要求を受
けてチップコンピュータ３に対するリセット信号ＲＳを
付勢し、次に内／外部ＲＯＭ切替端子Ｔに加える信号Ｓ
Ｗを変更し、次にリセット信号ＲＳを消勢する切替制御
部４を備え、チップコンピュータ３が複数のアプリケー
ションプログラムを切り替えて動作するので、かかるマ
イクロコントローラのプログラム開発を容易にすると共
にマイクロコントローラの機能拡張を容易にし、メモリ
の使用効率を向上させる効果がある。

【図面の簡単な説明】

【図１】図１は本発明の原理的構成図である。

【図２】図２は実施例のマイクロコントローラのブロッ
ク図である。

【図３】図３は切替制御部の動作タイミングチャートで
ある。

【図４】図４は従来のマイクロコントローラのブロック
図である。

【符号の説明】

１ 外部ＲＯＭ ２ 内部ＲＯＭ ３ チップコンピュータ ４ 切替制御部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部ＲＯＭ（１）と、内／外部ＲＯＭ切
   替端子（Ｔ）に加える信号（ＳＷ）により内部ＲＯＭ
   （２）又は外部ＲＯＭ（１）に切り替えて動作可能なチ
   ップコンピュータ（３）とを備えるマイクロコントロー
   ラの内／外部ＲＯＭ切替方式において、 手動又はプログラム動作による内／外部ＲＯＭ切替の要
   求を受けてチップコンピュータ（３）に対するリセット
   信号（ＲＳ）を付勢し、次に内／外部ＲＯＭ切替端子
   （Ｔ）に加える信号（ＳＷ）を変更し、次にリセット信
   号（ＲＳ）を消勢する切替制御部（４）を備え、 チップコンピュータ（３）が複数のアプリケーションプ
   ログラムを切り替えて動作することを特徴とするマイク
   ロコントローラの内／外部ＲＯＭ切替方式。