JPH06314148A - キースキャン回路 - Google Patents

Abstract

(57)【要約】 【目的】 電源投入時に故障したキーボードのキーの押
下状態を検出し、機器の誤動作を防止する。また、スキ
ャン動作中に発生する高調波妨害の低減をする。 【構成】 キースキャン回路に、電源投入と同時にＰＯ
Ｒ信号を入力するキースキャン制御回路４０を設けてい
る。このキースキャン制御回路４０は、ＰＯＲ信号をう
けて、キースキャンパルス発生回路５０へキースキャン
を開始させる制御信号Ｓ２を出力する。また、このキー
スキャン制御回路４０は、設定された時間が経過した後
に、スキャン動作を停止させる制御信号Ｓ３をキースキ
ャンパルス発生回路５０へ出力する。これらの信号Ｓ
２，Ｓ３により、キースキャン回路は、電源投入直後に
強制的にスキャン動作を実施してキーマトリックス１０
内のキースイッチの故障を検出する構成としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、キーボード装置等にお
けるキースキャン回路に関するものである。

【０００２】

【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；特開平１−２６０５２０号公報 キーマトリックスは、複数のキーに対応した複数のキー
スイッチを有している。キースキャン回路は、該回路内
で生成したスキャンパルスＳＳＣによって、キーマトリ
ックス中のどのキーが押下されているかを検出するスキ
ャン動作を行う回路である。従来のキースキャン回路に
は、常にスキャン動作を行うキースキャン回路と、キー
マトリックス中のいずれかのキーの押下を検知してから
スキャン動作を開始するキースキャン回路とがある。

【０００３】第１の従来例 図２は、従来のキースキャン回路の例を示す構成ブロッ
ク図である。このキースキャン回路は、常にスキャン動
作を行う回路である。図２のキースキャン回路は、ｎ本
の第１の走査線及びその走査線と交差するｍ本の第２の
走査線を有し、そのｎ×ｍ個の各交点にマトリックス状
に配置されたキースイッチと前記第１，第２の走査線と
でキーマトリックス１０が構成されている。キースキャ
ン回路は、パルスを入力してｎ本の第１の走査線に順次
スキャンパルスＳＳＣとして該パルスを出力するシフト
レジスタ１１と、このシフトレジスタ１１からのスキャ
ンパルスＳＳＣを各キースイッチを介して第２の走査線
で入力する入力ラッチ回路１２と、カウンタ１３と、パ
ルスを生成してシフトレジスタ１１、入力ラッチ回路１
２及びカウンタ１３へパルスをそれぞれ供給するパルス
発生回路１４と、該入力ラッチ回路１２及びカウンタ１
３の出力信号をそれぞれ入力してスキャン動作結果の出
力データＤｏｕｔを出力すると共に、キーが押下された
という信号Ｓ１０を出力する判定回路１５とで、構成さ
れている。以上のように構成された図２のキースキャン
回路の動作を説明する。

【０００４】このキーマトリックス１０におけるスキャ
ン動作中のアクティブな信号の状態レベルを“Ｌ”、ノ
ンアクティブな状態を“Ｈ”とすると、スキャンパルス
ＳＳＣによってｎ本の第１の走査線のうち１本だけが
“Ｌ”、他のｎ−１本は、“Ｈ”となっている。この
“Ｌ”の走査線は、シフトレジスタ１１によってパルス
発生回路１４からのパルスの入力に伴い、シフトされて
第１の各走査線を順次移動する。この“Ｌ”の状態の第
１の走査線に接続されたｍ個のキースイッチの状態を、
ｍ本の第２の走査線を介して入力ラッチ回路１２がラッ
チする。同時に、カウンタ１３も、パルス発生回路１４
からの入力パルスに伴い、キーマトリックス１０内の第
１の走査線の何本目が“Ｌ”であるかをカウントする。
入力ラッチ回路１２の出力信号とカウンタ１３の出力信
号は判定回路１５に入力され、それらの出力信号によっ
て判定回路１５が、キーマトリックス１０中の押下状態
のキーを検出し、データＤｏｕｔとして出力すると共
に、キー押下げ信号Ｓ１０を出力する。

【０００５】第２の従来例 図３は、図２の改良例のキースキャン回路である。この
キースキャン回路は、キーマトリックス内のいずれかの
キーの押下を感知してから、スキャン動作を開始する構
成としている。そのため、スキャンパルスＳＳＣの発生
は、キーが押下されている時間のみとされ、スキャンパ
ルスＳＳＣの高調波による高調波妨害を低減している。
図３のキースキャン回路は、ｎ本の第１の走査線及びそ
れらの走査線と交差するｍ本の第２の走査線を有し、図
２と同様に、そのｎ×ｍ個の各交点にマトリックス状に
それぞれ配置されたキースイッチと前記第１，第２の走
査線とでキーマトリックス１０が構成されている。キー
スキャン回路は、パルスを入力して順次スキャンパルス
ＳＳＣとしてそのパルスをｎ本の出力端子から出力する
シフトレジスタ２１と、このシフトレジスタ２１の出力
を制御してキーマトリックス１０のｎ本の第１の走査線
にスキャンパルスＳＳＣを出力するゲート２２−１〜２
２−ｎと、そのゲート２２−１〜２２−ｎからのスキャ
ンパルスＳＳＣを各キースイッチを介して第２の走査線
で入力する入力ラッチ回路２３と、カウンタ２４と、パ
ルスを生成して前記シフトレジスタ２１、入力ラッチ回
路２３及びカウンタ２４へパルスをそれぞれ供給するパ
ルス発生回路２５とを有している。また、このキースキ
ャン回路は、前記ｍ本の第２の走査線に接続されてゲー
ト２２−１〜２２−ｎの開閉を制御すると共に、パルス
発生回路２５の駆動を制御する押下げ判定回路２６を備
えている。さらにキースキャン回路は、入力ラッチ回路
２３、カウンタ２４及び押下げ判定回路２６の出力信号
をそれぞれ入力して押下状態のキーを検出して出力デー
タＤｏｕｔを出力すると共に、キーが押されたという信
号Ｓ１０を出力する判定回路２７とで、構成されてい
る。

【０００６】以上の様に構成されたキースキャン回路の
動作を以下に説明する。すべてのキースイッチが押下さ
れていないとき、即ち、すべてのキースイッチがオフの
とき、図３の押下げ判定回路２６の出力信号は、ゲート
２２−１〜２２−ｎを制御してシフトレジスタ２１の出
力に関係なくｎ本の第１の走査線の信号レベルを“Ｌ”
にする。その後、押下げ判定回路２６は、ｍ本の第２の
走査線の１本以上の信号レベルが“Ｌ”かどうかを判定
し、“Ｌ”でなければそのまま現状を維持する。即ち、
押下げ判定回路２６の出力信号は、パルス発生回路２５
にパルスを発生させずに、ゲート２２−１〜２２−ｎの
全出力を“Ｌ”にする。これと同時に、押下げ判定回路
２６は、判定回路２７にキーが押下されていないという
情報を伝える。ここで、ｍ本の第２の走査線の１本或い
は複数本が、信号レベル“Ｌ”となっていれば、押下げ
判定回路２６の出力信号は、パルス発生回路２５にパル
スを発生させる。これと同時に、押下げ判定回路２６の
出力信号は、ゲート２２−１〜２２−ｎを制御してシフ
トレジスタ２１からのスキャンパルスＳＳＣをそのまま
キーマトリックス１０へ出力しスキャン動作が開始す
る。さらに、押下げ判定回路２６は、判定回路２７にキ
ースイッチが押下げられたという情報を伝える。その
後、どのキースイッチがオンになったかの判定は、第１
の従来例と同様の動作で行われる。

【０００７】

【発明が解決しようとする課題】しかしながら、従来キ
ースキャン回路においては、次のような課題があった。
例えば、ノーマルオフのキースイッチで、キーが故障し
て常にキーがオン状態の場合、第１の従来例では、常に
故障キーのスイッチが押下状態と判定回路１５に判断さ
れ、機器の誤動作の原因となる。第２の従来例では第１
の従来例の不具合に加えて、常に故障キーのキースイッ
チがオン状態にあるので、押下げ判定回路２６から、常
に第１の制御信号がパルス発生回路２５に出力され、ス
キャン動作が連続して行われる。このことによって、第
２の従来例の利点は、発揮されず、スキャンパルスＳＳ
Ｃの高調波による高調波妨害の低減が図れない。また、
第２の従来例において、故障キーのキースイッチを持っ
ていなくてもキースイッチを長時間押下し続けると、上
記と同様に、キースキャン動作が連続して行われ、第２
の従来例の利点は、発揮されず、スキャンパルスの高調
波による高調波妨害の低減が図れない。本発明は前記従
来技術が持っていた課題として、キー故障時における誤
検知、及びキー故障時と長時間キースイッチを押してい
る時に高調波妨害の低減が図れないという点について解
決をしたキースキャン回路を提供するものである。

【０００８】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、キースキャン回路に、交差する複数
の第１の走査線と複数の第２の走査線との各交差点に複
数のキースイッチがマトリックス状に配置されたキーマ
トリックスと、前記第１の走査線に順次スキャンパルス
を出力するキースキャンパルス発生回路と、前記キース
イッチを介して前記スキャンパルスを前記第２の走査線
から入力する入力ラッチ回路と、前記キースイッチ中の
各キースイッチのオン、オフ状態に基づいて前記キース
キャンパルス発生回路の出力を制御する第１の制御信号
を該キースキャンパルス発生回路へ出力するキー入力判
定回路とを備えている。そして、電源投入時に発生する
信号を入力し、スキャン動作開始用の第２の制御信号
と、所定の時間経過後に該スキャン動作停止用の第３の
制御信号とを、前記キースキャンパルス発生回路へ供給
するキースキャン制御回路を、キースキャン回路に設け
ている。

【０００９】第２の発明では、キースキャン回路に、交
差する複数の第１の走査線と複数の第２の走査線との各
交差点に複数のキースイッチがマトリックス状に配置さ
れたキーマトリックスと、前記第１の走査線に順次スキ
ャンパルスを出力するキースキャンパルス発生回路と、
前記キースイッチを介して前記スキャンパルスを前記第
２の走査線から入力する第１の入力ラッチ回路と、前記
キースイッチ中の各キースイッチのオンオフ状態に基づ
き、前記キースキャンパルス発生回路のを制御する第１
の制御信号を該キースキャンパルス発生回路へ与えるキ
ー入力判定回路とを備えている。そして、そのキー入力
判定回路を、所定のタイミングで前記第２の走査線の各
信号レベルをラッチする第１のラッチ回路と、前記第１
のラッチ回路とは異なるタイミングで前記第１のラッチ
回路の出力信号をラッチする第２のラッチ回路と、前記
第１，第２のラッチ回路の出力信号の一致または不一致
を検出して不一致のときには前記第１の制御信号を出力
する不一致回路とで構成している。

【００１０】

【作用】第１の発明によれば、以上のようにキースキャ
ン回路を構成したので、電源投入時にキースキャン制御
回路が第２の制御信号をキースキャンパルス発生回路に
供給し、そのキースキャンパルス発生回路によって生成
されたパルスがキーマトリックスに出力される。第２の
走査線を介して入力ラッチ回路がそのスキャンパルスを
入力して各キースイッチのオン、オフ状態を検出するス
キャン動作が強制的に行われる。そして、所定の時間経
過後、キースキャン制御回路が第３の制御信号をキース
キャンパルス発生回路へ供給し、キースキャンパルス発
生回路は、パルス生成を停止する。そのため、スキャン
動作は、停止する。その後は、キー入力判定回路が、第
２の走査線を介してオン、オフ状態を検知して、第１の
制御信号をキースキャンパルス発生回路へ供給し、その
キースキャンパルス発生回路によって生成されたパルス
がキーマトリックスに出力される。第２の走査線を介し
て入力ラッチ回路がそのスキャンパルスを入力して各キ
ースイッチのオン、オフ状態を検出するスキャン動作が
行われる。

【００１１】第２の発明によれば、第１のラッチ回路と
第２のラッチ回路の出力が不一致のとき、すなわち、第
１のラッチ回路にラッチされた後に、各キースイッチの
状態が変化して第２のラッチ回路にラッチされたとき、
第１の制御信号がキースキャンパルス発生回路へ供給さ
れる。そのキースキャンパルス発生回路によって生成さ
れたスキャンパルスがキーマトリックスに出力され、ス
キャン動作が行われる。従って、前記課題を解決できる
のである。

【００１２】

【実施例】第１の実施例 図１は、本発明の第１の実施例のキースキャン回路の構
成ブロック図である。このキースキャン回路は、電源投
入時の所定の時間、どのキースイッチが押下された状態
にあるかを検出するために強制的にスキャン動作し、そ
の後は、キーマトリックス内のいずれかのキースイッチ
が押下されているときに、どのキースイッチが押下状態
かを検出するキースキャン回路である。図１のキースキ
ャン回路は、ｎ本の第１の走査線及びその走査線と交差
するｍ本の第２の走査線と、その各交差点にｎ×ｍ個の
キースイッチがマトリックス状にそれぞれ配置されて構
成されたキーマトリックス１０と、その第２の走査線か
ら、キーマトリックス１０中のキースイッチのいずれか
が押下状態であることを検知してスキャン開始用の第１
の制御信号Ｓ１を生成するキー入力判定回路３０と、電
源投入時にパワーオンリセット（以下、ＰＯＲという）
信号を入力して電源投入時にスキャン開始用の第２の制
御信号Ｓ２を出力すると共に、所定の時間経過後にスキ
ャン停止用の第３の制御信号Ｓ３を出力するキースキャ
ン制御回路４０とを、有している。

【００１３】また、キースキャン回路は、信号Ｓ１〜Ｓ
３に基づいてスキャンパルスＳＳＣを生成してキーマト
リックス１０のｎ本の第１の走査線に順次出力するキー
スキャンパルス発生回路５０を備えている。このキース
キャンパルス発生回路５０は、例えば、シフトレジスタ
と、カウンタと、信号Ｓ１，Ｓ２を受けてパルスを生成
するパルス発生回路とを有し、スキャンパルスＳＳＣ、
ラッチ用信号Ｓ４及びロード信号Ｓ５をそれぞれ出力す
る構成としている。。キースキャン回路には、さらに、
その第１の走査線にキースイッチを介して接続された第
２の走査線の状態を信号Ｓ４に同期してラッチするｍビ
ット入力の入力ラッチ回路６０と、入力ラッチ回路６０
からの情報を前記信号Ｓ５によってｎ×ｍビット蓄積す
るシフトレジスタの出力レジスタ７０とが、設けられて
いる。図４は、電源投入時の各信号ＰＯＲ，Ｓ２，Ｓ
３、キースキャンパルス発生回路５０からのスキャンパ
ルスＳＳＣの発生及び出力データのタイムチャートであ
る。

【００１４】図１及び図４を用いて、このキースキャン
回路の動作を説明する。ＰＯＲ信号を、例えば電源投入
時に“Ｈ”レベルで、一定時間経過後に“Ｌ”となる信
号とすると、電源投入時にキースキャン制御回路４０
は、例えば“Ｈ”レベルの信号Ｓ２をキースキャンパル
ス発生回路５０に出力する。キースキャンパルス発生回
路５０は、信号Ｓ２を受けてＰＯＲ信号のレベルが
“Ｌ”となった時点で、アクティブな、例えば“Ｌ”の
スキャンパルスＳＳＣを第１の走査線に順次出力し、ス
キャン動作が開始される。スキャン動作が開始される
と、キースキャン制御回路４０の出力信号Ｓ２は、
“Ｌ”となる。また、スキャンが開始されると、キース
キャンパルス発生回路５０は、入力ラッチ回路６０へ信
号Ｓ４を、出力レジスタ７０へ信号Ｓ５を、それぞれ出
力する。これらの信号により、スキャン動作によって検
出されたｎ×ｍ個のキースイッチのデータが、入力ラッ
チ回路６０を介して出力レジスタ７０に蓄積され、スキ
ャン結果のデータＤｏｕｔとして出力される。スキャン
動作が開始されて、所定の時間が経過すると、キースキ
ャン制御回路４０からの信号Ｓ３のレベルは“Ｈ”とな
る。信号Ｓ３を受けてキースキャンパルス発生回路５０
は、スキャンパルスＳＳＣの生成を停止し、スキャン動
作が停止する。

【００１５】その後、第２の従来例と同様に、ｍ本の第
２の走査線の１本或いは複数本が“Ｌ”となっていると
きのみ、キー入力判定回路３０は、信号Ｓ１をキースキ
ャンパルス発生回路５０へ出力する。キースキャンパル
ス発生回路５０は、“Ｌ”のスキャンパルスＳＳＣを第
１の走査線に順次出力し、キースキャン回路は、スキャ
ン動作を開始する。スキャン動作が開始されると、キー
スキャンパルス発生回路５０は、入力ラッチ回路６０へ
信号Ｓ４を、出力レジスタ７０へ信号Ｓ５をそれぞれ出
力する。これらの信号により、スキャン動作によって検
出されたｎ×ｍ個のキースイッチのデータが、入力ラッ
チ回路６０を介して出力レジスタ７０に蓄積され、出力
データＤｏｕｔとして出力される。ここで、正常なノー
マルオフのキースイッチのみで構成されたキーマトリッ
クス１０の場合、電源投入時にすべてのキースイッチ
は、押下されていない状態であるので、例えば、信号レ
ベル“Ｌ”が出力レジスタから出力される。キーの一部
が故障してキースイッチが押下されたままの状態である
場合には、電源投入時のスキャン動作の結果は、例えば
故障部に対応するキーデータ“Ｈ”が、出力レジスタを
通じて出力Ｄｏｕｔとして出力される。図５は、図１中
のキースキャン制御回路４０の構成例を示す回路図であ
り、図６は、図５のタイムチャートである。

【００１６】図５及び図６を用いてキースキャン制御回
路４０を説明する。このキースキャン制御回路４０は、
電源投入時にＰＯＲ信号を入力して信号Ｓ２を出力する
ＲＳ（リセットセット）フリップフロップ（以下、ＲＳ
−ＦＦという）４１と、図１の信号Ｓ３を生成するキー
スキャンストップ回路４２と、ＲＳ−ＦＦ４１の出力信
号レベルを反転させるインバータ４３とで、構成されて
いる。ＲＳ−ＦＦ４１は、例えばキースキャンパルス発
生回路５０のカウンタに接続され、そのカウンタからの
リセット用信号Ｓ６を入力する。キースキャンストップ
回路４２は、電源電位Ｖｄｄをデータ端子に、キースキ
ャンパルス発生回路５０のカウンタからの信号Ｓ７をク
ロック端子にそれぞれ入力する遅延型フリップフロップ
（以下Ｄ−ＦＦという）、及びＮＯＲ回路で構成されて
いる。電源投入時にＰＯＲ信号が、“Ｈ”となると、Ｒ
Ｓ−ＦＦ４１の出力は、インバータ４３を介して“Ｈ”
の信号Ｓ２とされてキースキャンパルス発生回路５０中
のパルス発生回路へ出力される。この時、ノーマル状態
のレベルを、例えば“Ｈ”とされている信号Ｓ７によ
り、キースキャンストップ回路４２の信号Ｓ３は“Ｌ”
となる。キースキャン回路の、例えば１周期のスキャン
が終了した時点で、キースキャンパルス発生回路５０の
カウンタから“Ｌ”のパルスが信号Ｓ７としてキースキ
ャンストップ回路４２へ入力されると、信号Ｓ３は、
“Ｈ”となる。“Ｈ”の信号Ｓ３によってスキャン動作
は停止する。また、キースキャンが開始されると信号Ｓ
６は、例えば、キースキャンパルス発生回路５０中のカ
ウンタによって“Ｈ”とされ、この“Ｈ”の信号Ｓ６が
ＲＳ−ＦＦ４１をリセットして出力信号Ｓ２を“Ｌ”と
する。

【００１７】以上のように、本実施例では、電源投入後
に強制的にスキャン動作を行うので、この出力データを
チェックすれば、キーの故障を検知することが可能とな
る。このため、例えばその出力データをメモリ等に保存
し、以降にその故障キーの入力データを無効として処理
することによってキー故障に起因した機器の誤動作を防
止できる。また、キー故障によってスキャン動作が開始
された場合にも、電源投入時のキー故障データと比較す
ることによってキースキャンストップ信号を発生して連
続スキャン動作を防止でき、高調波妨害の低減が可能と
なる。

【００１８】第２の実施例 図７は、本発明の第２の実施例のキースキャン回路の構
成ブロック図である。このキースキャン回路は、キーマ
トリックス内のいずれかのキースイッチがオンからオ
フ、またはオフからオンに状態が変化したとき、その変
化を検知しスキャン動作を開始する回路である。図７の
キースキャン回路は、ｎ本の第１の走査線及びその走査
線と交差するｍ本の第２の走査線と、その各交差点にｎ
×ｍ個のキースイッチがマトリックス状にそれぞれ配置
されて構成されたキーマトリックス１０と、その第２の
走査線から、キーマトリックス１０中のキースイッチの
いずれかの状態が変化したことを検知し、スキャン開始
用の第１の制御信号Ｓ１を生成するキー入力判定回路８
０とを、有している。また、キースキャン回路は、信号
Ｓ１に基づいてスキャンパルスＳＳＣをキーマトリック
ス１０のｎ本の第１の走査線に順次出力するキースキャ
ンパルス発生回路５０を有し、このキースキャンパルス
発生回路５０は、さらにラッチ用信号Ｓ４及びロード信
号Ｓ５をそれぞれ出力する。キースキャン回路は、その
第１の走査線にキースイッチを介して接続された第２の
走査線をの状態を信号Ｓ４に同期してラッチするｍビッ
ト入力の入力ラッチ回路６０と、入力ラッチ回路６０か
らの情報を前記信号Ｓ５によってｎ×ｍビット蓄積する
シフトレジスタの出力レジスタ７０とを、備えている。

【００１９】図８は、キー入力判定回路８０の構成例を
示すブロック図である。このキー入力判定回路８０は、
第２の走査線に接続されてその各走査線の信号レベルを
ラッチする第１のラッチ回路８１と、第１のラッチ回路
８１の出力信号を入力する第２のラッチ回路８２と、第
１，第２のラッチ回路の出力信号の一致または不一致を
検出し、不一致であれば、キースキャンパルス発生回路
５０へ信号Ｓ１を供給する不一致回路８３を設けてい
る。

【００２０】図７及び図８を参照しつつこのキースキャ
ン回路の動作を説明する。電源投入直後、ラッチ回路８
１、８２には、同一のデータがラッチされており、不一
致回路８３の出力信号は、例えば“Ｌ”である。キー操
作によってキーマトリックス１０中のキースイッチのい
ずれかのオン・オフ状態が変化すると、ある一定の周期
のラッチ信号Ｌ１により第２の走査線のデータがラッチ
回路８１にラッチされる。このとき、ラッチ回路８２
は、前記キー操作の前のデータがラッチされているた
め、不一致回路８３の出力信号は、“Ｈ”となってキー
スキャンパルス発生回路５０へ信号Ｓ１として出力され
る。“Ｈ”の信号Ｓ１を受けてキースキャンパルス発生
回路５０は、スキャンパルスＳＳＣを生成し、スキャン
動作が開始される。その後、例えばスキャン動作の１周
期が終了した時点で、ラッチ信号Ｌ２をラッチ回路８２
に入力すると、ラッチ回路８２は、ラッチ回路８１のデ
ータをラッチする。そのため、ラッチ回路８１，８２の
出力信号が一致して不一致回路８３の出力信号Ｓ１は、
“Ｌ”となる。そして、“Ｌ”の信号Ｓ１を受けてキー
スキャンパルス発生回路５０は、スキャンパルスＳＳＣ
の生成を停止し、キースキャン回路がスキャン動作を停
止する。ラッチ回路８１，８２は、出力信号が一致した
状態で次のキー入力の変化に備える。

【００２１】以上のように、本実施例では、キーマトリ
ックス内のいずれかのキースイッチがオンからオフ、ま
たはオフからオンに状態が変化したときに、スキャン動
作を開始し、ある設定された時間にスキャン動作を停止
する構成としているので、長時間キーを押し続けた場合
にも、スキャン動作が連続して行われることはなく、高
調波による高調波妨害の低減が可能となる。また、キー
スイッチの状態が変化したときに、スキャンするので、
キースイッチの押下状態のみを検知する従来のキースキ
ャン回路に比較し、例えばキースイッチの押されている
時間に意義を課したようなシステムに対しても、連続し
たスキャンを行うことがないので、高調波による高調波
妨害の低減が可能となる。

【００２２】第３の実施例 第３の実施例のキースキャン回路は、第１の実施例にお
いて、キー入力判定回路３０を第２の実施例中のキー入
力判定回路８０に置き換えた構成である。

【００２３】図９は、キースキャン制御回路４０とキー
入力判定回路８０及びキースキャンパルス発生回路５０
のブロック図である。キースキャンパルス発生回路５０
にスキャンパルスＳＳＣを出力させる信号Ｓ１，Ｓ２
は、キースキャンパルス発生回路５０内に、例えばＡＮ
Ｄ回路を介して入力し、、少なくとも信号Ｓ１，Ｓ２の
いずれか一方がアクティブな信号レベルであればスキャ
ン動作が行われる。そのため、このキースキャン回路
は、電源投入時の所定の時間、第１の実施例と同様に、
どのキースイッチが押された状態にあるかの強制的なス
キャン動作を実施し、その後は、第２の実施例と同様
に、キーマトリックス１０内のいずれかのキースイッチ
が、オンからオフまたはオフからオンに状態が変化した
ときに、スキャン動作を開始し、ある設定された時間に
スキャンを停止するキースキャン回路である。

【００２４】以上のように、本実施例では、電源投入後
に強制的にキースキャンを行うので、キーの故障を検知
することが可能となり、以降にその故障キーの入力デー
タを無効として処理することによってキー故障に起因し
た誤動作を防止できる。また、その後、キーマトリック
ス内のいずれかのキースイッチがオンからオフまたはオ
フからオンに状態が変化したときに、スキャンを開始
し、例えば１周期のスキャン動作の後にスキャンを停止
する構成としているので、長時間キーを押し続けた場合
にも、スキャン動作が連続して行われることはなく、高
調波による高調波妨害の低減が可能となる。キースイッ
チの状態が変化したときに、スキャン動作するので、キ
ースイッチの押下げのみを検知する従来のキースキャン
回路に比較し、例えばキースイッチの押されている時間
に意義を課したようなシステムに対しても、連続したス
キャンを行うことがないので、高調波による高調波妨害
の低減を可能とする。

【００２５】なお、第１〜第３の実施例は、上記実施例
に限定されず種々の変形が可能である。その変形例とし
ては、例えば次のようなものがある。 （１）第１〜第３の実施例では、キーマトリックス１０
中にノーマルオフのキースイッチを用いたが、ノーマル
オン或いはノーマルオン／オフ混在したキースイッチを
用いても効果は同じてある。 （２）第１〜第３の実施例では、キーマトリックス１０
のスキャン動作中の信号レベルについて、アクティブな
状態を“Ｌ”としたが、“Ｈ”としても、各論理回路が
変わるだけで動作及び効果は、同等である （３）第２，第３実施例では、信号Ｓ１により開始され
るスキャン動作は、１周期の間だけ行われているが、目
的に応じて変化させてもよい。

【００２６】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、電源投入直後に、第２の制御信号によって強
制的にキーマトリックス中のキースイッチのスキャンを
実施する。このスキャンによって故障のキースイッチ
が、電源投入直後に検出され、例えばその検出結果をメ
モリ等に保存して以降の故障キーのデータを無効とする
ことができる。また、例えば、スイッチ機能の表示をデ
イスプレー等で行う場合には、故障箇所を無効としてキ
ーに対する再割付けを行い、各スイッチの機能表示を変
更することによってシステムを通常通り動作させること
が可能となる。そのため、キースイッチの故障に起因す
る機器の誤動作等を減少できる。第２の発明によれば、
キーマトリックス内のいずれかのキースイッチが、オン
からオフまたはオフからオンに状態が変化したときに、
スキャン動作を開始し、ある設定された時間にスキャン
動作を停止する構成としているので、長時間キーを押し
続けた場合にも、スキャン動作が連続して行われること
はなく、高調波による高調波妨害を低減できる。さら
に、キースイッチの状態が変化したときに、スキャンを
開始するので、キースイッチの押下げのみを検知する従
来のキースキャン回路に比較し、例えばキースイッチの
押されている時間に意義を課したようなシステムに用い
られても、スイッチを押している間に連続したスキャン
を行うことがないので、高調波による高調波妨害の低減
が可能となる。

【図面の簡単な説明】

【図１】第１の実施例のキースキャン回路の構成例を示
すブロック図である。

【図２】第１の従来例のキースキャン回路を示すブロッ
ク図である。

【図３】第２の従来例のキースキャン回路を示すブロッ
ク図である。

【図４】図１の制御信号のタイムチャートである。

【図５】図１中のキースキャン制御回路の構成例を示す
回路図である。

【図６】図５の制御信号のタイムチャートである。

【図７】第２の実施例のキースキャン回路の構成例を示
すブロック図である。

【図８】図７中のキー入力判定回路を示すブロック図で
ある。

【図９】第３の実施例のキースキャン回路の構成例を示
すブロック図である。

【符号の説明】

ＳＳＣ スキャンパルス Ｓ１〜Ｓ３ 第１〜第３の制御信号 １０ キーマトリックス ３０，８０ キー入力判定回路 ４０ キースキャン制御回路 ５０ キースキャンパルス発生回路遅延
回路 ６０ 入力ラッチ回路 Ｄｏｕｔ 出力データ

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 11/22 ３７０ Ａ 7737−5Ｂ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 交差する複数の第１の走査線と複数の第
   ２の走査線との各交差点に複数のキースイッチがマトリ
   ックス状に配置されたキーマトリックスと、 前記第１の走査線に順次スキャンパルスを出力するキー
   スキャンパルス発生回路と、 前記キースイッチを介して前記スキャンパルスを前記第
   ２の走査線から入力する入力ラッチ回路と、 前記複数のキースイッチ中の各キースイッチのオン、オ
   フ状態に基づいて前記キースキャンパルス発生回路の出
   力を制御する第１の制御信号を該キースキャンパルス発
   生回路へ与えるキー入力判定回路とを備え、 前記キースイッチのオン、オフ状態を検出するためのス
   キャン動作を行うキースキャン回路において、 電源投入時に発生する信号に基づき、スキャン動作開始
   用の第２の制御信号と、所定の時間経過後に該スキャン
   動作停止用の第３の制御信号とを、前記キースキャンパ
   ルス発生回路へ供給するキースキャン制御回路を設けた
   ことを特徴とするキースキャン回路。
2. 【請求項２】 交差する複数の第１の走査線と複数の第
   ２の走査線との各交差点に複数のキースイッチがマトリ
   ックス状に配置されたキーマトリックスと、 前記第１の走査線に順次スキャンパルスを出力するキー
   スキャンパルス発生回路と、 前記キースイッチを介して前記スキャンパルスを前記第
   ２の走査線から入力する第１の入力ラッチ回路と、 前記複数のキースイッチ中の各キースイッチのオン、オ
   フ状態に基づき、前記キースキャンパルス発生回路の出
   力を制御する第１の制御信号を該キースキャンパルス発
   生回路へ与えるキー入力判定回路とを備え、 前記キースイッチのオン、オフ状態を検出するためのス
   キャン動作を行うキースキャン回路において、 前記キー入力判定回路は、 所定のタイミングで前記第２の走査線の各信号レベルを
   ラッチする第１のラッチ回路と、 前記第１のラッチ回路とは異なるタイミングで前記第１
   のラッチ回路の出力信号をラッチする第２のラッチ回路
   と、 前記第１，第２のラッチ回路の出力信号の一致または不
   一致を検出し、不一致のときには前記第１の制御信号を
   出力する不一致回路とで、 構成したことを特徴とするキースキャン回路。