JPH0447431A

JPH0447431A - 画像メモリ装置

Info

Publication number: JPH0447431A
Application number: JP15466190A
Authority: JP
Inventors: Daisuke Nakatani; 大輔中谷; Masahiko Mizuno; 正彦水野; Hiroshi Horikawa; 博堀川
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1990-06-13
Filing date: 1990-06-13
Publication date: 1992-02-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の目的（産業上の利用分野）この発明は、画像処理装置等で用いられる画像メモリを
有効的に効率良く利用するための画像メモリ装置に関す
る。

（従来の技術）複数の画像データを同時にメモリに格納する際、従来は
画像データの数だけ別々のメモリを用意しておぎ、各メ
モリ毎に複数の画像データを格納するようにしている。

第４図は従来の画像メモリ装置の一例を示しており、こ
の例は＃ｌ〜＃３の３系列で成っており、全体はＣＰＬ
Ｉｌｏｏで制御されるようになっている。系列＃１〜＃
３は同一構成となっており、それぞれ各系列専用の画像
メモリ１１１４１２．１１３を有しており、更に画像デ
ータの処理を行なう画像処理部１２１，１２２゜１２３
と、画像メモリ１１１〜１１３に対してそれぞれデータ
書込の制御を行なう書込制御回路１３１，１３２゜１３
３と、画像メモリ１１１〜１１３に対しての書込アドレ
スを発生するアドレス発生回路１４１．１４２，１４３
とを具備している。

このような構成において、系列＃１〜＃３の動作は全く
同一であるので、ここでは系列＃ｌを例に挙げてその動
作を説明する。画像処理部１２１はＣＰＵ１００の制御
によって画像データを処理し、画像メモリ１１１からの
許可信号に基づいて書込信号を返送すると共に、アドレ
ス発生回路１４１で発生された書込アドレスに従って画
像メモリ１１１に画像データを書込む。この場合、画像
メモリ１１１は系列＃１の画像データのみを格納できる
ようになっている。

（発明が解決しようとする課題）上述のように、従来の画像メモリ装置では各系列毎に画
像メモリを設け、各系列で処理された画像データを専用
に格納するようになっている。このため、画像データの
容量が当該系列に用意されている画像メモリの容量より
も大きいと、他の系列の画像メモリが余っていてもその
画像データを格納できないという欠点がある。

この発明は上述のような事情から成されたものであり、
この発明の目的は、複数の画像データを１つの画像メモ
リに任意に分割して格納できるようにし、画像メモリの
利用効率を向上した画像メモリ装置を提供することにあ
る。

発明の構成；（’Ｊ’Ｓを解決するための手段）この発明は画像処理装置等て用いられる画像メモリ装置
に関するもので、この発明の上記目的は、複数の画像処
理部の画像データに対する書込要求又は続出要求を選択
する選択手段と、１つの画像メモリに対するアクセス開
始アドレスを記憶する複数のアドレス記憶手段と、前記
画像メモリのアドレスを指定する複数のアドレス発生手
段と、前記画像メモリに対する前記画像データの書込を
制御する複数の書込制御手段とを具え、前記複数の画像
データを前記選択手段で所定の優先順位に従って選択し
て前記画像メモリに任意に分割して書込み又は読出せる
ようにすることによって達成される。

（作用）この発明では複数の画像処理部に対して１つの画像メモ
リを設け、選択手段で切換えることによって、画像メモ
リを任意に分割した状態に画像データを格納できるよう
にしている。このため、画像処理の状況に応じて有効に
画像メモリを使用することができる。

（実施例）第１図はこの発明の一実施例を系列＃１〜＃３について
示しており、１つの画像メモリ１を有している。系列＃
１〜＃３は同一構成であり、各系列の画像データの処理
を行なう画像処理部１１〜工３と、画像メモリ１に対す
るアクセス開始アドレスを記憶している開始アドレス記
憶回路（レジスタ）２１〜２３と、画像メモリ１のアド
レスを指定するアドレス発生回路３１〜３３と、画像メ
モリ１に対する画像データの書込を制御する書込制御回
路４１〜４３とを具えている。この例では系列＃１．＃
２．＃３の順に優先順位が高くなっている。各系列＃１
〜＃３と画像メモリ１との間には、各系列の画像データ
に対する書込要求又は読出要求を選択する選択回路２が
設けられており、ＣＰＵ３が全体の！Ｉａ！ｌを行なう
ようになっている。なお、画像データを画像メモリ１に
格納する前に、各開始アドレス記憶回路２１−・２３に
は予め各画像データの格納開始アドレスか設定されてい
る。

各画像処理部１１〜１３から画像データの書込要求があ
った場合、選択回路２は画像メモリ１かアクセス中でな
ければ許可信号を°′真″にする。この許可信号により
画像処理部１１〜１３は画像データを、アドレス発生回
路３１〜３３はアドレスをそれぞれイネーブルにする。

そして、許可信号か°“偽°。

になったとき画像メモリ１への１バイトのデータ書込が
終了する。アドレス発生回路３１〜３こはカウンタで構
成されており、格納開始前に初期化することにより予め
設定されている開始アドレスの値がロートされる。１バ
イトの書込みか終了すると、このカウンタは「＋１」だ
けインクリメントされる。

第２図のフローチャートを参照してこの発明の詳細な説
明すると、通常はアイドル状態となっており（ステップ
Ｓ１）、画像メモリ１に対するアクセス要求がるある否
かを常に判断している（ステップＳ２）。そして、アク
セス要求があった場合は、要求先が先ず優先順位の一番
高い系列＃１であるか否かを判断しくステップＳ３）、
要求先が系列＃１てあれば系列＃１の処理を行なう（ス
テップＳ４）。また、要求先が系列＃ｌでない場合は、
次に優先順位の高い系列＃２のアクセス要求であるか否
かを判断しくステップＳ５）、要求先が系列＃２てあれ
ばその処理を行ない（ステップＳ６）、要求先が系列＃
２でなければ優先順位が最も低い系列＃３の処理を行な
う（ステップＳ７）。上記系列＃ｌ〜＃３の処理は選択
回路２の切換えによって行なわれ、例えは画像処理部１
２１がアクセス中に両像処理部１２２からの書込要求が
あった場合、選択回路２は画像処理部１２１の書込終了
後、画像処理部１２２へ許可信号を返送する。画像メモ
リ１への画像データの書込みはアドレス発生回路３１〜
３３からのアドレスによって実行されるので、画像メモ
リ１の書込みは第３図（Ａ）　、　（Ｂ）のようになる
。

上述の実施例では３系列の画像処理を示しているが系列
数は任意であり、その優先順位も任意に設定てきる。

発明の効果：以上のようにこの発明の画像メモリ装置によれば、複数
の画像処理部に対して１つの画像メモリを設け、画像メ
モリを任意に分割して複数の画像データを格納するよう
にしているので、画像メモリの利用効率を向上させるこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック構成図、第
２図はその動作例を示すフローチャート、第３図（＾）
　、　ＣＢ）は画像メモリの分割例を示す図、第４図は
従来の画像メモリ装置の例を示すブロック構成図である
。１．１１１〜１１３・・・画像メモリ、２・・・選択回
路、３゜１００・・・ＣＰＵ　、　１１〜１３，１２１
〜１２３・・・画像処理部、２１〜２３・・・開始アド
レス記憶回路、３１〜３３，１４１〜１４３・・・アド
レス発生回路、４１〜４３，１３１〜１３３・・・書込
制御回路。藝図（，４）ＣＢ＞第５回

Claims

【特許請求の範囲】

１、複数の画像処理部の画像データに対する書込要求又
は読出要求を選択する選択手段と、１つの画像メモリに
対するアクセス開始アドレスを記憶する複数のアドレス
記憶手段と、前記画像メモリのアドレスを指定する複数
のアドレス発生手段と、前記画像メモリに対する前記画
像データの書込を制御する複数の書込制御手段とを具え
、前記複数の画像データを前記選択手段で所定の優先順
位に従って選択して前記画像メモリに任意に分割して書
込み又は読出せるようにしたことを特徴とする画像メモ
リ装置。