JPH0447544B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、機器などに供給される入力電源がな
くなつたことを検出する電断検出回路に関する。

従来技術 従来から入力電源のなくなつたことを検出しメ
モリなどの待避処理を行なうシステムにおいて、
処理時間を一定時間必要とする場合はコンデンサ
により制御電源が保持されている。処理時間が長
く必要な場合は、大きな容量のコンデンサが必要
となる。また入力電圧が低い場合には、入力電圧
の変動を考慮しなければならないのでさらに大き
な容量のコンデンサが必要となる。小さな容量の
コンデンサを使用する場合は、まず電断の検出時
間を早くする必要がある。電断の検出時間を長く
するために入力電圧を高くし、処理時間が充分満
足する場合でも電断を早く受け付けてしまう。し
たがつてシステムの定常状態において、わずかな
暖断が発生しても電断を受け付けてしまうために
システム全体の信頼性の低下となる。

目 的 本発明の目的は、前述の技術的課題を解決し、
システムの制御電源の保持用コンデンサの容量を
比較的小さく、かつシステムの定常状態での信頼
性を向上させる電断検出回路を提供することであ
る。

本発明の構成および効果 本発明は、交流電源Ｅ，１６の出力を整流する
第１整流手段Ｄ１と、 平滑用の第１コンデンサＣ１，Ｃ２を有し、第
１整流手段Ｄ１の出力を定電圧化する定電圧手段
Ｃ１，Ｃ２，１７と、 交流電源Ｅ，１６の出力を整流する第２整流手
段Ｄ２，Ｄ３と、 平滑用の第２コンデンサＣ３と、 第２整流手段Ｄ２，Ｄ３の出力を第２コンデン
サＣ３に与えるダイオードＤ４と、 第２整流手段Ｄ２，Ｄ３の出力が与えられるツ
エナダイオードZDと、 ツエナダイオードZDの出力が与えられ、ツエ
ナダイオードZDの導通によつて導通するトラン
ジスタTRと、 トランジスタTRに直列に接続される第１抵抗
Ｒ１であつて、トランジスタTRと第１抵抗Ｒ１
とから成る直列回路は、定電圧手段Ｃ１，Ｃ２，
１７の出力に接続される、そのような第１抵抗Ｒ
１と、 トランジスタTRに並列に接続される第３コン
デンサＣ４と、 第２コンデンサＣ３の出力が一方の入力に与え
られ、第３コンデンサＣ４の出力が他方の入力に
与えられる演算回路１８と、 演算増幅回路１８の出力と、定電圧手段Ｃ１，
Ｃ２，１７の出力との間に接続される第２抵抗Ｒ
６とを含み、 前記演算増幅回路１８は、正常時には定電圧手
段Ｃ１，Ｃ２，１７の第２抵抗Ｒ６を介する電圧
レベルを導出し、電断時には前記他方入力が前記
一方入力より高くなると、その出力電圧レベルを
低く変化して電断信号として導出し、さらに、 電断信号を遅延してリセツト信号として導出す
るタイマ２２とを含むことを特徴とする電断検出
回路である。

本発明によれば、交流入力電圧のレベルが高け
れば電断検出信号を遅い時期に送出することによ
つて、定格入力電圧またはそれ以上の入力電圧の
場合において電源の異常に対して余裕があり、定
常状態での信頼性は向上する。また、交流入力電
圧のレベルが低ければ電断検出信号を早い時期に
送出して電断処理を行なうことによつてメモリな
どのデータを保護することができる。また、交流
入力電圧のレベルが高い場合も、電断検出信号を
送出することによつてメモリなどのデータを保護
することができる。

特に本発明では、トラジスタTRに並列した第
３コンデンサＣ４が接続されており、したがつ
て、交流電源の復帰の検出を迅速に行なうことが
でき、応答速度の向上を図ることができる。

実施例 第１図は、本発明の一実施例の電断処理の基本
的なタイミングチヤートである。第１図１に示す
ような交流の入力電源がシステムの電源回路に与
えられると、電源回路からは第１図２に、示すよ
うな直流電源を送出する。この直流電源は、定電
圧回路によつて第１図３に示すような一定のの制
御電源になる。第１図３の制御電源がシステムの
各回路に送出されると、予め設定された時間T1
後の第１図４に示す電断信号および第１図に示す
リセツト信号が解除される。この時点でシステム
の運転が開始される。電源の異常または電源スイ
ツチなどにより第１図の入力電源が遮断される
と、予め設定した時間T2後に第１図４の電断信
号がハイレベルからローレベルに切換わり、電断
が検出される。第１図４の電断信号がローレベル
になることにより、システム側では直ちに電断処
理を開始する。第１図４の電断信号がハイレベル
からローレベルに切換わつた時点から時間T3後
に、第１図５のリセツト信号がハイレベルからロ
ーレベルに切換わる。システム側では、この時間
T3以内で電断処理を行なうことになり、メモリ
などを電断時においても保護されるメモリエリア
に待避する作業を行なう。電断処理の時間T3が
経過すれば、第１図５のリセツト信号がローレベ
ルになり、システム運転を停止し、電源が再び回
復するのを待つ。

第２図は、本発明の原理を説明するための電断
検出回路の基本的なブロツク図である。入力電源
はトランスの一次側に与え、電断検出回路は二次
側から送出する脈流派を利用して電断検出を行な
う。第２図においてインバータ１に入力電源によ
る入力信号が入れば、タイマ２がリセツトされ、
タイマ３が動作を開始する。タイマ３で予め定め
た時間後に電断信号は解除される。同時にインバ
ータ４を介してタイマ５がリセツトされ、リセツ
ト信号も解除される。したがつてシステムは動作
を開始する。インバータ１の入力信号がなくなれ
ば、タイマ２が動作を開始する。電断検出時間経
過後にタイマ３はリセツトされ、電断信号が送出
される。同時にタイマ５が動作を開始し電断処理
時間経過後にリセツト信号が送出される。

第３図は、本発明の他の原理を説明するための
ブロツク図である。入力電圧のACレベルが、イ
ンバータ６を介してタイマ７に与えられる。タイ
マ７の出力信号はANDゲート８の一方の入力端
に与えられ、ANDゲート８の他方の入力端には
バツフア９を介して入力電圧のDCレベルが与え
られる。ANDゲート８の出力は、タイマ１０に
与えられる。タイマ１０は、ライン１を介して
電断信号を送出し、インバータ１１およびタイマ
１２を介してリセツト信号を送出する。

第４図は、本発明の一実施例の基本的回路図で
ある。電源トランス１６の一次側には交流電源Ｅ
が接続され、二次側には整流素子Ｄ１の端子ａお
よび端子ｃが接続される。整流素子Ｄ１の端子ａ
はダイオードＤ２、端子ｃはダイオードＤ３をそ
れぞれ介して接続点Ａに接続される。また接続点
Ａには、ツエナダイオードZDのカソードおよび
ダイオードＤ４のアノードが接続される。整流素
子Ｄ１の端子ｂおよび端子ｄは、定電圧回路１７
の端子ａおよび端子ｂにそれぞれ接続される。定
電圧回路１７の端子ａおよび端子ｂには、コンデ
ンサＣ１が接続され、定電圧回路１７の端子ｃお
よび端子ｂにはコンデンサＣ２が接続される。定
電圧回路１７の端子ｃは、制御電源端子Ｐ１に接
続される。定電圧回路１７の端子ｂは、OV端子
Ｐ２に接続される。ダイオードＤ４のカソードと
コンデンサＣ３の一端とは、接続点Ｂに接続され
る。コンデンサＣ３の他端は、整流素子Ｄ１の端
子ｄに接続される。

ツエナダイオードZDのアノードは、抵抗Ｒ４
を介して端子Ｐ２、抵抗Ｒ５を介してトランジス
タTRのベースに接続される。トランジスタTR
のエミツタは端子Ｐ２に接続され、コレクタは抵
抗Ｒ１を介して接続点Ｆに接続される。トランジ
スタTRのコレクタおよびエミツタには、コンデ
ンサＣ４が接続される。演算増幅器１８の反転入
力端子にはトランジスタTRのコレクタが接続さ
れ、非反転入力端子は抵抗Ｒ２を介して接続点Ｂ
に接続される。また演算増幅器１８の非反転入力
端子は、抵抗Ｒ３を介してOV端子Ｐ２に接続さ
れる。演算増幅器１８の出力端子は接続点Ｅに接
続され、接続点Ｅは抵抗Ｒ６を介して接続点Ｆに
接続される。また接続点Ｅは、演算増幅器１９の
出力端子に接続される。演算増幅器１９の反転入
力端子は、抵抗Ｒ７を介して接続点Ｆに接続さ
れ、抵抗Ｒ８を介してOV端子Ｐ２に接続され
る。演算増幅器１９の非反転入力端子は、抵抗Ｒ
９を介して接続点Ｂに接続され、抵抗Ｒ１０を介
してOV端子Ｐ２に接続される。

この演算増幅器１９は、交流電源Ｅの電圧が緩
やかに低下してきたときに、停電などが予測され
るので、その停電などが生じないうちに、電断信
号とリセツト信号とが導出されるようにする働き
をする。２つの演算増幅器１８，１９の出力は共
通に接続されており、これらの演算増幅器１８，
１９の出力段は、オープンコレクタ形トランジス
タによつて構成されており、したがつて演算増幅
器１８，１９の少なくともいずれか一方のオープ
ンコレクタ形トランジスタが導通して、その出力
がローレベルとなることによつて、タイマ２０の
入力はローレベルとなり、電断信号が導出される
ことになる。

演算増幅器１９の出力段が上述のようにオープ
ンコレクタ形トランジスタによつて構成されてい
るというのは、もつと具体的に述べると、その演
算増幅器１９の出力段は、たとえばNPNトラン
ジスタが用いられ、そのエミツタが接地レベル、
すなわちOV端子Ｐ２と同一電位とされて接続さ
れ、コレクタは、タイマ２０の入力端子に接続さ
れるとともに、接続点Ｅに接続される構成となつ
ており、したがつて異常が生じてそのトランジス
タが導通すると、タイマ２０の入力端子および接
続点Ｅは、接地レベル、すなわち前述のように
OV端子Ｐ２と同一のローレベルに強制され、正
常時にはそのトランジスタは遮断しており、した
がつて演算増幅器１８の出力段のオープンコレク
タ形トランジスタが遮断しているときには、抵抗
Ｒ６の働きによつて接続点Ｆと同一の電位であつ
てハイレベルとなつている。演算増幅器１８は、
演算増幅器１９と同様な構成を有する。

演算増幅器１９の出力端子は、タイマ２０に接
続される。タイマ２０は、電断信号端子Ｐ３に接
続され、インバータ２１およびタイマ２２を介し
てリセツト信号端子Ｐ４に接続される。

以下第５図〜第７図を参照して、第４図の回路
の動作を説明する。第５図は、第４図の平滑用コ
ンデンサＣ１の端子電圧と時間との関係を示すグ
ラフである。レベルＶ１は入力電圧が定常状態に
ある場合、レベルＶ２は入力電圧が低い場合を示
す。レベルＶ３は、制御電源が保償されるコンデ
ンサＣ２の端子電圧を示す。電源トランス１６の
一次側に交流電源Ｅを与えると、二次側には第６
図１に示す交流電圧が誘導される。その交流電圧
は、ダイオードＤ２，Ｄ３によつて整流され、接
続点Ａにおいて第６図２に示すような脈流の電圧
を得る。第６図２の電圧は、ダイオードＤ４とコ
ンデンサＣ３とによつて接続点Ｂで第６図３の電
圧を得る。演算増幅器１８の反転入力端子には、
第６図４のラインCaで示される電圧が与えられ
る。演算増幅器１８の非反転入力端子には、第６
図４のラインDaで示される電圧が与えられる。

第６図４のタインFaは、定電圧回路１７の出
力ｃの接続点Ｆの電圧を示す。したがつて演算増
幅器１８の出力端子からは、第６図５に示すよう
な電圧を送出する。

時刻ｔにおいて電断が発生すると第６図２に示
す電圧がなくなり、第６図３に示すように接続点
Ｂの電圧が徐々に減少していく。第６図４のライ
ンCaで示される接続点Ｃの電位がラインDaで示
される接続点Ｄの電位よりも時刻ｔから時間T2
後に高くなるので、演算増幅器１８の出力である
接続点Ｅの信号はハイレベルからローレベルに切
換わる。

第４図の一実施例における電断検出時間は、抵
抗Ｒ１およびコンデンサＣ４の時定数、ならびに
演算増幅器１８の非反転入力端子の接続点Ｄのレ
ベルにより決定される。またこの実施例は、抵抗
Ｒ１、コンデンサＣ４の時定数は一定として演算
増幅器１８の非反転入力に与えられるレベル弁別
信号を入力電圧に応じて変化させるようにしたも
のである。このことにより入力電圧が高くなれ
ば、接続点Ｄの電位も高くなり、電断検出時間は
長くなる。また入力電圧が低くなれば接続点Ｄの
電位も低くなり電断検出時間が早くなる。

第７図は、システムに与えられる入力電圧と本
件実施例の電断検出時間との関係を示すグラフで
ある。ラインｇ１は本件実施例の特性を表わし、
ラインｇ２は従来例の特性を表わす。本件実施例
では、入力電圧が85V位から動作し入力電圧の上
昇に応じて電断検出時間も長くなる。本件実施例
は、入力電圧の低い場合、電断検出時間が短か
く、瞬断などの電源電圧の変動を受付け易くなつ
ているが、定格入力電圧またはそれ以上の入力電
圧の場合、電断検出時間が長く電源の異常に対し
て余裕がある。現在の国内の電源事情からみても
電源電圧が±15％と大幅に変動することは少な
い。したがつて入力電圧の低い場合、電断検出時
間が早くなつても定常状態での受付け時間が問題
となることの方が多いので定常状態での信頼性は
向上する。

特に本発明によれば、交流電源Ｅ，１６の出力
は、第２整流手段Ｄ２，Ｄ３によつて整流され、
この第２整流手段Ｄ２，Ｄ３の出力は、平滑され
ることなく、ツエナダイオードZDに与えられ、
このツエナダイオードZDの導通によつて、トラ
ンジスタTRが導通し、このトランジスタTRに
は並列に、第３コンデンサＣ４が接続されてお
り、したがつて交流電源Ｅ，１６の出力が低下し
た後、再びその交流電源Ｅ，１６の電源復帰した
ときの応答速度の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の電断処理回路の基
本的なタイミングチヤート、第２図は本発明の原
理を説明するための基本的なブロツク図、第３図
は本発明の他の原理を説明するためのブロツク
図、第４図は本発明の一実施例の基本的電気回路
図、第５図〜第７図は第４図の電気回路図を説明
するための波形図である。 Ｅ……交流電源、１６……電源トランス、１７
……定電圧回路、１８，１９……演算増幅器、Ｄ
１……整流素子、Ｄ２〜Ｄ４……ダイオード、Ｃ
１〜Ｃ４……コンデンサ、Ｒ１〜Ｒ１０……抵
抗、TR……トランジスタ、２０，２２……タイ
マ、２１……インバータ、Ａ〜Ｆ……接続点、Ｐ
１……制御電源端子、Ｐ２……OV端子、Ｐ３…
…電断信号端子、Ｐ４……リセツト信号端子。

Claims (1)

1. 【特許請求の範囲】 １ 交流電源Ｅ，１６の出力を整流する第１整流
   手段Ｄ１と、 平滑用の第１コンデンサＣ１，Ｃ２を有し、第
   １整流手段Ｄ１の出力を定電圧化する定電圧手段
   Ｃ１，Ｃ２，１７と、 交流電源Ｅ，１６の出力を整流する第２の整流
   手段Ｄ２，Ｄ３と、 平滑用の第２コンデンサＣ３と、 第２整流手段Ｄ２，Ｄ３の出力を第２コンデン
   サＣ３に与えるダイオードＤ４と、 第２整流手段Ｄ２，Ｄ３の出力が与えられるツ
   エナダイオードZDと、 ツエナダイオードZDの出力が与えられ、ツエ
   ナダイオードZDの導通によつて導通するトラン
   ジスタTRと、 トランジスタTRに直列に接続される第１抵抗
   Ｒ１であつて、トランジスタTRと第１抵抗Ｒ１
   とから成る直列回路は、定電圧手段Ｃ１，Ｃ２，
   １７の出力に接続される、そのような第１抵抗Ｒ
   １と、 トランジスタTRに並列に接続される第３コン
   デンサＣ４と、 第２コンデンサＣ３の出力が一方の入力に与え
   られ、第３コンデンサＣ４の出力が他方の入力に
   与えられる演算回路１８と、 演算増幅回路１８の出力と、定電圧手段Ｃ１，
   Ｃ２，１７の出力との間に接続される第２抵抗Ｒ
   ６とを含み、 前記演算増幅回路１８は、正常時には定電圧手
   段Ｃ１，Ｃ２，１７の第２抵抗Ｒ６を介する電圧
   レベルを導出し、電断時には前記他方入力が前記
   一方入力より高くなると、その出力電圧レベルを
   低く変化して電断信号として導出し、さらに、 電断信号を遅延してリセツト信号として導出す
   るタイマ２２とを含むことを特徴とする電断検出
   回路。