JPH0447664Y2 - - Google Patents
Info
- Publication number
- JPH0447664Y2 JPH0447664Y2 JP1984112452U JP11245284U JPH0447664Y2 JP H0447664 Y2 JPH0447664 Y2 JP H0447664Y2 JP 1984112452 U JP1984112452 U JP 1984112452U JP 11245284 U JP11245284 U JP 11245284U JP H0447664 Y2 JPH0447664 Y2 JP H0447664Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- time
- input
- reference pulse
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は、デイジタル信号の基準パルス信号に
対する位相を検出するデイジタル位相比較器に関
する。
対する位相を検出するデイジタル位相比較器に関
する。
［従来の技術］
入力パルス信号と基準パルス信号との位相を比
較してそれらの差を検出するデイジタル位相比較
器は、入力パルス信号と基準パルス信号の同期を
とる場合に広く用いられ。種々のデイジタル位相
比較器が提案されている。
較してそれらの差を検出するデイジタル位相比較
器は、入力パルス信号と基準パルス信号の同期を
とる場合に広く用いられ。種々のデイジタル位相
比較器が提案されている。
第２図は、従来のデイジタル位相比較器に多く
用いられている位相比較器の部分を示したもので
ある。
用いられている位相比較器の部分を示したもので
ある。
図において、点線で囲まれた１０は位相比較部
で、インバータ１１〜１４、フリツプフロツプ１
５，１６、ナンドゲート１７〜１９からなる。同
じく点線で囲まれた２０は電流切換型スイツチ回
路である。
で、インバータ１１〜１４、フリツプフロツプ１
５，１６、ナンドゲート１７〜１９からなる。同
じく点線で囲まれた２０は電流切換型スイツチ回
路である。
位相比較部１０は米国特許第3610954号を初め
として多くの文献によつて周知のものでありその
動作の詳述は省略するが、代表的な製品としては
モトローラ社のMC−4044がある。
として多くの文献によつて周知のものでありその
動作の詳述は省略するが、代表的な製品としては
モトローラ社のMC−4044がある。
そしてその作用は入力端子IN1から入力される
基準パルス信号Ｓと、入力端子IN2から入力され
る入力パルス信号Ｐとの間に位相差があれば、位
相の進みあるいは遅れに応じていずれか一方のナ
ンドゲート１７あるいは１９から位相差に応じた
幅のパルス信号が出力される。
基準パルス信号Ｓと、入力端子IN2から入力され
る入力パルス信号Ｐとの間に位相差があれば、位
相の進みあるいは遅れに応じていずれか一方のナ
ンドゲート１７あるいは１９から位相差に応じた
幅のパルス信号が出力される。
ナンドゲート１７，１９の出力はインバータ１
３，１４を介して電流切換型スイツチ２０におけ
るトランジスタ２１及び２２のベースに接続され
ている。
３，１４を介して電流切換型スイツチ２０におけ
るトランジスタ２１及び２２のベースに接続され
ている。
ナンドゲート１７，１９の出力パルスは、前述
したように位相の進みあるいは遅れに応じていず
れか一方のみからパルス出力されるため、各トラ
ンジスタ２１，２２はナンドゲート１７，１９か
らの出力パルスに応じていずれか一方がオンとな
る。この結果出力端子OUTから第３図に示すよ
うに、基準パルス信号Ｓに対する入力パルス信号
Ｐの位相の進みあるいは遅れに応じた極性で、か
つ位相差に応じた幅の出力電圧が出力され、これ
が位相差信号Ｄとなる。
したように位相の進みあるいは遅れに応じていず
れか一方のみからパルス出力されるため、各トラ
ンジスタ２１，２２はナンドゲート１７，１９か
らの出力パルスに応じていずれか一方がオンとな
る。この結果出力端子OUTから第３図に示すよ
うに、基準パルス信号Ｓに対する入力パルス信号
Ｐの位相の進みあるいは遅れに応じた極性で、か
つ位相差に応じた幅の出力電圧が出力され、これ
が位相差信号Ｄとなる。
ところでこの従来のデイジタル位相比較器は、
位相差が±π等の一定の位相差を超える周波数領
域になると、位相差信号Ｄの積分値は、第４図に
示すように、飽和する特性を有している。
位相差が±π等の一定の位相差を超える周波数領
域になると、位相差信号Ｄの積分値は、第４図に
示すように、飽和する特性を有している。
すなわち、トランジスタ２１或いは２２のコレ
クタ出力は、動作電源電圧＋Vccを上限とするも
のであり、±πを超える周波数領域においても位
相差信号Ｄの直流値がこの動作電源電圧＋Vccを
超えることはなく、飽和する特性を有するもので
ある。
クタ出力は、動作電源電圧＋Vccを上限とするも
のであり、±πを超える周波数領域においても位
相差信号Ｄの直流値がこの動作電源電圧＋Vccを
超えることはなく、飽和する特性を有するもので
ある。
［考案が解決しようとする課題］
このような従来の位相比較器においては、一定
位相差を超える周波数領域では飽和する位相比較
性のため良好な過渡応答を得ることが難しいとい
う問題があつた。
位相差を超える周波数領域では飽和する位相比較
性のため良好な過渡応答を得ることが難しいとい
う問題があつた。
本考案は、従来のデイジタル位相比較器の問題
点を解除するためになされたもので、飽和しない
位相比較特性をもつたデイジタル位相比較器を提
供することを目的とする。
点を解除するためになされたもので、飽和しない
位相比較特性をもつたデイジタル位相比較器を提
供することを目的とする。
［課題を解決するための手段］
本考案のデイジタル位相比較器は、前述の目的
を達成するために、周期性入力パルス信号として
の入力パルス信号Ｐ又は周期性基準パルス信号と
しての基準パルス信号Ｓとを選択する切換え手段
としてのスイツチ３５と、タイマとしての計時カ
ウンタ３１と、基準パルス信号Ｓが選択されたと
きに、その周期（１／s）と、計時カウンタ３１
により測定される基準パルス信号Ｓの所定位置の
初期到来時刻TS0を記憶する記憶手段としてのメ
モリ装置３３と、入力パルス信号Ｐが選択された
とき、入力パルス信号Ｐの所定位置が到来するご
とに、その時点において計時カウンタ３１により
計測される時刻をラツチして出力するラツチ回路
３２と、初期到来時刻TS0後におけるＮ回目の入
力パルス信号Ｐの所定位置の到来時においてラツ
チ回路３２にラツチされた時刻TPNとメモリ装置
３３に記憶された初期到来時刻TS0及び周期
（１／s）とで TPN−（TS0＋Ｎ・（１／s）） なる演算を行う演算手段３４とを備えたことを特
徴とする。
を達成するために、周期性入力パルス信号として
の入力パルス信号Ｐ又は周期性基準パルス信号と
しての基準パルス信号Ｓとを選択する切換え手段
としてのスイツチ３５と、タイマとしての計時カ
ウンタ３１と、基準パルス信号Ｓが選択されたと
きに、その周期（１／s）と、計時カウンタ３１
により測定される基準パルス信号Ｓの所定位置の
初期到来時刻TS0を記憶する記憶手段としてのメ
モリ装置３３と、入力パルス信号Ｐが選択された
とき、入力パルス信号Ｐの所定位置が到来するご
とに、その時点において計時カウンタ３１により
計測される時刻をラツチして出力するラツチ回路
３２と、初期到来時刻TS0後におけるＮ回目の入
力パルス信号Ｐの所定位置の到来時においてラツ
チ回路３２にラツチされた時刻TPNとメモリ装置
３３に記憶された初期到来時刻TS0及び周期
（１／s）とで TPN−（TS0＋Ｎ・（１／s）） なる演算を行う演算手段３４とを備えたことを特
徴とする。
［作用］
スイツチ３５は入力パルス信号Ｐと基準パルス
信号Ｓのいずれかを選択し、基準パルス信号Ｓが
選択されたとき、基準パルス信号Ｓの最初の立ち
上がりエツジが検出される時点の計時カウンタ３
１のカウント値TS0を初期到来時刻としてメモリ
装置３３に格納し、さらに基準パルス信号Ｓの周
期（１／s）がメモリ装置３３に格納される。
信号Ｓのいずれかを選択し、基準パルス信号Ｓが
選択されたとき、基準パルス信号Ｓの最初の立ち
上がりエツジが検出される時点の計時カウンタ３
１のカウント値TS0を初期到来時刻としてメモリ
装置３３に格納し、さらに基準パルス信号Ｓの周
期（１／s）がメモリ装置３３に格納される。
次にスイツチ３５が切換えられて入力パルス信
号Ｐが選択された場合には、入力パルス信号Ｐの
立ち上がりエツジが検出される毎に、その時点の
計時カウンタ３１のカウント値TPNがラツチ回路
３２によりTP1，TP2，……，TPNのように逐次ラ
ツチされる。
号Ｐが選択された場合には、入力パルス信号Ｐの
立ち上がりエツジが検出される毎に、その時点の
計時カウンタ３１のカウント値TPNがラツチ回路
３２によりTP1，TP2，……，TPNのように逐次ラ
ツチされる。
演算手段は入力パルス信号の所定エツジが到来
する毎に、初期到来時刻TS0後の到来回数Ｎと、
TS0、及び１／sとから、 TPN−（TS0＋Ｎ・（１／s）） なる演算を行い、この演算結果が位相差出力Δφ
となる。
する毎に、初期到来時刻TS0後の到来回数Ｎと、
TS0、及び１／sとから、 TPN−（TS0＋Ｎ・（１／s）） なる演算を行い、この演算結果が位相差出力Δφ
となる。
この結果、位相差出力Δφは計時カウンタ３１
のカウント値から演算されるので、その演算結果
は従来の位相比較器のように飽和する特性を有さ
ない。従つて位相差Δφが±πを超える周波数領
域であつても正しい位相差Δφを時間の関数とし
て表すことができる。
のカウント値から演算されるので、その演算結果
は従来の位相比較器のように飽和する特性を有さ
ない。従つて位相差Δφが±πを超える周波数領
域であつても正しい位相差Δφを時間の関数とし
て表すことができる。
［実施例］
本考案の実施例を図面を参照して説明する。
第１図は本考案の一実施例の構成を示すブロツ
ク図である。
ク図である。
第１図において、３１はタイマとしてのフリー
ランカウンタ形の計時カウンタ、３２は入力パル
ス信号Ｐの入力時点の計時カウンタ３１のカウン
ト値を保持するラツチ回路、３３はラツチ回路３
２の出力を記憶するメモリ装置、３４はメモリ装
置３３の内容から位相差を演算する演算装置、３
５はスイツチ、３６は全体の動作を制御する制御
装置である。クロツクCKは外部クロツク源又は
制御装置３６内にあるクロツク源を用いることが
できる。
ランカウンタ形の計時カウンタ、３２は入力パル
ス信号Ｐの入力時点の計時カウンタ３１のカウン
ト値を保持するラツチ回路、３３はラツチ回路３
２の出力を記憶するメモリ装置、３４はメモリ装
置３３の内容から位相差を演算する演算装置、３
５はスイツチ、３６は全体の動作を制御する制御
装置である。クロツクCKは外部クロツク源又は
制御装置３６内にあるクロツク源を用いることが
できる。
次に、第１図の動作について説明する。いま、
計時カウンタ３１のビツト数をＮ、この計時カウ
ンタ３１に加えられるクロツクCKの周波数をCK
とすると、計時カウンタ３１は2N／CKで１周す
るタイマとして機能する。この計時カウンタ３１
の表示するカウンタ値の１ビツトは１／CK秒に
当り、このクロツク周期は、求める位相差の精度
に応じて選定される。また、計時カウンタ３１が
１周する時間は入力パルス信号の周期を計測する
に要求する時間よりも大きくなるように選定され
る。
計時カウンタ３１のビツト数をＮ、この計時カウ
ンタ３１に加えられるクロツクCKの周波数をCK
とすると、計時カウンタ３１は2N／CKで１周す
るタイマとして機能する。この計時カウンタ３１
の表示するカウンタ値の１ビツトは１／CK秒に
当り、このクロツク周期は、求める位相差の精度
に応じて選定される。また、計時カウンタ３１が
１周する時間は入力パルス信号の周期を計測する
に要求する時間よりも大きくなるように選定され
る。
スイツチ３５は、位相比較動作のときは入力パ
ルス信号側Ａに接続され、入力パルス信号Ｐがラ
ツチ回路３２と制御装置３６に加えられる。
ルス信号側Ａに接続され、入力パルス信号Ｐがラ
ツチ回路３２と制御装置３６に加えられる。
入力パルス信号Ｐは、良好な立上り特性（又は
立下り特性）に整形されたパルス列で、この入力
パルス信号Ｐがラツチ回路３２に加えられると、
各パルスの所定位置、例えば各パルスの立上りエ
ツジにおける計時カウンタ３１のカウント値、す
なわち各パルスの入力時点の時刻をラツチして保
持する。
立下り特性）に整形されたパルス列で、この入力
パルス信号Ｐがラツチ回路３２に加えられると、
各パルスの所定位置、例えば各パルスの立上りエ
ツジにおける計時カウンタ３１のカウント値、す
なわち各パルスの入力時点の時刻をラツチして保
持する。
制御装置３６は、入力パルス信号Ｐの各パルス
を受けると、ラツチ回路３２に保持されている各
パルスの立上リエツジにおける計時カウンタ３１
のカウント値をメモリ装置３３に順次記憶させ
る。１つのパルスの入力時点の計時カウンタ３１
のカウント値をメモリ装置３３に記憶させると、
制御装置３６はラツチ回路３２に解除信号RFを
送りラツチを解除して次のパルスの入力時点にお
ける計時カウンタ３１のカウント値をラツチさせ
る。こうするとメモリ装置３３には入力パルス信
号Ｐの入力時点における計時カウンタ３１のカウ
ント値が逐次格納される。なお、入力パルス信号
Ｐの入力時点として、各パルスの立上り部分の代
りに立下り部分を用いてもよいことはもちろんで
ある。
を受けると、ラツチ回路３２に保持されている各
パルスの立上リエツジにおける計時カウンタ３１
のカウント値をメモリ装置３３に順次記憶させ
る。１つのパルスの入力時点の計時カウンタ３１
のカウント値をメモリ装置３３に記憶させると、
制御装置３６はラツチ回路３２に解除信号RFを
送りラツチを解除して次のパルスの入力時点にお
ける計時カウンタ３１のカウント値をラツチさせ
る。こうするとメモリ装置３３には入力パルス信
号Ｐの入力時点における計時カウンタ３１のカウ
ント値が逐次格納される。なお、入力パルス信号
Ｐの入力時点として、各パルスの立上り部分の代
りに立下り部分を用いてもよいことはもちろんで
ある。
演算装置３４は、制御装置３６に制御され、メ
モリ装置３３に記憶されたカウント値、すなわち
各入力パルス信号Ｐの所定エツジの入力時点の時
刻のデータを順次読出して、次の式で示す演算を
行つて、入力パルス信号Ｐの周期τを求める。
モリ装置３３に記憶されたカウント値、すなわち
各入力パルス信号Ｐの所定エツジの入力時点の時
刻のデータを順次読出して、次の式で示す演算を
行つて、入力パルス信号Ｐの周期τを求める。
τ＝TPN−TPN-1 ……(1)
ここで、TPNはある１つのパルス入力時点の計
時カウンタ３１のカウント値、TPN-1は直前のパ
ルス入力時点のカウント値である。この入力パル
ス信号Ｐの周期τと基準パルス信号Ｓの基準周波
数sより、演算装置３４は次の演算を行つて周波
数差Δを求める。
時カウンタ３１のカウント値、TPN-1は直前のパ
ルス入力時点のカウント値である。この入力パル
ス信号Ｐの周期τと基準パルス信号Ｓの基準周波
数sより、演算装置３４は次の演算を行つて周波
数差Δを求める。
Δ＝（１／τ）−s ……(2)
ここで基準周波数sは、基準パルス信号Ｓとし
て例えば制御装置３６に内蔵されている基準信号
源を用いるときは、制御装置３６より演算装置３
４に与えられる。
て例えば制御装置３６に内蔵されている基準信号
源を用いるときは、制御装置３６より演算装置３
４に与えられる。
外部から基準パルス信号Ｓが供給されるとき
は、基準パルス信号Ｓを図示のようにスイツチ３
５の接点Ｂ側に接続する。入力パルス信号Ｐの周
期の計測に先立つて、スイツチ３５をＢ側に接続
し、前述の入力パルス信号Ｐの周期を求めたとき
と同様にして、基準パルス信号Ｓの各パルスの入
力時点における計時カウンタ３１のカウント値を
ラツチ回路３２でラツチし、さらにメモリ装置３
３に格納しておく。この記憶処理後スイツチ３５
をＡ側に戻し、入力パルス信号Ｐが選択されるよ
うにする。演算装置３４は前記(1)式に従い、メモ
リ装置３３に格納された基準パルス信号Ｓの隣接
する所定エツジの到来時刻の差から、基準パルス
信号Ｓの基準周期（１／s）を求める。周期と周
波数とは互いに逆数関係にあるので、求められた
周期（１／s）から基準周波数sを求めることが
できる。このsをメモリ装置３３に格納してお
き、前記(2)式の演算を行うときに読み出すように
する。基準周波数fsは十分に安定化されているの
で、一度求めておけばよいが、入力パルス信号Ｐ
と基準パルス信号Ｓの各周期をスイツチ３５を切
換えて時分割的に求めるようにしてもよい。
は、基準パルス信号Ｓを図示のようにスイツチ３
５の接点Ｂ側に接続する。入力パルス信号Ｐの周
期の計測に先立つて、スイツチ３５をＢ側に接続
し、前述の入力パルス信号Ｐの周期を求めたとき
と同様にして、基準パルス信号Ｓの各パルスの入
力時点における計時カウンタ３１のカウント値を
ラツチ回路３２でラツチし、さらにメモリ装置３
３に格納しておく。この記憶処理後スイツチ３５
をＡ側に戻し、入力パルス信号Ｐが選択されるよ
うにする。演算装置３４は前記(1)式に従い、メモ
リ装置３３に格納された基準パルス信号Ｓの隣接
する所定エツジの到来時刻の差から、基準パルス
信号Ｓの基準周期（１／s）を求める。周期と周
波数とは互いに逆数関係にあるので、求められた
周期（１／s）から基準周波数sを求めることが
できる。このsをメモリ装置３３に格納してお
き、前記(2)式の演算を行うときに読み出すように
する。基準周波数fsは十分に安定化されているの
で、一度求めておけばよいが、入力パルス信号Ｐ
と基準パルス信号Ｓの各周期をスイツチ３５を切
換えて時分割的に求めるようにしてもよい。
次に基準パルス信号Ｓに対する入力パルス信号
Ｐの位相差を求める場合について考える。
Ｐの位相差を求める場合について考える。
位相差は、基準パルス信号Ｓの所定エツジの到
来時刻TSNと、入力パルス信号Ｐの所定エツジの
到来時刻TPNとの時間差を求めることにより得ら
れる。すなわち位相差Δφは、 Δφ＝TPN−TSN ……(3) となる。
来時刻TSNと、入力パルス信号Ｐの所定エツジの
到来時刻TPNとの時間差を求めることにより得ら
れる。すなわち位相差Δφは、 Δφ＝TPN−TSN ……(3) となる。
この演算は、制御装置３６の制御下で演算装置
３４によつて行われる。
３４によつて行われる。
ところで基準パルス信号Ｓは安定した周期
（１／s）を有しており、ある１つの所定エツジ
の到来時刻をTSNとし、その直前の所定エツジの
到来時刻をTSN-1とすると、 TSN＝TSN-1＋１／s ……(4) の関係が成立する。
（１／s）を有しており、ある１つの所定エツジ
の到来時刻をTSNとし、その直前の所定エツジの
到来時刻をTSN-1とすると、 TSN＝TSN-1＋１／s ……(4) の関係が成立する。
この関係を逐次展開して行くことにより、ある
１つの基準パルス信号の到来時刻を初期到来時刻
TS0とすると、Ｎ番目の基準パルス信号の到来時
刻TSNは TSN＝TS0＋Ｎ・（１／s） ……(5) にて表すことが出来る。
１つの基準パルス信号の到来時刻を初期到来時刻
TS0とすると、Ｎ番目の基準パルス信号の到来時
刻TSNは TSN＝TS0＋Ｎ・（１／s） ……(5) にて表すことが出来る。
すなわち、基準パルス信号の所定エツジの到来
時刻は、基準となる初期到来時刻TS0に対する絶
対的な時刻として表される。
時刻は、基準となる初期到来時刻TS0に対する絶
対的な時刻として表される。
従つて初期到来時刻TS0を求めた後のＮ番目の
入力パルス信号Ｐの所定エツジの到来時刻TPNと
(5)式によつて求められた基準パルス信号の所定エ
ツジの到来時刻TSNとの時間差を求めることによ
つて、両信号間の絶対位相差Δφが求められる。
すなわち Δφ＝TPN−（TS0＋Ｎ・（１／s）） (6) となる。
入力パルス信号Ｐの所定エツジの到来時刻TPNと
(5)式によつて求められた基準パルス信号の所定エ
ツジの到来時刻TSNとの時間差を求めることによ
つて、両信号間の絶対位相差Δφが求められる。
すなわち Δφ＝TPN−（TS0＋Ｎ・（１／s）） (6) となる。
第５図は、本考案による位相差Δφの検出動作
を説明するための模式図であり、基準パルス信号
Ｓが同図ａに示す如く、周期１／sごとに所定の
エツジが発生する様子を示している。
を説明するための模式図であり、基準パルス信号
Ｓが同図ａに示す如く、周期１／sごとに所定の
エツジが発生する様子を示している。
基準パルス信号Ｓの各パルスの発生タイミング
TS1，TS2，TS3，……はそれぞれ TS1＝TS0＋１／s TS2＝TS1＋１／s＝TS0＋２／s TS3＝TS2＋１／s＝TS0＋３／s 〓 〓 TSN＝TS0＋Ｎ・（１／s） のように表されることがわかる。
TS1，TS2，TS3，……はそれぞれ TS1＝TS0＋１／s TS2＝TS1＋１／s＝TS0＋２／s TS3＝TS2＋１／s＝TS0＋３／s 〓 〓 TSN＝TS0＋Ｎ・（１／s） のように表されることがわかる。
そして同図ｂに示すような入力パルス信号Ｐの
発生タイミングTP1，TP2，TP3，TP4，……と、
これら基準パルス信号Ｓの各パルスの発生タイミ
ングとの差を演算することによつて、第５図中に
示した位相差Δφが、各パルス毎に検出されるの
である。
発生タイミングTP1，TP2，TP3，TP4，……と、
これら基準パルス信号Ｓの各パルスの発生タイミ
ングとの差を演算することによつて、第５図中に
示した位相差Δφが、各パルス毎に検出されるの
である。
このように演算によつて求まる位相差Δφは、
第２図の従来の位相比較器のような飽和特性を有
しておらず、位相差Δφが±π以上あつても、そ
のときは(6)式の演算結果の絶対値がその位相差
Δφに応じた絶対値を呈するのである。
第２図の従来の位相比較器のような飽和特性を有
しておらず、位相差Δφが±π以上あつても、そ
のときは(6)式の演算結果の絶対値がその位相差
Δφに応じた絶対値を呈するのである。
また、図においてスイツチ３５をＢ側に接続
し、基準パルス信号Ｓのパルスが加わると、その
ときの計時カウンタ３１のカウント値をラツチ回
路３２にラツチすると同時にスイツチをＡ側に切
換えて次の入力パルス信号Ｐのパルスの入力時点
をラツチするようにしてもよい。この場合は、ス
イツチ３５、ラツチ回路３２を初めとして各装置
に高速動作のものが必要となるが、位相差Δφを
精度良く求めることができる。
し、基準パルス信号Ｓのパルスが加わると、その
ときの計時カウンタ３１のカウント値をラツチ回
路３２にラツチすると同時にスイツチをＡ側に切
換えて次の入力パルス信号Ｐのパルスの入力時点
をラツチするようにしてもよい。この場合は、ス
イツチ３５、ラツチ回路３２を初めとして各装置
に高速動作のものが必要となるが、位相差Δφを
精度良く求めることができる。
なお、入力パルス信号Ｐ又は基準パルス信号Ｓ
の周期を求める際、前後２個のパルスの入力時点
の差の代りに、ｎ個（ｎは整数）のパルス間隔、
すなわち整数倍の周期に当たる時間をラツチし、
それを１／ｎにすることにより基準パルス信号Ｓ
の周期（１／s）及び入力パルス信号Ｐの周期τ
を求めるようにしてもよい。このようにすると、
精度が向上し、かつ偽入力信号による誤差を除去
することができる。ｎ個毎に計時カウンタ３１の
カウント値をラツチするためには、例えば、ｎ−
１進カウンタ又はその時間に相当するタイマを用
いその出力をラツチ回路３２の解除信号RFとす
ればよい。
の周期を求める際、前後２個のパルスの入力時点
の差の代りに、ｎ個（ｎは整数）のパルス間隔、
すなわち整数倍の周期に当たる時間をラツチし、
それを１／ｎにすることにより基準パルス信号Ｓ
の周期（１／s）及び入力パルス信号Ｐの周期τ
を求めるようにしてもよい。このようにすると、
精度が向上し、かつ偽入力信号による誤差を除去
することができる。ｎ個毎に計時カウンタ３１の
カウント値をラツチするためには、例えば、ｎ−
１進カウンタ又はその時間に相当するタイマを用
いその出力をラツチ回路３２の解除信号RFとす
ればよい。
また入力パルス信号Ｐの周期τを前記(1)式で求
める際、今回のカウント値TPNをラツチ回路３２
から直接演算装置３４に加え、演算装置３４は、
このラツチ回路３２からのTPNとメモリ装置３３
から読み出したTPN-1を用いてτを求めるように
してもよい。このようにすると、TPN及びTPN-1
を共にメモリ装置３３から読出して演算する場合
に比して、演算処理を高速かつ簡単化することが
できる。
める際、今回のカウント値TPNをラツチ回路３２
から直接演算装置３４に加え、演算装置３４は、
このラツチ回路３２からのTPNとメモリ装置３３
から読み出したTPN-1を用いてτを求めるように
してもよい。このようにすると、TPN及びTPN-1
を共にメモリ装置３３から読出して演算する場合
に比して、演算処理を高速かつ簡単化することが
できる。
さらに第１図において、ラツチ回路３２、メモ
リ装置３３、演算装置３４及び制御装置３６、場
合によつては計時カウンタ３１も含めて、１個の
マイクロプロセツサによつて構成することができ
るので、本考案の装置は極めて小型、軽量化する
ことができる。
リ装置３３、演算装置３４及び制御装置３６、場
合によつては計時カウンタ３１も含めて、１個の
マイクロプロセツサによつて構成することができ
るので、本考案の装置は極めて小型、軽量化する
ことができる。
［考案の効果］
以上説明したように、本考案のデイジタル位相
比較器によれば、基準パルス信号の初期到来時刻
TS0からの絶対位相誤差を求めるものであるの
で、各サンプル間の位相誤差が累積することがな
いと共に、基準パルス信号による基準位相は、一
度記憶された基準周期及び初期到来時刻によつて
求められるので、メモリ制御が簡単になる。また
演算により位相差Δφを求めるようにしたので、
位相差が±πを超える場合であつても位相比較特
性が飽和することがないので、過渡応答特性を良
好にすることができる。また、１個の計時カウン
タを用いた簡単な構成であるため、全体を１個の
マイクロプロセツサで構成して小型、軽量化を図
ることができるなどの効果を有するものである。
比較器によれば、基準パルス信号の初期到来時刻
TS0からの絶対位相誤差を求めるものであるの
で、各サンプル間の位相誤差が累積することがな
いと共に、基準パルス信号による基準位相は、一
度記憶された基準周期及び初期到来時刻によつて
求められるので、メモリ制御が簡単になる。また
演算により位相差Δφを求めるようにしたので、
位相差が±πを超える場合であつても位相比較特
性が飽和することがないので、過渡応答特性を良
好にすることができる。また、１個の計時カウン
タを用いた簡単な構成であるため、全体を１個の
マイクロプロセツサで構成して小型、軽量化を図
ることができるなどの効果を有するものである。
第１図は本考案の一実施例の構成を示すブロツ
ク図、第２図は従来のデイジタル位相比較器の一
例の構成を示すブロツク図、第３図は第２図の動
作波形図、第４図は第２図のデイジタル位相比較
器の応答特性を示す図、第５図は本考案の位相比
較動作を説明するための模式図である。 １０……位相比較部、１１，１２，１３，１４
……インバータ、１５，１６……フリツプフロツ
プ、１７，１８，１９……ナンドゲート、２０…
…電流切換型スイツチ回路、３１……計時カウン
タ、３２……ラツチ回路、３３……メモリ装置、
３４……演算装置、３５……スイツチ、３６……
制御装置。
ク図、第２図は従来のデイジタル位相比較器の一
例の構成を示すブロツク図、第３図は第２図の動
作波形図、第４図は第２図のデイジタル位相比較
器の応答特性を示す図、第５図は本考案の位相比
較動作を説明するための模式図である。 １０……位相比較部、１１，１２，１３，１４
……インバータ、１５，１６……フリツプフロツ
プ、１７，１８，１９……ナンドゲート、２０…
…電流切換型スイツチ回路、３１……計時カウン
タ、３２……ラツチ回路、３３……メモリ装置、
３４……演算装置、３５……スイツチ、３６……
制御装置。
Claims (1)
- 【実用新案登録請求の範囲】 周期性入力パルス信号又は周期性基準パルス信
号とを選択する切換え手段と、 タイマと、 前記周期性基準パルス信号が選択されたとき
に、その周期（１／s）と、前記タイマにより測
定される前記周期性基準パルス信号の所定位置の
初期到来時刻TS0を記憶する記憶手段と、 前記周期性入力パルス信号が選択されたとき、
前記周期性入力パルス信号の所定位置が到来する
ごとに、その時点において前記タイマにより計測
される時刻をラツチして出力するラツチ回路と、 前記初期到来時刻TS0後におけるＮ回目の前記
周期性入力パルス信号の所定位置の到来時におい
て前記ラツチ回路にラツチされた時刻TPNと前記
記憶手段に記憶された初期到来時刻TS0及び周期
（１／s）とで TPN−（TS0＋Ｎ・（１／s）） なる演算を行う演算手段とを備え、 前記演算手段による演算結果を位相差情報とし
て出力することを特徴とするデイジタル位相比較
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984112452U JPS6128070U (ja) | 1984-07-26 | 1984-07-26 | デイジタル周波数位相比較器 |
| US07/008,087 US4785251A (en) | 1984-07-26 | 1987-01-21 | Digital frequency and phase comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984112452U JPS6128070U (ja) | 1984-07-26 | 1984-07-26 | デイジタル周波数位相比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6128070U JPS6128070U (ja) | 1986-02-19 |
| JPH0447664Y2 true JPH0447664Y2 (ja) | 1992-11-10 |
Family
ID=14586985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984112452U Granted JPS6128070U (ja) | 1984-07-26 | 1984-07-26 | デイジタル周波数位相比較器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4785251A (ja) |
| JP (1) | JPS6128070U (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752389Y2 (ja) * | 1989-02-17 | 1995-11-29 | トキコ株式会社 | 空気圧縮機 |
| US5258721A (en) * | 1990-08-27 | 1993-11-02 | Dallas Semiconductor Corp. | Ring signal detection circuit |
| US5317524A (en) * | 1991-09-19 | 1994-05-31 | Allied-Signal Inc. | Spectral signal analyzer system |
| US8258845B1 (en) * | 2005-05-20 | 2012-09-04 | Xilinx, Inc. | Clock auto-phasing for reduced jitter |
| EP3196661B1 (en) * | 2009-02-27 | 2021-04-21 | Furuno Electric Co., Ltd. | Frequency measuring device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035637B2 (ja) * | 1975-06-05 | 1985-08-15 | シチズン時計株式会社 | 電子時計 |
| JPS5332776A (en) * | 1976-09-08 | 1978-03-28 | Hitachi Ltd | Phase comparison circuit |
| JPS593704B2 (ja) * | 1976-09-08 | 1984-01-25 | 株式会社日立製作所 | 周期比較回路 |
| DE3025356A1 (de) * | 1980-07-04 | 1982-01-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung |
| US4488108A (en) * | 1982-08-27 | 1984-12-11 | Rockwell International Corporation | Phase detector error compensation apparatus |
| US4600994A (en) * | 1982-10-06 | 1986-07-15 | Takeda Riken Kogyo Kabushikikaisha | Phase difference measuring apparatus |
| AU2592384A (en) * | 1983-03-26 | 1984-09-27 | Itt Industries, Inc. | Digital horizontal synchronization |
-
1984
- 1984-07-26 JP JP1984112452U patent/JPS6128070U/ja active Granted
-
1987
- 1987-01-21 US US07/008,087 patent/US4785251A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6128070U (ja) | 1986-02-19 |
| US4785251A (en) | 1988-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447664Y2 (ja) | ||
| KR920007349A (ko) | 디지틀 펄스 처리장치 | |
| JPH03134574A (ja) | パルス持続時間測定方法および回路 | |
| JPH0534474A (ja) | 計測タイマ装置 | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JP3248143B2 (ja) | デジタルａｃサーボ装置 | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JP2000059206A (ja) | パルス入力回路におけるパルスカウント方式 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JP2725463B2 (ja) | サーボモータの速度検出装置 | |
| JPH0541947B2 (ja) | ||
| JP2655165B2 (ja) | 同期インバータの同期方法、同期信号発生回路および同期インバータ装置 | |
| JPH0329749Y2 (ja) | ||
| JPH05332788A (ja) | ロータリーエンコーダのデータ処理装置 | |
| JPH03235527A (ja) | Ａ／ｄ変換器 | |
| JPH04194776A (ja) | 時間差測定回路 | |
| SU1297226A1 (ru) | Преобразователь переменного напр жени в код | |
| JPH0340847B2 (ja) | ||
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| SU1210099A1 (ru) | Измеритель скорости с квазипосто нной погрешностью измерени | |
| JPH0122087Y2 (ja) | ||
| JPH0786414B2 (ja) | 位置や速度を検出する装置 | |
| JPS6134623B2 (ja) | ||
| JPH0812214B2 (ja) | 相関式時間差計 | |
| JPH01212368A (ja) | パルス幅計測回路 |