JPH0447869A - フェード処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はビデオ編集機等に用いられ、映像信号等のレ
ベルをそれぞれ徐々に増加し、あるいは減少し、映像や
音量をフェードイン／フェードアウト（ｆａｄｅ　ｉｎ
／ｆａｄｅ　ｏｕｔ）するフェード処理装置に係り、更
に詳しくはその漸次増加あるいは漸次減少をディジタル
処理で行なうようにしたフェード処理装置に関するもの
である。

［従来の技術］ 従来、この種のフェード（Ｆａｄｅ）処理装置は、例え
ばアナログ式である場合、スライド式の可変抵抗（アッ
テネータ）に映像信号等を入力し、その可変抵抗値を変
えることにより、つまり０％から１００％までの利得を
制御することにより、それら信号のレベルを変え、この
信号を混合するようになっている。

そのフェード処理装置によるフェードイン、フェードア
ウトには、スライド式の可変抵抗を用いているため、安
価に済ませられるが、可変抵抗値をスライド操作で変え
る、つまり手動に頼らざるを得なかった。

［発明が解決しようとする課題］ ところで、ビデオ編集機等はディジタル化が盛んに行わ
れ、上記フェード処理装置のコントロールもディジタル
で行われるようになるが、そのディジタル化によりノイ
ズが発生し、このノイズの影響を防止するため、例えば
種々注意を払って設計等をしなければならなかった。

この発明は上記問題点に鑑みなされたものであり、その
目的は映像信号のフェードイン／フェードアウトをディ
ジタル処理で行なうことができ、ノイズの影響を考慮し
なくともよいようにした安価なフェード処理装置を提供
することにある。

［問題点を解決するための手段］ 上記目的を達成するために、この発明は、映像信号のレ
ベルを漸次増加あるいは漸次減少し、その映像のフェー
ドイン、フェードアウトを可能とするフェード処理装置
において、上記映像信号等のディジタル映像データのビ
ット数に対応して、漸次増加し、あるいは漸次減少して
いるデータを交互に書き込み可能な第１および第２のメ
モリと、上記漸次増加したデータあるいは漸次減少した
データを交互にその第１および第２のメモリに書き込む
ための第１および第２のバッファと、この第１あるいは
第２のバッファを介して漸次増減あるいは漸次減少した
データを第１および第２のメモリに交互に書き込むマイ
クロコンピュータと、このマイクロコンピュータからの
アドレスと入力映像データと上記映像信号のＶ同期毎に
切り替える第１および第２のセレクタと、上記第１のメ
モリの出力データと第２のメモリの出力データと上記■
同期毎に切り替える第３のセレクタとを備え、上記漸次
増加あるいは漸次減少したデータを上記マイクロコンピ
ュータからのアドレスで第１および第２のメモリに交互
に書き込み、上記ディジタル映像データをアドレスとし
てその第１および第２のメモリのデータを交互に読み出
し、この読み出したデータを映像データとして出力する
ようにしたことを要旨とする。

［作　　用］ 上記構成としたので、映像信号のＶ同期毎に、第１およ
び第２のセレクタ部が切り替えられ１例えば第１のセレ
クタ部がマイクロコンピュータ側に切り替えられた場合
、第２のセレクタ部がディジタル映像データ側に切り替
えられる。このように、第１のセレクタ部と第２のセレ
クタ部は必ず反対に切り替えられるため、例えばフェー
ドインの場合、マイクロコンピュータからの漸次増加し
たデータが第１および第２のメモリにＶ同期毎に交互に
書き込まれる。そして、第１のメモリに漸次増加したデ
ータを書き込んでいるときには、映像データが第２のメ
モリのアドレスとなるため、その第２のメモリのデータ
（前回書き込まれたデータ）が第３のセレクタ部を介し
て映像データとして出力される。

続いて、次のＶ同期で、マイクロコンピュータからの漸
次増加したデータを第２のメモリに書き込んでいるとき
には、映像データが第１のメモリのアドレスとなるため
、その第１のメモリのデータ（前回書き込まれたデータ
）が第３のセレクタ部を介して映像データとして出力さ
れる。

このように、■同期毎に、漸次増加しているデータが映
像データとして出力するようにしたので。

映像信号のフェートインをディジタル処理で行なうこと
ができる。また、フェードアウトの場合には、漸次減少
したデータを第１および第２のメモリにＶ同期毎に交互
に書き込むようにすればよい。

［実　施　例］ 以下、この発明の実施例を第１図乃至第３図に基づいて
説明する。

第１図において、フェード処理装置には、映像信号等の
ディジタル映像データを漸次増加あるいは漸次減少して
いるデータを交互に書き込み、そのディジタル映像デー
タをアドレスとしてデータを読み出す第１および第２の
メモリ（ＲＡＭニルツクアップテーブル）１，２と、上
記漸次増加あるいはた漸次減少しているデータを交互に
第１および第２のメモリ１，２に書き込むための第１お
よび第２のバッファ部３，４と、その漸次増加あるいは
た漸次減少しているデータを第１あるいは第２のバッフ
ァ部３，４を介して第１あるいは第２のメモリ１，２に
交互に書き込む制御を行なうマイクロコンピュータ５と
、このマイクロコンピュータ５からのアドレスと上記デ
ィジタル映像データとを切り替えて第１あるいは第２の
メモリ１，２に出力する第１および第２のセレクタ部６
，７と。

上記第１および第２のメモリから交互に読み出されたデ
ータを出力する第３のセレクタ部８とが備えられている
。

次に、上記構成のフェード処理装置の動作を第２のタイ
ムチャートおよび第３図のメモリの模式図を参照して説
明する。

まず、映像信号等がディジタルに変換され、ディジタル
映像データが得られており、マイクロコンピュータ５に
はその映像信号等の映像をフェードイン（ｆａｄｅ　ｉ
ｎ）する指示が入力されているものとする。

すると、マイクロコンピュータ５においては、そのフェ
ードインのために漸次増減しているデータを第１および
第２のメモリ１，２に交互に書き込む制御が行われる。

このとき、上記映像信号等のＶ同期（第２図（ａ）に示
す）で第１のセレクタ部６がＡ側に切り替えられ（第２
図（ｂ）に示す）、第２のセレクタ部７に切り替えられ
（第２図（Ｃ）に示す）、マイクロコンピュータ５から
のアドレスが第１のメモリ１の指定とされ、かつ、第１
のバッファ部３がＯＮにされる。したがって、マイクロ
コンピュータ５にてアドレス（００，０１，０２，・・
・、　ＦＥ。

ＦＦ）で最初のデータ（第３図上で右端示す；００，０
０゜００、・・・、ｏｏ、ｏｏ）が第１のバッファ部３
を介して第１のメモリ１に書き込まれることになる（第
２図（ｅ）に示す）、そして、次のＶ同期で第２のセレ
クタ部７がＡ側に切り替えられ、第１のセレクタ部６が
Ｂ側に切り替えられ、マイクロコンピュータからのアド
レスが第２のメモリ２のアドレス指定となり、ディジタ
ル映像データが第１のメモリ１のアドレス指定となる。

したがって、マイクロコンピュータにてアドレス（００
，０１，０２，・・・、　ＦＥ、ＦＦ）で前回のデータ
より増加したデータ（例えばｏｏ、ｏｏ、ｏｏ。

・・・、０１，０１，０２）が第２のバッファ部４を介
して第２のメモリ２に書き込まれる（第２図（ｆ）に示
す）。

以下同様にして映像信号等のＶ同期毎に、第１のセレク
タ部６および第２のセレクタ部７が交互にＡ側に切り替
えられるため、第３図の右端から左端に示されているよ
うに、第１および第２のメモリ１，２には漸次増加して
いるデータが交互に書き込まれることになる。

一方、第１のセレクタ部６がＡ側に切り替えられている
とき、つまり第１のメモリ１に漸次増加したデータを書
き込んでいるときには、第２のセレクタ部６がＢ側に切
り替えられるため、入力ディジタル映像データが第２の
セレクタ部７を介して第２のメモリ２のアドレス指定と
なる。したがって、第３図の中央に示すデータが第２の
メモリ２に書き込まれている場合、入力ディジタル映像
データが（０３）であると、（００）が読み出され、そ
の映像データが（ＦＣ）であると、（７Ｃ）が読み出さ
れることになる。また、第２のセレクタ部７がＡ側に切
り替えられているとき、つまり第２のメモリ２に漸次増
加したデータを書き込んでいるときには、第１のセレク
タ部６がＢ側に切り替えられているため、入力ディジタ
ル映像データが第１のセレクタ部６を介して第１のメモ
リ１のアドレス指定となる。したがって、第３図の左端
に示すデータが第１のメモリ１に書き込まれている場合
、ムカデイジタル映像データが（０３）であると、（０
３）が読み出され、その映像（ＦＣ）であると、（Ｆ　
Ｃ）が読み出される。

続いて、第２図（ｄ）に示されているように、第３のセ
レクタ部８においては、上記映像信号の■同期により、
第１のメモリ１のデータが読み出されているとき、つま
り第２のメモリ２に漸次増加したデータを書き込んでい
るときにはＡ側に切り替えられ、その逆のときにはＢ側
に切り替えられる。したがって、第１および第２のメモ
リ１，２に交互に書き込まれたデータ（漸次増加してい
るデータ）が第３のセレクタ部８を介してディジタル映
像データとして出力される。

このように、フェードイン動作の場合、第１および第２
のメモリ１，２に漸次増加しているデータを交互に書き
込み、つまり第１および第２のメモリ１，３のデータを
漸次増加したデータで更新し、入力ディジタル映像デー
タに近づけるようにしたので、第１および第２のメモリ
１，２をルックアップテーブルとし、このテーブルのデ
ータを読み出すアドレスを入力ディジタル映像データす
ることで、フェードインが可能になる。

なお、上記実施例ではフェードイン動作につぃて説明し
たが、フェードアウト動作の場合であっても同じである
。この場合、第３図の左端から右端に示されているよう
に、第１および第２のメモリ１，２に交互に書き込むデ
ータは漸次減少しているものとなる。

また、第１および第２のメモリ１，２のデータを書き替
えるようにしたので、そのデータの更新を変え、例えば
映像を明るくシ、真っ白（データが全て“ＦＦ”）にし
たとき、映像を切り替え、再び映像データを元に戻すと
いう１種々異なる効果を得ることができる。

［発明の効果コ 以上説明したように、この発明のフェード処理装置によ
れば、ディジタル映像データのビット数に対応して、■
同期で漸次増加あるいは漸次減少しているデータを第１
および第２のメモリに交互に書き込み、この第１および
第２のメモリをルックアップテーブルとし、ディジタル
映像データをそのテーブルのアドレスとしたので、■同
期で漸次増加しているデータを第１および第２のメモリ
に交互に書き込むことにより、フェードイン動作が可能
となり、逆にＶ同期で漸次減少しているデータを第１お
よび第２のメモリに交互に書き込むことにより、フェー
ドアウト動作が可能となり、フェードイン／アウトをデ
ィジタル処理で行なうことができ、ノイズの影響を受け
ないという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すフェード処理装置の
概略的ブロック図、第２図は上記フェード処理装置の動
作を説明するためのタイムチャート図、第３図は上記フ
ェード処理装置に用いられるメモリの模式図である。 図中、１は第１のメモリ部（ＲＡＭ）、２は第２のメモ
リ部（ＲＡＭ）、３は第１のバッファ部、４は第２のバ
ッファ部、５はマイクロコンピュータ、６は第１のセレ
クタ部、７は第２のセレクタ部、８は第３のセレクタ部
である。 特許出願人　　株式会社　富士通ゼネラル代理人　弁理
士　　大　原　拓　也 手 続 補 正 書（自発） １゜ 事件の表示 平成２年特許願第１５６７９０号 ２゜ 発明の名称 フェード処理装置 ４゜ ５゜

Claims (1)

【特許請求の範囲】
1. （１）映像信号のレベルを漸次増加あるいは漸次減少し
   、その映像のフェードイン、フェードアウトを可能とす
   るフェード処理装置において、前記映像信号等のディジ
   タル映像データのビット数に対応して、漸次増加し、あ
   るいは漸次減少しているデータを交互に書き込み可能な
   第１および第２のメモリと、 前記漸次増加したデータあるいは漸次減少したデータを
   交互にその第１および第２のメモリに書き込むための第
   １および第２のバッファと、該第１あるいは第２のバッ
   ファを介して漸次増減あるいは漸次減少したデータを第
   １および第２のメモリに交互に書き込むマイクロコンピ
   ュータと、 該マイクロコンピュータからのアドレスと入力映像デー
   タと前記映像信号のＶ同期毎に切り替える第１および第
   ２のセレクタと、 前記第１のメモリの出力データと第２のメモリの出力デ
   ータと前記Ｖ同期毎に切り替える第３のセレクタとを備
   え、 前記漸次増加あるいは漸次減少したデータを前記マイク
   ロコンピュータからのアドレスで第１および第２のメモ
   リに交互に書き込み、前記ディジタル映像データをアド
   レスとしてその第１および第２のメモリのデータを交互
   に読み出し、該読み出したデータを映像データとして出
   力するようにしたことを特徴とするフェード処理装置。