JPH06197280A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JPH06197280A
JPH06197280A JP5178542A JP17854293A JPH06197280A JP H06197280 A JPH06197280 A JP H06197280A JP 5178542 A JP5178542 A JP 5178542A JP 17854293 A JP17854293 A JP 17854293A JP H06197280 A JPH06197280 A JP H06197280A
Authority
JP
Japan
Prior art keywords
region
potential
base
voltage
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5178542A
Other languages
English (en)
Other versions
JPH0817462B2 (ja
Inventor
Tadahiro Omi
忠弘 大見
Nobuyoshi Tanaka
信義 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5178542A priority Critical patent/JPH0817462B2/ja
Publication of JPH06197280A publication Critical patent/JPH06197280A/ja
Publication of JPH0817462B2 publication Critical patent/JPH0817462B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【目的】 非破壊モードで出力信号を得る。残像やノイ
ズ除去のためのリフレッシュを高速で行う。 【構成】 エミッタが容量負荷を含む出力回路に電気的
に接続され、光生成されるキャリアをベースに蓄積可能
なトランジスタ30と、該キャリアに基づいて信号を読出
した後のリフレッシュ動作において、エミッタを基準電
位に保持し、ベースに蓄積されたキャリアを除く為のリ
フレッシュ手段と、を具備し、蓄積動作、読み出し動作
及びリフレッシュ動作を行う光電変換装置において、リ
フレッシュ手段は、ベースに基準電圧源からエミッタ，
コレクタに対して独立的に電位を与え、基準電位に保持
された状態のエミッタ−ベース接合部を順方向にバイア
スする手段48〜48",35〜35" である光電変換装置及びこ
の光電変換装置を用いた光電変換方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光電変換装置および光
電変換方法に係り、特に光入射により発生したキャリア
を蓄積し、蓄積されたキャリアに基づいて信号を読み出
す光電変換装置及び光電変換方法に関する。
【０００２】
【従来の技術】近年、光電変換装置殊に、固体撮像装置
に関する研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。
【０００３】これらの固体撮像装置は、大きく分けると
ＣＣＤ型とＭＯＳ型の２つに分類される。ＣＣＤ型撮像
装置は、ＭＯＳキャパシタ電極下にポテンシャルの井戸
を形成し、光の入射により発生した電荷をこの井戸に蓄
積し、読出し時には、これらのポテンシャルの井戸を、
電極にかけるパルスにより順次動かして、蓄積された電
荷を出力アンプ部まで転送して読出すという原理を用い
ている。またＣＣＤ型撮像装置の中には、受光部はｐｎ
接合ダイオード構造を使い、転送部はＣＣＤ構造で行う
というタイプのものもある。また一方、ＭＯＳ型撮像装
置は、受光部を構成するｐｎ接合よりなるフォトダイオ
ードの夫々に光の入射により発生した電荷を蓄積し、読
出し時には、それぞれのフォトダイオードに接続された
ＭＯＳスイッチングトランジスタを順次オンすることに
より蓄積された電荷を出力アンプ部に読出すという原理
を用いている。
【０００４】ＣＣＤ型撮像装置は、比較的簡単な構造を
もち、また、発生し得る雑音からみても、最終段におけ
るフローティング・ディフュージョンよりなる電荷検出
器の容量値だけがランダム雑音に寄与するので、比較的
低雑音の撮像装置であり、低照度撮影が可能である。た
だし、ＣＣＤ型撮像装置を作るプロセス的制約から、出
力アンプとしてＭＯＳ型アンプがオンチップ化されるた
め、シリコンと、ＳｉＯ2 膜との界面から画像上、目に
つきやすい、１／ｆ雑音が発生する。従って、低雑音と
はいいながら、その性能に限界が存在している。また、
高解像度化を図るためにセル数を増加させて高密度化す
ると、一つのポテンシャル井戸に蓄積できる最大の電荷
量が減少し、ダイナミックレンジがとれなくなるので、
今後、固体撮像装置が高解像度化されていく上で大きな
問題となる。また、ＣＣＤ型の撮像装置は、ポテンシャ
ルの井戸を順次動かしながら蓄積電荷を転送していくわ
けであるから、セルの一つに欠陥が存在してもそこで電
荷転送がストップしたり、あるいは、極端に悪くなって
しまい、製造歩留りが上がらないという欠点も有してい
る。
【０００５】これに対してＭＯＳ型撮像装置は、構造的
にはＣＣＤ型撮像装置、特にフレーム転送型の装置に比
較して少し複雑ではあるが、蓄積容量を大きくし得る様
に構成でき、ダイナミックレンジを広くとれるという優
位性をもつ。また、たとえセルの１つに欠陥が存在して
も、Ｘ−Ｙアドレス方式のためその欠陥による他のセル
への影響がなく、製造歩留り的には有利である。しかし
ながら、このＭＯＳ型撮像装置では、信号読出し時に各
フォトダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロップが発生し、出力電圧が下がっ
てしまうこと、配線容量が大きく、これによるランダム
雑音の発生が大きいこと、また各フォトダイオードおよ
び水平スキャン用のＭＯＳスイッチングトランジスタの
寄生容量のばらつきによる固定パターン雑音の混入等が
あり、ＣＣＤ型撮像装置に比較して低照度撮影はむずか
しいこと等の欠点を有している。
【０００６】また、将来の撮像装置の高解像度化におい
ては各セルのサイズが縮小され、蓄積電荷が減少してい
く。これに対しチップサイズから決まってくる配線容量
は、たとえ線幅を細くしてもあまり下がらない。このた
め、ＭＯＳ型撮像装置は、ますますＳ／Ｎ的に不利にな
る。
【０００７】ＣＣＤ型およびＭＯＳ型撮像装置は、以上
の様な一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とされる高
解像度化を進めていくうえで本質的に大きな問題を有し
ているといえる。
【０００８】これに対して、固体撮像装置に関し、特開
昭５６−１５０８７８号公報“半導体撮像装置”、特開
昭５６−１５７０７３号公報“半導体撮像装置”、特開
昭５６−１６５４７３号公報“半導体撮像装置”に新し
い方式が提案されている。ＣＣＤ型、ＭＯＳ型の撮像装
置が、光入射により発生した電荷を主電極（例えばＭＯ
Ｓトランジスタのソース）に蓄積するのに対して、ここ
で提案されている方式は、光入射により発生した電荷
を、制御電極（例えばバイポーラ・トランジスタのベー
ス、ＳＩＴ（静電誘導トランジスタ）あるいはＭＯＳト
ランジスタのゲート）に蓄積し、光により発生した電荷
により、流れる電流をコントロールするという新しい考
え方にもとずくものである。すなわち、ＣＣＤ型、ＭＯ
Ｓ型が、蓄積された電荷そのものを外部へ読出してくる
のに対して、ここで提案されている方式は、各セルの増
幅機能により電荷増幅してから蓄積された電荷を読出す
わけであり、また見方を変えるとインピーダンス変換に
より低インピーダンス出力として読出すわけである。従
って、ここで提案されている方式は、高出力、広ダイナ
ミックレンジ、低雑音であり、かつ、光信号により励起
されたキャリア（電荷）は制御電極に蓄積することか
ら、非破壊読出しができる等のいくつかのメリットを有
している。さらに将来の高解像度化に対しても可能性を
有する方式であるといえる。
【０００９】
【発明が解決しようとする課題】しかしながら、この方
式は、基本的にＸ−Ｙアドレス方式であり、上記公報に
記載されている素子構造は、従来のＭＯＳ型撮像装置の
各セルにバイポーラトランジスタ、ＳＩＴトランジスタ
等の増幅素子を複合化したものを基本構成としている。
そのため、比較的複雑な構造をしており、高解像化の可
能性を有しながらも、そのままでは高解像化には限界が
存在する。
【００１０】また以下に述べる点においても限界が存在
している。上記特開昭56-150878 号公報、特開昭56- 15
7073号公報、特開昭56-165473 号公報及び「 SIT (Stat
ic Injection Transistor)イメージセンサへの応用、テ
レビジョン学会技術報告（以下ＴＶ学会誌と称する）」
は、本願発明の発明者の内一人が係った従来技術の一代
表例を示すものである。
【００１１】特開昭56-150878 号公報、特開昭56-15707
3 号公報には、Ｎ+ 、Ｐ+ 、Ｉ（又はＰ- 、Ｎ- ）、Ｎ
+ 領域からなるフック構造のＰ+ 領域に電荷を蓄積し、
接地電位との間でキャパシタを形成しているＮ+ 領域の
電位をスイッチングトランジスタで読み出す方式の構成
が記載されている。
【００１２】しかしながら、この構成では出力信号の高
速で直線性が十分な読み出しが行えない。また読み出し
後のリセット動作においてもＰ+ 領域を接地するだけ
で、出力側のリセットすらしておらず、目につくような
残像が多く発生する。また固定パターンノイズも大き
い。
【００１３】一方、特開昭56-165473 号公報には、Ｎ+
領域、浮遊状態のＰ+ 領域、高抵抗領域及びパルス電圧
が印加される透明電極に接続されたＮ+ 領域とで構成さ
れる、Ｎ+ 、Ｐ+ 、Ｉ（又はＰ- 、Ｎ- ）、Ｎ+ 領域の
フック構造が示されている。そして浮遊状態のＮ+ 領域
は同時に読み出し用トランジスタの主電極領域の一つと
なっており、読み出し動作時にはトランジスタがオンし
て正に帯電したＮ+ 領域へ電子が流入してその電圧変化
を信号として読み出しを行う。しかしながら、これも出
力信号の高速で直線性が十分な読み出しができない。ま
た、読み出し後のリセット動作においても出力回路とは
反対側の透明電極側のＮ+ 領域を０か僅かに負電位にセ
ットするだけで出力側のリセットもないために目につく
ような残像が多く発生してしまう。更に高速リフレッシ
ュもできない。
【００１４】そして、ＴＶ学会誌には、ゲート蓄積型ホ
トセルとベース蓄積型ホトセルとが示されている。この
うちゲート蓄積型ホトセルは、ゲートを浮遊状態として
絶縁膜を介したリフレッシュ線を介してゲート領域を予
め所定の電圧に逆バイアスし、ソース接地抵抗負荷の出
力回路に読み出す構成である。しかしながら、この構成
では、出力信号を高速で読み出そうとすると十分な直線
性が得られない。なぜならば、読み出し時に十分な順バ
イアスがかからない為に短時間では出力電圧が必要な値
に到達しないからである。又、出力側のリセットすらな
いので、リセット動作が不十分で残像が多く発生してし
まう。
【００１５】一方、ベース蓄積型ホトセルは、Ｎ+ 、Ｐ
+ 、Ｎ- 、Ｎ+ ホトトランジスタ構造を有しており、浮
遊状態とされたベース（Ｐ+ ）、パルス的に電圧が印加
されるコレクタ（Ｎ+ ）と、容量とスイッチングＭＯＳ
ＦＥＴとを含むエミッタホロアの出力回路が接続された
エミッタ（Ｎ+ ）と、で構成されている。しかしなが
ら、この構成ではコレクタに電圧を印加することで読み
出しを行っている為に、図５や図６，図７で後述するよ
うに高速動作で直線性を確保することが難しい。またリ
フレッシュにおいてもエミッタとコレクタとを接地する
だけであるので固定パターンノイズが大きく高速リフレ
ッシュができない。
【００１６】また、以上の従来技術とは別に、米国特許
第3,624,428 号明細書や特公昭50-38531号公報にはベー
スに絶縁層を介して電極を設けたトランジスタにエミッ
タ接地抵抗負荷の出力回路を接続し、ベースを逆バイア
スにして蓄積動作を行い、該エミッタ接地抵抗負荷の出
力回路で電流読み出しを行う構成が示されている。しか
し所詮、破壊型の電流読み出しである為に直線性、残像
特性が悪い。［発明の目的］本発明の目的は、各セルに
増幅機能を有するもきわめて簡単な構造であり、将来の
高解像度化にも十分対処しうる新しい光電変換装置及び
光電変換方法を提供することにある。
【００１７】本発明の別の目的は、直線性の良好な高速
読み出しをおこなっても残像や固定パターンノイズがほ
とんど問題とならず、しかも高速リフレッシュのできる
光電変換装置及び光電変換方法を提供することにある。
【００１８】
【課題を解決するための手段】かかる目的は、第一導電
型の半導体からなる制御電極領域と、前記第一導電型と
は異なる第二導電型の半導体からなり容量負荷を含む出
力回路に電気的に接続された第一の主電極領域と、第二
導電型の半導体からなる第二の主電極領域と、を有し、
光エネルギーを受けることにより生成されるキャリアを
前記制御電極領域に蓄積可能なトランジスタと、蓄積さ
れたキャリアに基づいて信号を読出した後のリフレッシ
ュ動作において、前記第一の主電極領域を基準電位に保
持し、前記制御電極領域に蓄積されたキャリアを除く為
のリフレッシュ手段と、を具備し、蓄積動作、読み出し
動作及びリフレッシュ動作を行う光電変換装置におい
て、前記リフレッシュ手段は、前記制御電極領域に基準
電圧源から前記第一及び第二の主電極領域に対して独立
的に電位を与え、前記基準電位に保持された状態の前記
第一の主電極領域と該制御電極領域との接合部を順方向
にバイアスする手段であることを特徴とする光電変換装
置により達成される。
【００１９】また、かかる目的は、第一導電型の半導体
からなる制御電極領域と、前記第一導電型とは異なる第
二導電型の半導体からなり容量負荷を含む出力回路に電
気的に接続された第一の主電極領域と、第二導電型の半
導体からなる第二の主電極領域と、を有し、光エネルギ
ーを受けることにより生成されるキャリアを前記制御電
極領域に蓄積可能なトランジスタと、前記第一の主電極
領域を基準電位に保持し、前記制御電極領域に蓄積され
たキャリアを除く為のリフレッシュ手段と、を具備する
光電変換装置を用いた光電変換方法において、前記制御
電極領域にキャリアを蓄積する為に前記トランジスタを
光照射する蓄積工程と、前記制御電極領域に蓄積された
キャリアに基づいて信号を読み出す読み出し工程と、前
記リフレッシュ手段により、前記制御電極領域には基準
電圧源から前記第一及び第二の主電極領域に対して独立
的に電位が与えられ、前記基準電位に保持された状態の
前記第一の主電極領域と該制御電極領域との接合部が順
方向にバイアスされ該制御電極領域に蓄積されたキャリ
アを除くリフレッシュ工程と、を含むことを特徴とする
光電変換方法により達成される。
【００２０】
【作用】本発明によれば、リフレッシュ動作時に制御電
極領域の電位を主電極領域とは独立的に制御することが
できる。
【００２１】読み出し時には、制御電極領域と出力回路
に接続された主電極領域との間の接合がバイアスされ
る。こうして出力回路の容量負荷に電荷が蓄積されるの
で、非破壊モードで出力信号を得ることができる。
【００２２】そして、リフレッシュ時には、制御電極領
域の電位を独立的に制御して制御電極領域と主電極領域
との接合部を順方向に深くバイアスすることで出力回路
に接続された主電極領域を通じてリフレッシュができ高
速動作で蓄積された電荷の除去が可能となり残像やノイ
ズ除去のためのリフレッシュが高速で行える。
【００２３】
【実施例】本発明による好適な実施態様例の概略を以下
に説明する。
【００２４】まず、図１及び図２を参照すると、図１の
符号３０で示されるようなトランジスタを含む光電変換
セルの第一の主電極領域（エミッタ）には出力回路が接
続されている。この出力回路は垂直ライン３８，３
８′，３８″、水平シフトレジスタ３９、ＭＯＳトラン
ジスタ４０，４０′，４０″、出力ライン４１、ＭＯＳ
トランジスタ４２、出力トランジスタ４４、負荷抵抗４
５等で構成され、垂直ライン３８，３８′，３８″は各
々容量負荷としての図２の符号２１で示すＣｓのように
配線容量を有している。
【００２５】また蓄積された電荷に基づき光電変換され
た信号を読み出す為の読み出し手段として垂直シフトレ
ジスタ３２、バッファＭＯＳトランジスタ３３，３
３′，３３″、端子３４、水平ライン３１，３１′，３
１″が設けられた回路構成を採っている。
【００２６】蓄積動作時には、エミッタは浮遊状態或は
接地され、第二の主電極領域（コレクタ）は正電位にバ
イアスされる。また制御電極領域（ベース）はエミッタ
に対して逆バイアス状態にされるが、この時のベース電
位を制御することにより飽和電圧を決定できる。こうし
てバイアス電圧を適宜設定すればセル自体にスイッチン
グ作用を持たせることができる。
【００２７】読み出し動作時には、エミッタは浮遊状態
にされ、コレクタは正電位にバイアスされる制御電極領
域は主電極領域とは独立的に読み出し手段によってその
電位が制御される。ここでベースをエミッタに対して順
方向にバイアスすると良好な直線性を確保しつつ高速読
み出しができる。この時の動作を図２を参照して説明す
る。読み出し時には浮遊状態にあるエミッタ及び正の電
位に保持されているコレクタに対して、独立的に配線１
０より正の電圧ＶR を印加することでエミッタ電位に対
してベース電位を順方向にバイアスすることにより、エ
ミッタベース接合が順方向に深くバイアスされる。この
ようにして、エミッタ電位がベース電位即ち光照射によ
り発生した蓄積電圧に等しくなるまで、電流が流れるの
であるが、このときに要する時間は、電圧ＶR の作用に
より一層短縮され高速読み出しにおいても、優れた直線
性が確保できるのである。
【００２８】リフレッシュ動作は以下のとおりである。
【００２９】エミッタはスイッチ手段としてのＭＯＳト
ランジスタ４８，４８′，４８″によりアース記号をも
って示される第１の基準電圧源に接続され接地される。
このときコレクタは第２の基準電圧源に接続、即ち正電
位または接地電位にされる。こうして、容量負荷を含む
垂直ライン３８、３８′、３８″がリセットされる。こ
こでコレクタが接地される場合を図３に示してある。こ
のような状態において正電位ＶRHなる電圧を印加して制
御電極領域としてのベースの電位を制御することにより
少なくともベース・エミッタ間が順方向バイアスされて
ベース領域に蓄積されたホールが流れ出したり、ベース
領域内に電子が流入したりして蓄積された電荷が消滅す
る。このような順バイアスを与えるリフレッシュ手段と
してはＭＯＳトランジスタ４８，４８′，４８″やバッ
ファＭＯＳトランジスタ３５，３５′，３５″、端子３
６、ベースに独立的に電位ＶRHを与える為の基準電圧源
となる端子３７等を設けることで構成される。
【００３０】以下に本発明の実施例を図面を用いて詳細
に説明する。図４は、本発明の一実施例に係る光電変換
装置を構成する光センサセルの基本構造および動作を説
明する図である。図４（ａ）は、光センサセルの平面図
を、図４（ｂ）は、図４（ａ）平面図のＡＡ′部分の断
面図を、図４（ｃ）は、それの等価回路をそれぞれ示
す。なお、各部位において図４（ａ），（ｂ），（ｃ）
に共通するものについては同一の番号をつけている。
【００３１】図４では、整列配置方式の平面図を示した
が、水平方向解像度を高くするために、画素ずらし方式
（補間配置方式）にも配置できることはもちろんのこと
である。
【００３２】この光センサセルは、図４（ａ），（ｂ）
に示すごとく、リン（Ｐ），アンチモン（Ｓｂ),ヒ素
（Ａｓ）等の不純物をドープしてｎ型又はｎ+ 型とされ
たシリコン基板１の上に、通常ＰＳＧ膜等で構成される
パシベーション膜２、シリコン酸化膜（ＳｉＯ2 ）より
成る絶縁酸化膜３、となり合う光センサセルとの間を電
気的に絶縁するためのＳｉＯ2 あるいはＳｉ3 Ｎ4 等よ
りなる絶縁膜又はポリシリコン膜等で構成される素子分
離領域４、エピタキシャル技術等で形成される不純物濃
度の低いｎ- 領域５、その上の例えば不純物拡散技術又
はイオン注入技術を用いてボロン（Ｂ）等の不純物をド
ープしたバイポーラトランジスタのベースとなるｐ領域
６、不純物拡散技術、イオン注入技術等で形成されるバ
イポーラトランジスタのエミッタとなるｎ+ 領域７、信
号を外部へ読出すための、例えばアルミニウム（Ａ
ｌ），Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等の導電材料で形
成される配線８、絶縁膜３を通して、浮遊状態になされ
たｐ領域６にパルスを印加するための電極９、それの配
線１０、基板１の裏面にオーミックコンタクトをとるた
めに不純物拡散技術等で形成された不純物濃度の高いｎ
+ 領域１１、基板の電位を与える、すなわちバイポーラ
トランジスタのコレクタ電位を与えるためのアルミニウ
ム等の導電材料で形成される電極１２、より構成されて
いる。
【００３３】なお、図４（ａ）の１９はｎ+ 領域７と配
線８の接続をとるためのコンタクト部分である。又配線
８および配線１０の交互する部分はいわゆる２層配線と
なっており、ＳｉＯ2 等の絶縁材料で形成される絶縁領
域で、それぞれ互いに絶縁されている。すなわち、金属
の２層配線構造になっている。
【００３４】図４（ｃ）の等価回路のコンデンサＣｏｘ
１３は電極９，絶縁膜３，ｐ領域６のＭＯＳ構造より構
成され、又バイポーラトランジスタ１４はエミッタとし
てのｎ+ 領域７、ベースとしてのｐ領域６、不純物濃度
の小さいｎ- 領域５、コレクタとしてのｎ又はｎ+ 領域
１の各部分より構成されている。これらの図面から明ら
かなように、ｐ領域６は浮遊領域になされている。
【００３５】図４（ｃ）の第２の等価回路は、バイポー
ラトランジスタ１４をベース・エミッタの接合容量Ｃｂ
ｅ１５、ベース・エミッタのｐｎ接合ダイオードＤｂｅ
１６、ベース・コレクタの接合容量Ｃｂｃ１７、ベース
・コレクタのｐｎ接合ダイオードＤｂｃ１８を用いて表
現したものである。ここでは、本来等価回路図として、
ｐｎ接合ダイオードＤｂｅ１６及びｐｎ接合ダイオード
Ｄｂｃ１８と並列に記されるべき２つの異なる向きの電
流源を示す記号は省略してある。以下、光センサセルの
基本動作を図４を用いて説明する。この光センサセルの
基本動作は、光入射による電荷蓄積動作、読出し動作お
よびリフレッシュ動作より構成される。
【００３６】まず、電荷蓄積動作について説明する。
【００３７】電荷蓄積動作においては、例えばエミッタ
は、配線８を通して接地され、コレクタは配線１２を通
して正電位にバイアスされている。またベースは、あら
かじめコンデンサＣｏｘ１３に、配線１０を通して正の
パルス電圧を印加することにより負電位、すなわち、エ
ミッタ７に対して逆バイアス状態にされているものとす
る。このＣｏｘ１３にパルスを印加してベース６を負電
位にバイアスする動作については、後にリフレッシュ動
作の説明のとき、くわしく説明する。
【００３８】この状態において、図４に示す様に光セン
サセルの表側から光２０が入射してくると、半導体内に
おいてエレクトロン・ホール対が発生する。この内、エ
レクトロンは、ｎ領域１が正電位にバイアスされている
のでｎ領域１側に流れだしていってしまうが、ホールは
ｐ領域６にどんどん蓄積されていく。このホールのｐ領
域への蓄積によりｐ領域６の電位は次第に正電位に向か
って変化していく。
【００３９】図４（ａ），（ｂ）でも各センサセルの受
光面下面は、ほとんどｐ領域で占められており、一部ｎ
+ 領域７となっている。当然のことながら、光により励
起されるエレクトロン・ホール対濃度は表面に近い程大
きい。このためｐ領域６中にも多くのエレクトロン・ホ
ール対が光により励起される。ｐ領域中に光励起された
エレクトロンが再結合することなくｐ領域６からただち
に流れ出て、ｎ領域に吸収されるような構造にしておけ
ば、ｐ領域６で励起されたホールはそのまま蓄積され
て、ｐ領域６を正電位方向に変化させる。ｐ領域６の不
純物濃度が均一になされている場合には、光で励起され
たエレクトロンは拡散で、ｐ領域６とｎ-領域５とのｐ
ｎ- 接合部まで流れ、その後はｎ- 領域に加わっている
強い電界によるドリフトでｎコレクタ領域１に吸収され
る。もちろん、ｐ領域６内の電子の走行を拡散だけで行
ってもよいわけであるが、表面から内部に行くほどｐベ
ースの不純物濃度が減少するように構成しておけば、こ
の不純物濃度差により、ベース内に内部から表面に向う
電界Ｅｄ、
【００４０】
【数１】 が発生する。ここで、ＷB はｐ領域６の光入射側表面か
らの深さ、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電荷、ＮASはｐベース領域６の表面不純物濃度、ＮAi
はｐ領域６のｎ- 高抵抗領域５との界面における不純物
濃度である。
【００４１】ここで、ＮAS／ＮAi＞３とすれば、ｐ領域
６内の電子の走行は、拡散よりはドリフトにより行われ
るようになる。すなわち、ｐ領域６内に光により励起さ
れるキヤリアを信号として有効に動作させるためには、
ｐ領域６の不純物濃度は光入射側表面から内部に向って
減少しているようになっていることが望ましい。拡散で
ｐ領域６を形成すれば、その不純物濃度は光入射側表面
にくらべ内部に行くほど減少している。
【００４２】センサセルの受光面下の一部は、ｎ+ 領域
７により占られている。ｎ+ 領域７の深さは、通常０．
２〜０．３μｍ程度、あるいはそれ以下に設計されるか
ら、ｎ+ 領域７で吸収される光の量は、もともとあまり
多くはないのでそれ程問題はない。ただ、短波長側の
光、特に青色光に対しては、ｎ+ 領域７の存在は感度低
下の原因になる。ｎ+ 領域７の不純物濃度は通常１×１
０20ｃｍ-3程度あるいはそれ以上に設計される。こうし
た高濃度に不純物がドープされたｎ+ 領域７におけるホ
ールの拡散距離は０．１５〜０．２μｍ程度である。し
たがって、ｎ+ 領域７内で光励起されたホールを有効に
ｐ領域６に流し込むには、ｎ+ 領域７も光入射表面から
内部に向って不純物濃度が減少する構造になっているこ
とが望ましい。ｎ+ 領域７の不純物濃度分布が上記の様
になっていれば、光入射側表面から内部に向う強いドリ
フト電界が発生して、ｎ+ 領域７に光励起されたホール
はドリフトによりただちにｐ領域６に流れ込む。ｎ+ 領
域７、ｐ領域６の不純物濃度がいずれも光入射側表面か
ら内部に向って減少するように構成されていれば、セン
サセルの光入射側表面側に存在するｎ+ 領域７、ｐ領域
６において光励起されたキャリアはすべて光信号として
有効に働くのである。Ａｓ又はＰを高濃度にドープした
シリコン酸化膜あるいはポリシリコン膜からの不純物拡
散により、このｎ+ 領域７を形成すると、上記に述べた
ような望ましい不純物傾斜をもつｎ+ 領域を得ることが
可能である。
【００４３】最終的には、ホールの蓄積によりベース電
位はエミッタ電位まで変化し、この場合は接地電位まで
変化して、そこでクリップされることになる。より厳密
に言うと、ベース・エミッタ間が順方向に深くバイアス
されて、ベースに蓄積されたホールがエミッタに流出し
始める電圧でクリップされる。つまり、この場合の光セ
ンサセルの飽和電位は、最初にｐ領域６を負電位にバイ
アスしたときのバイアス電位と接地電位との電位差で略
々与えられるわけである。ｎ+ 領域７が接地されず、浮
遊状態において光入力によって発生した電荷の蓄積を行
う場合には、ｐ領域６はｎ領域１と略々同電位まで電荷
を蓄積することができる。
【００４４】以上は電荷蓄積動作の定性的な概略説明で
あるが、以下に少し具体的かつ定量的に説明する。
【００４５】この光センサセルの分光感度分布は次式で
与えられる。
【００４６】
【数２】 但し、λは光の波長〔μｍ〕、αはシリコン結晶中での
光の減衰係数〔μｍ-1〕、ｘは半導体表面における、再
結合損失を起こし感度に寄与しない“ｄｅａｄｌａｙｅ
ｒ”（不感領域）の厚さ〔μｍ〕、ｙはエピタキシャル
層の厚さ〔μｍ〕、Ｔは透過率すなわち、入射してくる
光量に対して反射等を考慮して有効に半導体中に入射す
る光量の割合をそれぞれ示している。この光センサセル
の分光感度Ｓ（λ）および放射照度Ｅｅ（λ）を用いて
光電流Ｉｐは次式で計算される。
【００４７】
【数３】 但し、放射照度Ｅｅ（λ）〔μＷ・ｃｍ-2・ｎｍ-1〕は
次式で与えられる。
【００４８】
【数４】 但しＥV はセンサの受光面の照度〔Ｌｕｘ〕、Ｐ（λ）
はセンサの受光面に入射している光の分光分布、Ｖ
（λ）は人間の目の比視感度である。これらの式を用い
ると、エピ厚の層４μｍをもつ光センサセルでは、Ａ光
源（２８５４°Ｋ）で照射され、センサ受光面照度が１
〔Ｌｕｘ〕のとき、約２８０ｎＡ／ｃｍ-2の光電流が流
れ、入射してくるフォトンの数あるいは発生するエレク
トロン・ホール対の数は１．８×１０12ケ／ｃｍ2 ・ｓ
ｅｃ程度である。
【００４９】又、この時、光により励起されたホールが
ベースに蓄積することにより発生する電位ＶｐはＶｐ＝
Ｑ／Ｃで与えられる。Ｑは蓄積されるホールの電荷量で
あり、ＣはＣｂｅ１５とＣｂｃ１７を加算した接合容量
である。
【００５０】今、ｎ+ 領域７の不純物濃度を１０20ｃｍ
-3、ｐ領域６の不純物濃度を５×１０16ｃｍ-3、ｎ- 領
域５の不純物濃度を１０13ｃｍ-3、ｎ+ 領域７の面積を
１６μｍ2 、ｐ領域６の面積を６４μｍ2、ｎ- 領域５の
厚さを３μｍにしたときの接合容量は、約０．０１４ｐ
Ｆ位になり、一方、ｐ領域６に蓄積されるホールの個数
は、蓄積時間１／６０ｓｅｃ、有効受光面積、すなわち
ｐ領域６の面積から電極８および９の面積を引いた面積
を５６μｍ2 程度とすると、１．７×１０4 ケとなる。
従って光入射により発生する電位Ｖｐは１９０ｍＶ位に
なる。
【００５１】ここで注目すべきことは、高解像度化さ
れ、セルサイズが縮小化されていった時に、一つの光セ
ンサセルあたりに入射する光量が減少し、蓄積電荷量Ｑ
が共に減少していくが、セルの縮小化に伴ない接合容量
もセルサイズに比例して減少していくので、光入射によ
り発生する電位Ｖｐはほぼ一定に保たれるということで
ある。これは本発明における光センサセルが図４に示す
ごとく、きわめて簡単な構造をしており有効受光面がき
わめて大きくとれる可能性を有しているからである。
【００５２】インターラインタイプのＣＣＤの場合と比
較して本発明における光電変換装置が有利な理由の一つ
はここにあり、高解像度化にともない、インターライン
タイプのＣＣＤ型撮像装置では、転送する電荷量を確保
しようとすると転送部の面積が相対的に大きくなり、こ
のため有効受光面が減少するので、感度、すなわち光入
射による発生電圧が減少してしまうことになる。また、
インターラインタイプのＣＣＤ型撮像装置では、飽和電
圧が転送部の大きさにより制限され、どんどん低下して
いってしまうのに対し、本発明における光センサセルで
は、先にも書いた様に、最初にｐ領域６を負電位にバイ
アスした時のバイアス電圧により飽和電圧は決まるわけ
であり、大きな飽和電圧を確保することができる。
【００５３】以上の様にしてｐ領域６に蓄積された電荷
により発生した電圧を外部へ読出す動作について次に説
明する。
【００５４】読出し動作状態では、エミッタ、配線８は
浮遊状態に、コレクタは正電位Ｖｃｃに保持される。
【００５５】図２に等価回路を示す。ここでも、本来等
価回路として、ｐｎ接合ダイオードＤｂｅ１６及びｐｎ
接合ダイオードＤｂｃ１８と並列に記されるべき２つの
異なる向きの電流源を示す記号は省略してある。
【００５６】今、光を照射する前に、ベース６を負電位
にバイアスした時の電位を−ＶB とし、光照射により発
生した蓄積電圧をＶP とすると、ベース電位は、−ＶB
＋ＶP なる電位になっている。この状態で配線１０を通
して電極９に読出し用の正の電圧ＶR を印加すると、こ
の正の電位ＶR は酸化膜容量Ｃｏｘ１３とベース・エミ
ッタ間接合容量Ｃｂｅ１５、ベース・コレクタ間接合容
量Ｃｂｃ７により容量分割され、ベースには電圧
【００５７】
【数５】 が加算される。従ってベース電位は
【００５８】
【数６】 となる。ここで、
【００５９】
【数７】 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧ＶP そのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。
【００６０】
【数８】 但しＡj はベース・エミッタ間の接合面積、ｑは単位電
荷量（１．６×１０-19 クーロン）、Ｄn はベース中に
おけるエレクトロンの拡散定数、ｎpeはｐベースのエミ
ッタ端における少数キヤリヤとしてのエレクトロン濃
度、ＷB はベース幅、ＮAeはベースのエミッタ単におけ
るアクセプタ濃度、ＮAcはベースのコレクタ端における
アクセプタ濃度、ｋはボルツマン定数、Ｔは絶対温度、
Ｖe はエミッタ電位である。
【００６１】この電流は、エミッタ電位Ｖe がベース電
位、すなわちここでは光照射により発生した蓄積電圧Ｖ
P に等しくなるまで流れることは上式から明らかであ
る。この時エミッタ電位Ｖe の時間的変化は次式で計算
される。
【００６２】
【数９】 但し、ここで配線容量Ｃｓはエミッタに接続されている
配線８のもつ容量２１である。
【００６３】図５は、上式を用いて計算したエミッタ電
位の時間変化の一例を示している。図５によればエミッ
タ電位がベース電位に等しくなるためには、約１秒位を
要することになる。これはエミッタ電位Ｖe がＶP に近
くなるとあまり電流が流れなくなることに起因している
わけである。したがって、これを解決する手段は、先に
電極９に正電圧ＶR を印加するときに、
【００６４】
【数１０】 なる条件を設定したが、この条件の代りに
【００６５】
【数１１】 なる条件を入れ、ベース電位をＶBiasだけ、余分に順方
向にバイアスしてやる方法が考えられる。この時に流れ
る電流は次式で与えられる。
【００６６】
【数１２】 図６に、ＶBias＝０．６Ｖとした場合、ある一定時間の
後、電極９に印加していたＶR をゼロボルトにもどし、
流れる電流を停止させたときの蓄積電圧ＶP に対する、
読出し電圧、すなわちエミッタ電位の関係を示す。但
し、図６では、読出し電圧はバイアス電圧成分による読
出し時間に依存する一定の電位が必ず加算されてくるが
そのゲタ分をさし引いた値をプロットしている。電極９
に印加している正電圧ＶR をゼロボルトにもどした時に
は、印加したときとは逆に
【００６７】
【数１３】 なる電圧がベース電位に加算されるので、ベース電位
は、正電圧ＶR を印加する前の状態、すなわち、−ＶB
になり、エミッタに対し逆バイアスされるので電流の流
れが停止するわけである。図６によれば１００ｎｓ程度
以上の読出し時間（すなわちＶR を電極９に印加してい
る時間）をとれば、蓄積電圧ＶP と読出し電圧は４桁程
度の範囲にわたって直線性は確保され、高速の読出しが
可能であることを示している。図６で、４５°の線は読
出しに十分の時間をかけた場合の結果であり、上記の計
算例では、配線８の容量Ｃｓを４ｐＦとしているが、こ
れはＣｂｅ＋Ｃｂｃの接合容量の０．０１４ｐＦと比較
して約３００倍も大きいにもかかわらず、ｐ領域６に発
生した蓄積電圧ＶP が何らの減衰も受けず、かつ、バイ
アス電圧の効果により、きわめて高速に読出されている
ことを図６は示している。これは上記構成に係る光セン
サセルのもつ増幅機能、すなわち電荷増幅機能が有効に
働らいているからである。
【００６８】これに対して従来のＭＯＳ型撮像装置で
は、蓄積電圧ＶP は、このような読出し過程において配
線容量Ｃｓの影響でＣｊ・ＶP ／（Ｃｊ＋Ｃｓ）（但し
ＣｊはＭＯＳ型撮像装置の受光部のｐｎ接合容量）とな
り、２桁位読出し電圧値が下がってしまうという欠点を
有していた。このためＭＯＳ型撮像装置では、外部へ読
出すためのスイッチングＭＯＳトランジスタの寄生容量
のばらつきによる固定パターン雑音、あるいは配線容量
すなわち出力容量が大きいことにより発生するランダム
雑音が大きく、Ｓ／Ｎ比がとれないという問題があった
が、図４（ａ），（ｂ），（ｃ）で示す構成の光センサ
セルでは、ｐ領域６に発生した蓄積電圧そのものが外部
に読出されるわけであり、この電圧はかなり大きいため
固定パターン雑音、出力容量に起因するランダム雑音が
相対的に小さくなり、きわめてＳ／Ｎ比の良い信号を得
ることが可能である。
【００６９】先に、バイアス電圧ＶBiasを０．６Ｖに設
定したとき、４桁程度の直線性が１００ｎｓｅｃ程度の
高速読出し時間で得られることを示したが、この直線性
および読出し時間とバイアス電圧ＶBiasの関係を計算し
た結果をさらにくわしく、図７に示す。
【００７０】図７において、横軸はバイアス電圧ＶBias
であり、また、縦軸は読出し時間をとっている。またパ
ラメータは、蓄積電圧が１ｍＶのときに、読出し電圧が
１ｍＶの８０％，９０％，９５％，９８％になるまでの
時間依存性を示している。図６に示される様に、蓄積電
圧１ｍＶにおいて、それぞれ８０％，９０％，９５％，
９８％になっている時は、それ以上の蓄積電圧では、さ
らに良い値を示していることは明らかである。
【００７１】この図７によれば、バイアス電圧ＶBiasが
０．６Ｖでは、読出し電圧が蓄積電圧の８０％になるの
は読出し時間が０．１２μｓ、９０％になるのは０．２
７μｓ、９５％になるのは０．５４μｓ、９８％になる
のは１．４μｓであるのがわかる。また、バイアス電圧
ＶBiasを０．６Ｖより大きくすれば、さらに高速の読出
しが可能であることを示している。この様に、撮像装置
の全体の設計から読出し時間および必要な直線性が決定
されると、必要とされるバイアス電圧ＶBiasが図７のグ
ラフを用いることにより決定することができる。
【００７２】上記構成に係る光センサセルのもう一つの
利点は、ｐ領域６に蓄積されたホールはｐ領域６におけ
るエレクトロンとホールの再結合確率がきわめて小さい
ことから非破壊的に読出し可能なことである。すなわち
読出し時に電極９に印加していた電圧ＶR をゼロボルト
にもどした時、ｐ領域６の電位は電圧ＶR を印加する前
の逆バイアス状態になり、光照射により発生した蓄積電
圧ＶP は、新しく光が照射されない限り、そのまま保存
されるわけである。このことは、上記構成に係る光セン
サセルを光電変換装置として構成したときに、システム
動作上、新しい機能を提供することができることを意味
する。
【００７３】このｐ領域６に蓄積電圧ＶP を保持できる
時間は、きわめて長く、最大の保持時間は、むしろ、接
合の空乏層中において熱的に発生する暗電流によって制
限を受ける。すなわち、この熱的に発生する暗電流によ
り光センサセルが飽和してしまうからである。しかしな
がら、上記構成に係る光センサセルでは、空乏層の広が
っている領域は、低不純物濃度領域であるｎ- 領域５で
あり、このｎ- 領域５は１０12ｃｍ-3〜１０14ｃｍ-3程
度と、きわめて不純物濃度が低いため、その結晶性が良
好であり、ＭＯＳ型、ＣＣＤ型撮像装置に比較して熱的
に発生するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さい。すな
わち、上記構成に係る光センサセルは本質的に暗電流雑
音の小さい構造をしているわけである。
【００７４】次いでｐ領域６に蓄積された電荷をリフレ
ッシュする動作について説明する。
【００７５】上記構成に係る光センサセルでは、すでに
述べたごとく、ｐ領域６に蓄積された電荷は、読出し動
作では消滅しない。このため新しい光情報を入力するた
めには、前に蓄積されていた電荷を消滅させるためのリ
フレッシュ動作が必要である。また同時に、浮遊状態に
なされているｐ領域６の電位を所定の負電圧に帯電させ
ておく必要がある。上記構成に係る光センサセルでは、
リフレッシュ動作も読出し動作と同様、配線１０を通し
て電極９に正電圧を印加することにより行う。このと
き、配線８を通してエミッタを接地する。コレクタは、
電極１２を通して接地又は正電位にしておく。図３にリ
フレッシュ動作の等価回路を示す。但しコレクタ側を接
地した状態の例を示している。
【００７６】この状態で正電圧ＶRHなる電圧が電極９に
印加されると、ベース２２には、酸化膜容量Ｃｏｘ１
３，ベース・エミッタ間接合容量Ｃｂｅ１５、ベース・
コレクタ間接合容量Ｃｂｃ１７の容量分割により、
【００７７】
【数１４】 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ１６およびベース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。
【００７８】この時、浮遊状態にあるベースの電位Ｖの
変化は近似的に次式で表わされる。
【００７９】
【数１５】 但し、
【００８０】
【数１６】 ｉ1 はダイオードＤｂｃを流れる電流、ｉ2 はダイオー
ドＤｂｅを流れる電流である。Ａb はベース面積、Ａｅ
はエミッタ面積、Ｄｐはコレクタ中におけるホールの拡
散定数、ｐneはコレクタ中における熱平衡状態のホール
濃度、Ｌｐはコレクタ中におけるホールの平均自由行
程、ｎpeはベース中における熱平衡状態でのエレクトロ
ン濃度である。ｉ2 で、ベース側からエミッタへのホー
ル注入による電流は、エミッタの不純物濃度がベースの
不純物濃度にくらべて充分高いので、無視できる。
【００８１】上に示した式は、段階接合近似のものであ
り実際のデバイスでは段階接合からはずれており、又ベ
ースの厚さが薄く、かつ複雑な濃度分布を有しているの
で厳密なものではないが、リフレッシュ動作をかなりの
近似で説明可能である。
【００８２】上式中のベース・コレクタ間に流れる電流
ｉ1 の内、ｑ・Ｄｐ・ｐne／Ｌｐはホールによる電流、
すなわちベースからホールがコレクタ側へ流れだす成分
を示している。このホールによる電流が流れやすい様に
上記構成に係る光センサセルでは、コレクタの不純物濃
度は、通常のバイポーラトランジスタに比較して少し低
めに設計される。
【００８３】この式を用いて計算した、ベース電位の時
間依存性の一例を図８に示す。横軸は、リフレッシュ電
圧ＶRHが電極９に印加された瞬間からの時間経過すなわ
ちリフレッシュ時間を、縦軸は、ベース電位をそれぞれ
示す。また、ベースの初期電位をパラメータにしてい
る。ベースの初期電位とは、リフレッシュ電圧ＶRHが加
わった瞬間に、浮遊状態にあるベースが示す電位であ
り、ＶRH，Ｃｏｘ，Ｃｂｅ，Ｃｂｃ及びベースに蓄積さ
れている電荷によってきまる。
【００８４】この図８をみれば、ベースの電位は初期電
位によらず、ある時間経過後には必ず、片対数グラフ上
で一つの直線にしたがって下がっていく。
【００８５】図９に、リフレッシュ時間に対するベース
電位変化の実験値を示す。図８に示した計算例に比較し
て、この実験で用いたテストデバイスは、ディメンショ
ンがかなり大きいため、計算例とはその絶対値は一致し
ないが、リフレッシュ時間に対するベース電位変化が片
対数グラフ上で直線的に変化していることが実証されて
いる。この実験例ではコレクタおよびエミッタの両者を
接地したときの値を示している。
【００８６】今、光照射による蓄積電圧ＶP の最大値を
０．４〔Ｖ〕、リフレッシュ電圧ＶRHによりベースに印
加される電圧Ｖを０．４〔Ｖ〕とすると、図８に示すご
とく初期ベース電位の最大値は０．８〔Ｖ〕となり、リ
フレッシュ電圧印加後１０-15 〔ｓｅｃ〕後には直線に
のってベース電位が下がり始め、１０-5〔ｓｅｃ〕後に
は、光があたらなかった時、すなわち初期ベース電位が
０．４〔Ｖ〕のときの電位変化と一致する。
【００８７】ｐ領域６が、ＭＯＳキヤパシタＣｏｘを通
して正電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、２通りの仕方がある。一つ
は、ｐ領域６から正電荷を持つホールが、主として接地
状態にあるｎ領域１に流れ出すことによって、負電荷が
蓄積される動作である。ｐ領域６からホールが、ｎ領域
１に一方的に流れ、ｎ領域１の電子があまりｐ領域６内
に流れ込まないようにするためには、ｐ領域６の不純物
密度をｎ領域１の不純物密度より高くしておけばよい。
一方、ｎ+ 領域７やｎ領域１からの電子が、ｐ領域６に
流れ込み、ホールと再結合することによって、ｐ領域６
に負電荷が蓄積する動作も行える。この場合には、ｎ領
域１の不純物密度はｐ領域６より高くなされている。ｐ
領域６からホールが流出することによって、負電荷が蓄
積する動作の方が、ｐ領域６ベースに電子が流れ込んで
ホールと再結合することにより負電荷が蓄積する動作よ
りはるかに速い。しかし、これまでの実験によれば、電
子をｐ領域６に流し込むリフレッシュ動作でも、光電変
換装置の動作に対しては、十分に速い時間応答を示すこ
とが確認されている。
【００８８】上記構成に係る光センサセルをＸＹ方向に
多数ならべて光電変換装置を構成したとき、画像により
各センサセルで、蓄積電圧ＶP は、上記の例では０〜
０．４〔Ｖ〕の間でばらついているが、リフレッシュ電
圧ＶRH印加後１０-5〔ｓｅｃ〕には、全てのセンサセル
のベースには約０．３〔Ｖ〕程度の一定電圧は残るもの
の、画像による蓄積電圧ＶP の変化分は全て消えてしま
うことがわかる。すなわち、上記構成に係る光センサセ
ルによる光電変換装置では、リフレッシュ動作により全
てのセンサセルのベース電位をゼロボルトまで持ってい
く完全リフレッシュモードと（このときは図８の例では
１０〔ｓｅｃ〕を要する）、ベース電位にはある一定電
圧は残るものの蓄積電圧ＶP による変動成分が消えてし
まう過渡的リフレッシュモードの二つが存在するわけで
ある（このときは図８の例では、１０〔μｓｅｃ〕〜１
０〔ｓｅｃ〕のリフレッシュパルス）。以上の例では、
リフレッシュ電圧ＶRHによりベースに印加される電圧Ｖ
A を０．４〔Ｖ〕としたが、この電圧ＶA を０．６
〔Ｖ〕とすれば、上記、過渡的リフレッシュモードは、
図８によれば、１〔ｎｓｅｃ〕でおこり、きわめて高速
にリフレッシュすることができる。完全リフレッシュモ
ードで動作させるか、過渡的リフレッシュモードで動作
させるかの選択は光電変換装置の使用目的によって決定
される。
【００８９】この過渡的リフレッシュモードにおいてベ
ースに残る電圧をＶK とすると、リフレッシュ電圧ＶRH
を印加後、ＶRHをゼロボルトにもどす瞬間の過渡的状態
において、
【００９０】
【数１７】 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は
【００９１】
【数１８】 となり、ベースはエミッタに対して逆バイアス状態にな
る。
【００９２】先に光により励起されたキヤリアを蓄積す
る蓄積動作のとき、蓄積状態ではベースは逆バイアス状
態で行われるという説明をしたが、このリフレッシュ動
作により、リフレッシュおよびベースを逆バイアス状態
に持っていくことの２つの動作が同時に行われるわけで
ある。
【００９３】図１０にリフレッシュ電圧ＶRHに対するリ
フレッシュ動作後のベース電位
【００９４】
【数１９】 の変化の実験値を示す。パラメータとしてＣｏｘの値を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は
【００９５】
【数２０】 より計算される計算値を示している。このときＶK ＝
０．５２Ｖであり、また、Ｃｂｃ＋Ｃｂｅ＝４ｐＦであ
る。但し観測用オシロスコープのプローグ容量１３ｐＦ
がＣｂｃ＋Ｃｂｅに並列に接続されている。この様に、
計算値と実験値は完全に一致しており、リフレッシュ動
作が実験的にも確認されている。
【００９６】以上のリフレッシュ動作においては、図３
に示す様に、コレクタを接地したときの例について説明
したが、コレクタを正電位にした状態で行うことも可能
である。このときは、ベース・コレクタ間接合ダイオー
ドＤｂｃ１８が、リフレッシュパルスが印加されても、
このリフレッシュパルスによりベースに印加される電位
よりも、コレクタに印加されている正電位の方が大きい
と非導通状態のままなので、電流はベース・エミッタ間
接合ダイオードＤｂｅ１６だけを通して流れる。このた
め、ベース電位の低下は、コレクタを接地した時より相
対的にゆっくりしたものになるが、基本的には、前に説
明したのと、まったく同様な高速リフレッシュ動作が行
われるわけである。
【００９７】すなわち図８のリフレッシュ時間に対する
ベース電位の関係は、図８のベース電位が低下する時の
斜めの直線が右側の方、つまり、より時間の要する方向
へシフトすることになる。したがって、コレクタを接地
した時と同じリフレッシュ電圧ＶRHを用いると、リフレ
ッシュに時間を要することになるが、リフレッシュ電圧
ＶRHをわずか高めてやればコレクタを接地した時と同
様、高速のリフレッシュ動作が可能である。以上が光入
射による電荷蓄積動作、読出し動作、リフレッシュ動作
よりなる上記構成に係る光センサセルの基本動作の説明
である。
【００９８】以上説明したごとく、上記構成に係る光セ
ンサセルの基本構造は、すでにあげた特開昭５６−１５
０８７８号公報、特開昭５６−１５７０７３号公報、特
開昭５６−１６５４７３号公報と比較してきわめて簡単
な構造であり、将来の高解像度化に十分対応できるとと
もに、それらのもつ優れた特徴である増幅機能からくる
低雑音、高出力、広ダイナミックレンジ、非破壊読出し
等のメリットをそのまま保存している。
【００９９】次に、以上説明した構成に係る光センサセ
ルを二次元に配列して構成した本発明の光電変換装置の
一実施例について図面を用いて説明する。
【０１００】基本光センサセル構造を二次元的に３×３
に配列した光電変換装置の回路構成図を図１に示す。
【０１０１】すでに説明した点線で囲まれた基本光セン
サセル３０（この時バイポーラトランジスタのコレクタ
は基板及び基板電極に接続されることを示してい
る。）、読出しパルスおよびリフレッシュパルスを印加
するための水平ライン３１，３１′，３１″、読出しパ
ルスを発生させるための垂直シフトレジスタ３２、垂直
シフトレジスタ３２と水平ライン３１，３１′，３１″
の間のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲートにパルスを印加するための端子３４、リフ
レッシュパルスを印加するためのバッファＭＯＳトラン
ジスタ３５，３５′，３５″、それのゲートにパルスを
印加するための端子３６、リフレッシュパルスを印加す
るための端子３７、基本光センサセル３０から蓄積電圧
を読出すための垂直ライン３８，３８′，３８″、各垂
直ラインを選択するためのパルスを発生する水平シフト
レジスタ３９、各垂直ラインを開閉するためのゲート用
ＭＯＳトランジスタ４０，４０′，４０″、蓄積電圧を
アンプ部に読出すための出力ライン４１、読出し後に、
出力ラインに蓄積した電荷をリフレッシュするためのＭ
ＯＳトランジスタ４２、ＭＯＳトランジスタ４２へリフ
レッシュパルスを印加するための端子４３、出力信号を
増幅するためのバイポーラ、ＭＯＳ，ＦＥＴ、Ｊ−ＦＥ
Ｔ等のトランジスタ４４、負荷抵抗４５、トランジスタ
と電源を接続するための端子４６、トランジスタの出力
端子４７、読出し動作において垂直ライン４０，４
０′，４０″に蓄積された電荷をリフレッシュするため
のＭＯＳトランジスタ４８，４８′，４８″、およびＭ
ＯＳトランジスタ４８，４８′，４８″のゲートにパル
スを印加するための端子４９によりこの光電変換装置は
構成されている。
【０１０２】この光電変換装置の動作について図１およ
び図１１に示すパルスタイミング図を用いて説明する。
図１１において、区間６１はリフレッシュ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。
【０１０３】時刻ｔ1 において、基板電位、すなわち光
センサセル部のコレクタ電位６４は、接地電位または正
電位に保たれるが、図１１では接地電位に保たれている
ものを示している。接地電位または正電位のいずれにし
ても、すでに説明した様に、リフレッシュに要する時間
が異なってくるだけであり、基本動作に変化はない。端
子４９の電位６５はｈｉｇｈ状態であり、ＭＯＳトラン
ジスタ４８，４８′，４８″は導通状態に保たれ、各光
センサセルは、垂直ライン３８，３８′，３８″を通し
て接地されている。また端子３６には、波形６６のごと
くバッファＭＯＳトランジスタが導通する電圧が印加さ
れており、全画面一括リフレッシュ用バッファＭＯＳト
ランジスタ３５，３５′，３５″は導通状態となってい
る。この状態で端子３７に波形６７のごとくパルスが印
加されると、水平ライン３１，３１′，３１″を通して
各光センサセルのベースに電圧がかかり、すでに説明し
た様に、リフレッシュ動作に入り、それ以前に蓄積され
ていた電荷が、完全リフレッシュモード又は過渡的リフ
レッシュモードにしたがってリフレッシュされる。完全
リフレッシュモードになるか又は過渡的リフレッシュモ
ードになるかは波形６７のパルス幅により決定されるわ
けである。
【０１０４】ｔ2 時刻において、すでに説明したごと
く、各光センサセルのトランジスタのベースはエミッタ
に対して逆バイアス状態となり、次の蓄積区間６２へ移
る。このリフレッシュ区間６１においては、図に示すよ
うに、他の印加パルスは全てｌｏｗ状態に保たれてい
る。
【０１０５】蓄積動作区間６２においては、基板電圧、
すなわちトランジスタのコレクタ電位波形６４は正電位
にする。これにより光照射により発生したエレクトロン
・ホール対のうちエレクトロンを、コレクタ側へ早く流
してしまうことができる。しかし、このコレクタ電位を
正電位に保つことは、ベースをエミッタに対して逆方向
バイアス状態、すなわち負電位にして撮像しているので
必須条件ではなく、接地電位あるいは若干負電位状態に
しても基本的な蓄積動作に変化はない。
【０１０６】蓄積動作状態においては、ＭＯＳトランジ
スタ４８，４８′，４８″のゲート端子４９の電位６５
は、リフレッシュ区間と同様、ｈｉｇｈに保たれ、各Ｍ
ＯＳトランジスタは導通状態に保たれる。このため、各
光センサセルのエミッタは垂直ライン３８，３８′，３
８″を通して接地されている。強い光の照射により、ベ
ースにホールが蓄積され、飽和してくると、すなわちベ
ース電位がエミッタ電位（接地電位）に対して順方向バ
イアス状態になってくると、ホールは垂直ライン３８，
３８′，３８″を通して流れ、そこでベース電位変化は
停止し、クリップされることになる。したがって、垂直
方向にとなり合う光センサセルのエミッタが垂直ライン
３８，３８′，３８″により共通に接続されていても、
この様に垂直ライン３８，３８′，３８″を接地してお
くと、ブルーミング現象を生ずることはない。
【０１０７】このブルーミング現象をさける方法は、Ｍ
ＯＳトランジスタ４８，４８′，４８″を非導通状態に
して、垂直ライン３８，３８′，３８″を浮遊状態にし
ていても、基板電位、すなわちコレクタ電位６４を若干
負電位にしておき、ホールの蓄積によりベース電位が正
電位方向に変化してきたとき、エミッタより先にコレク
タ側の方へ流れ出す様にすることにより達成することも
可能である。蓄積区間６２に次いで、時刻ｔ3 より読出
し区間６３になる。この時刻ｔ3 において、ＭＯＳトラ
ンジスタ４８，４８′，４８″のゲート端子４９の電位
６５をｌｏｗにし、かつ水平ライン３１，３１′，３
１″のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲート端子の電位６８をｈｉｇｈにし、それぞれ
のＭＯＳトランジスタを導通状態とする。但し、このゲ
ート端子３４の電位６８をｈｉｇｈにするタイミング
は、時刻ｔ3 であることは必須条件ではなく、それより
早い時刻であれば良い。
【０１０８】時刻ｔ4 では、垂直シフトレジスタ３２の
出力のうち、水平ライン３１に接続されたものが波形６
９のごとくｈｉｇｈとなり、このとき、ＭＯＳトランジ
スタ３３が導通状態であるから、この水平ライン３１に
接続された３つの各光センサセルの読出しが行なわれ
る。この読出し動作はすでに前に説明した通りであり、
各光センサセルのベース領域に蓄積された信号電荷によ
り発生した信号電圧は、そのまま、垂直ライン３８，３
８′，３８″に現われる。このときの垂直シフトレジス
タ３２からのパルス電圧のパルス幅は、図６，図７に示
した様に、蓄積電圧に対する読出し電圧が、十分直線性
を保つ関係になるパルス幅に設定される。またパルス電
圧は先に説明した様に、ＶBias分だけエミッタに対して
順方向バイアスがかかる様調整される。
【０１０９】次いで、時刻ｔ5 において、水平シフトレ
ジスタ３９の出力のうち、垂直ライン３８に接続された
ＭＯＳトランジスタ４０のゲートへの出力だけが波形７
０のごとくｈｉｇｈとなり、ＭＯＳトランジスタ４０が
導通状態となり、出力信号は出力ライン４１を通して、
出力トランジスタ４４に入り、電流増幅されて出力端子
４７から出力される。この様に信号が読出された後、出
力ライン４１には配線容量に起因する信号電荷が残って
いるので、時刻ｔ6 において、ＭＯＳトランジスタ４２
のゲート端子４３にパルス波形７１のごとくパルスを印
加し、ＭＯＳトランジスタ４２を導通状態にして出力ラ
イン４１を接地して、この残留した信号電荷をリフレッ
シュしてやるわけである。以下同様にして、スイッチン
グＭＯＳトランジスタ４０，４０′，４０″を順次導通
させて垂直ライン３８，３８′，３８″の信号出力を読
出す。この様にして水平に並んだ一ライン分の各光セン
サセルからの信号を読出した後、垂直ライン３８，３
８′，３８″には、出力ライン４１と同様、それの配線
容量に起因する信号電荷が残留しているので、各垂直ラ
イン３８，３８′，３８″に接続されたＭＯＳトランジ
スタ４８，４８′，４８″を、それのゲート端子４９に
波形６５で示される様にｈｉｇｈにして導通させ、この
残留信号電荷をリフレッシュする。
【０１１０】次いで、時刻ｔ8 において、垂直シフトレ
ジスタ３２の出力のうち、水平ライン３１′に接続され
た出力が波形６９′のごとくｈｉｇｈとなり、水平ライ
ン３１′に接続された各光センサセルの蓄積電圧が、各
垂直ライン３８，３８′，３８″に読出されるわけであ
る。以下、順次前と同様の動作により、出力端子４７か
ら信号が読出される。
【０１１１】以上の説明においては、蓄積区間６２と読
出し区間６３が明確に区分される様な応用分野、例えば
最近研究開発が積極的に行なわれているスチルビデオに
適用される動作状態について説明したが、テレビカメラ
の様に蓄積区間６２における動作と読出し区間６３にお
ける動作が同時に行なわれている様な応用分野に関して
も、図１１，図１２のパルスタイミングを変更すること
により適用可能である。但し、この時のリフレッシュは
全画面一括リフレッシュではなく、一ライン毎のリフレ
ッシュ機能が必要である。例えば、水平ライン３１に接
続された各光センサセルの信号が読出された後、時刻ｔ
7 において各垂直ラインに残留した電荷を消去するため
ＭＯＳトランジスタ４８，４８′，４８″を導通にする
が、このとき水平ライン３１にリフレッシュパルスを印
加する。すなわち、波形６９において時刻ｔ7 において
も時刻ｔ4 と同様、パルス電圧、パルス幅の異なるパル
スを発生する様な構成の垂直シフトレジスタを使用する
ことにより達成することができる。この様にダブルパル
ス的動作以外には、図１の右側に設置した一括リフレッ
シュパルスを印加する機器の代わりに、左側と同様の第
２の垂直シフトレジスタを右側にも設け、タイミングを
左側に設けられた垂直レジスタとずらせながら動作させ
ることにより達成させることも可能である。
【０１１２】この時は、すでに説明したような蓄積状態
において、各光センサセルのエミッタおよびコレクタの
各電位を操作してブルーミングを押えるという動作の自
由度が少なくなる。しかし、基本動作の所で説明した様
に、読出し状態では、ベースにＶBiasなるバイアス電圧
を印加したときに高速読出しができる様な構成としてい
るので、図５のグラフからわかる様に、ＶBiasを印加し
ない時に、各光センサセルの飽和により、垂直ライン２
８，２８′，２８″に流れ出す信号電荷分はきわめてわ
ずかであり、ブルーミング現象は、まったく問題にはな
らない。
【０１１３】また、スミア現象に対しても、本実施例に
係る光電変換装置は、きわめて優れた特性を得ることが
できる。スミア現象は、ＣＣＤ型撮像装置、特にフレー
ム転送型においては、光の照射されている所を電荷転送
されるという、動作および構造上発生する問題であり、
インタライン型においては、特に長波長の光により半導
体の深部で発生したキャリアが電荷転送部に蓄積される
ために発生する問題である。
【０１１４】また、ＭＯＳ型撮像装置においては、各光
センサセルに接地されたスイッチングＭＯＳトランジス
タのドレイン側に、やはり長波長の光により半導体深部
で発生したキャリアが蓄積されるために生じる問題であ
る。
【０１１５】これに対して本実施例に係る光電変換装置
では、動作および構造上発生するスミア現象はまったく
なく、また長波長の光により半導体深部で発生したキャ
リアが蓄積されるという現象もまったく生じない。但
し、光センサセルのエミッタにおいて比較的表面近傍で
発生したエレクトロンとホールのうち、エレクトロンが
蓄積されるという現像が心配されるが、これは、一括リ
フレッシュ動作のときは蓄積動作状態において、エミッ
タが接地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラのとき
応用されるラインリフレッシュ動作のときは、水平ブラ
ンキングの期間において、垂直ラインに蓄積電圧を読出
す前に、垂直ラインを接地してリフレッシュするので、
この時同時にエミッタに一水平走査期間に蓄積されたエ
レクトロンは流れ出してしまい、このため、スミア現象
はほとんど発生しない。この様に、本実施例に係る光電
変換装置では、その構造上および動作上、スミア現像は
ほとんど本質的に無視し得る程度しか発生せず、本実施
例に係る光電変換装置の大きな利点の一つである。
【０１１６】また、蓄積動作状態において、エミッタお
よびコレクタの各電位を操作して、ブルーミング現象を
押えるという動作について前に記述したが、これを利用
してγ特性を制御することも可能である。
【０１１７】すなわち、蓄積動作の途中において、一時
的にエミッタまたはコレクタの電位をある一定の負電位
にし、ベースに蓄積されたキャリアのうち、この負電位
を与えるキャリア数より多く蓄積されているホールをエ
ミッタまたはコレクタ側へ流してしまうという動作をさ
せる。これにより、蓄積電圧と入射光量に対する関係
は、入射光量の小さいときはシリコン結晶のもつγ＝１
の特性を示し、入射光量の大きい所では、γが１より小
さくなる様な特性を示す。つまり、折線近似的に通常テ
レビカメラで要求されるγ＝０．４５の特性をもたせる
ことが可能である。蓄積動作の途中において上記動作を
一度やれば一折線近似となり、エミッタ又はコレクタに
印加する負電位を二度適宜変更して行なえば、二折線タ
イプのγ特性を持たせることも可能である。
【０１１８】また、以上の実施例においては、シリコン
基板を共通コレクタとしているが通常バイポーラトラン
ジスタのごとく埋込ｎ+ 領域を設け、各ライン毎にコレ
クタを分割させる様な構造としてもよい。
【０１１９】なお、実際の動作には図１１に示したパル
スタイミング以外に、垂直シフトレジスタ３２、水平シ
フトレジスタ３９を駆動するためのクロックパルスが必
要である。
【０１２０】図１３に出力信号に関係する等価回路を示
す。容量ＣV ８０は垂直ライン３８，３８′，３８″の
配線容量であり、容量ＣH ８１は出力ライン４１の配線
容量をそれぞれ示している。また図１３右側の等価回路
は、読出し状態におけるものであり、スイッチング用Ｍ
ＯＳトランジスタ４０，４０′，４０″は導通状態であ
り、それの導通状態における抵抗値を抵抗ＲM ８２で示
している。また増幅用トランジスタ４４を抵抗ｒe ８３
および電流源８４を用いた等価回路で示している。出力
ライン４１の配線容量に起因する電荷蓄積をリフレッシ
ュするためのＭＯＳトランジスタ４２は、読出し状態で
は非導通状態であり、インピーダンスが高いので、右側
の等価回路では省略している。
【０１２１】等価回路の各パラメータは、実際に構成す
る光電変換装置の大きさにより決定されるわけである
が、例えば、容量ＣV ８０は約４ｐＦ位、容量ＣH ８１
は約４ｐＦ位、ＭＯＳトランジスタの導通状態の抵抗Ｒ
M ８２は３ＫΩ程度、バイポーラトランジスタ４４の電
流増幅率βは約１００程度として、出力端子４７におい
て観測される出力信号波形を計算した例を図１４に示
す。
【０１２２】図１４において横軸はスイッチングＭＯＳ
トランジスタ４０，４０′，４０″が導通した瞬間から
の時間［μｓ］を、縦軸は垂直ライン３８，３８′，３
８″の配線容量ＣV ８０に、各光センサセルから信号電
荷が読出されて１ボルトの電圧がかかっているときの出
力端子４７に現われる出力電圧［Ｖ］をそれぞれ示して
いる。
【０１２３】出力信号波形８５は負荷抵抗ＲE ４５が１
０ＫΩ、８６は負荷抵抗ＲE ４５が５ＫΩ、８７は負荷
抵抗ＲE ４５が２ＫΩのときのものであり、いずれにお
いてもピーク値は、ＣV ８０とＣH ８１の容量分割によ
り０．５Ｖ程度になっている。当然のことながら、負荷
抵抗ＲE ４５が大きいほうが減衰量は小さく、望ましい
出力波形になっている。立ち上がり時間は、上記のパラ
メータ値のとき、約２０ｎｓｅｃと高速である。スイッ
チングＭＯＳトランジスタ４０，４０′，４０″の導通
状態における抵抗ＲM を小さくすることにより、およ
び、配線容量ＣV，ＣH を小さくすることにより、さら
に高速の読出しも可能である。
【０１２４】上記構成に係る光センサセルを利用した光
電変換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の増幅ア
ンプも、ＭＯＳ型撮像装置に比較してかなり簡単なもの
でよい。上記例ではバイポーラトランジスタ１段のタイ
プのものを使用した例について説明したが、２段構成の
もの等、他の方式を使うことも当然のことながら可能で
ある。この例の様にバイポーラトランジスタを用いる
と、ＣＣＤ撮像装置における最終段のアンプのＭＯＳト
ランジスタから発生する画像上目につきやすい１／ｆ雑
音の問題が、本実施例の光電変換装置では発生せず、き
わめてＳ／Ｎ比の良い画質を得ることが可能である。
【０１２５】以下、本発明の光電変換装置の他の実施例
に付いて説明する。本実施例は、過渡的リフレッシュモ
ードにおける不都合を解決しようとするものである。
【０１２６】図１２に、過渡的リフレッシュ動作、蓄積
動作、読出し動作、そして過渡的リフレッシュ動作と巡
回するときの、エミッタ、ベース、コレクタ各部におけ
る電位レベルを表したものを示す。各部位の電圧レベル
は外部的に見た電位であり、内部のポテンシャルレベル
とは一部一致していない所もある。
【０１２７】説明を簡単にするためにエミッタ・ベース
間の拡散電位は除いてある。したがって、図１２でエミ
ッタとベースが同一レベルで表される時には、実際には
エミッタベース間に
【０１２８】
【数２１】 で与えられる拡散電位が存在するわけである。
【０１２９】図１２において、状態、はリフレッシ
ュ動作を、状態は蓄積動作を、状態、は読出し動
作を、状態はエミッタを接地したときの動作状態をそ
れぞれ示す。また電位レベルは０ボルトを境にして上側
が負、下側が正電位をそれぞれ示す。状態になる前の
ベース電位はゼロボルトであったとし、またコレクタ電
位は状態からまで全て正電位にバイアスされている
ものとする。
【０１３０】上記の一連の動作を図１１のタイミング図
と共に説明する。
【０１３１】図１１の波形６７のごとく、時刻ｔ1 にお
いて、端子３７に正電位すなわちリフレッシュ電圧ＶRH
が印加されると、図１２の状態に電位２００のごとく
ベースには、すでに説明した様に、
【０１３２】
【数２２】 なる分圧がかかる。この電位は時刻ｔ1 からｔ2 の間に
次第にゼロ電位に向かって減少していき、時刻ｔ2 で
は、図１２の点線で示した電位２０１となる。この電位
は前に説明した様に、過渡的なリフレッシュモードにお
いて、ベースに残る電位ＶK である。時刻ｔ2 におい
て、波形６７のごとく、リフレッシュ電圧ＶRHがゼロ電
圧にもどる瞬間にベースに、ベースには
【０１３３】
【数２３】 なる電圧が前と同様、容量分割により発生するので、ベ
ースは残っていた電圧ＶK と新しく発生した電圧との加
算された電位となる。すなわち、状態において示され
るベース電位２０２であり、これは、
【０１３４】
【数２４】 で与えられる。
【０１３５】この様なエミッタに対して逆バイアス状態
において光が入射してくると、この光により発生したホ
ールがベース領域に蓄積されるので、状態のごとく、
入射してくる光の強さに応じてベース電位２０２はベー
ス電位２０３、２０３′、２０３″のごとく次第に正電
位に向って変化する。この光により発生する電圧をＶP
とする。
【０１３６】次いで波形６９のごとく、水平ラインに垂
直シフトレジスタより電圧、すなわち、読出し電圧ＶR
が印加されると、ベースには
【０１３７】
【数２５】 なる電圧が加算されるので、光がまったく照射されない
ときのベース電位２０４は
【０１３８】
【数２６】 となる。このときの電位２０４は前に説明したごとく、
エミッタに対して０．５〜０．６Ｖ程度順方向にバイア
ス状態になる様に、設定される。また、ベース電位２０
５、２０５′、２０５″はそれぞれ
【０１３９】
【数２７】 で与えられる。
【０１４０】ベース電位がこの様にエミッタに対して、
順方向バイアスされると、エミッタ側からエレクトロン
の注入がおこり、エミッタ電位は次第に正電位方向に動
いていくことになる。光が照射されなかったときのベー
ス電位２０４に対するエミッタ電位２０６は、順方向バ
イアスを０．５〜０．６Ｖに設定した時読出しパルス幅
が１〜２μｓ位のとき、約５０〜１００ｍＶ程度であ
り、この電圧をＶB とすると、エミッタ電位２０７、２
０７′、２０７″は前の例の様に０．１μｓ以上のパル
ス幅であれば直線性は十分確保されるので、それぞれＶ
P ＋ＶB 、ＶP ′＋ＶB 、ＶP ″＋ＶB となる。
【０１４１】ある一定の読出し時間の後、波形６９のご
とく読出し電圧ＶR がゼロ電位になった時点で、ベース
には
【０１４２】
【数２８】 なる電圧が加算されるので、状態のごとくベース電位
は読出しパルスが印加される前の状態、すなわち逆バイ
アス状態になり、エミッタの電位変化は停止する。すな
わち、このときのベース電位２０８は、
【０１４３】
【数２９】 ベース電位２０９、２０９′、２０９″はそれぞれ、
【０１４４】
【数３０】 で与えられる。これは読出しが始まる前の状態とまっ
たく同じである。
【０１４５】この状態において、エミッタ側の光情報
信号が外部へ読出されるわけである。この読出しが終っ
た後、各スイツチングＭＯＳトランジスタ４８、４
８′、４８″が導通状態となり、エミッタが接地されて
状態のごとく、エミッタはゼロ電位となる。これで、
リフレッシュ動作、蓄積動作、読出し動作と一巡し、次
に状態にもどるわけであるが、この時、最初にリフレ
ッシュ動作に入る前は、ベース電位がゼロ電位からスタ
ートしたのに対して、一巡してきた後はベース電位が
【０１４６】
【数３１】 およびそれに、それぞれＶP 、ＶP ′、ＶP ″が加算さ
れた電位に変化していることになる。したがって、この
状態で、リフレッシュ電圧ＶRHが印加されたとしてもベ
ース電位はそれぞれＶK 、ＶK ＋ＶP 、ＶK ＋ＶP ′、
ＶK ＋ＶP ″になるだけであり、これでは、ベースに十
分な順方向バイアスがかからず、光の強くあたった所は
順方向バイアス量が大きいので光情報は消えるものの、
光の弱い部分の情報は消えずに残るということが生ずる
ことは図８に示したリフレッシュ動作の計算例から見て
もあきらかである。
【０１４７】この様な現象は、過渡的リフレッシュモー
ド独特のものであり、完全リフレッシュモードでは、ベ
ース電位が必ずゼロ電位になるまで長いリフレッシュ時
間をとるために、この様な問題は生じない。
【０１４８】高速リフレッシュが可能な過渡的リフレッ
シュモードを使い、かつこの様な不都合の生じない方法
について以下に述べる。
【０１４９】これを解決する一つの方法は、状態にお
いてベース電位２１０が負電位方向、すなわちエミッタ
に対して逆バイアス方向になりすぎているからであり、
次の状態において、リフレッシュパルスが印加される
前に何らかの方法で、このベース電位２１０をゼロ電
位、又は、わずか正電位にもってくれば良いことにな
る。
【０１５０】図２４（ａ）に、それを達成するための光
センサセルの断面図を、（ｂ）にそれの等価回路図を、
（ｃ）に内部ポテンシャル図を、それぞれ示す。図２４
（ａ）は、図４に示したセンサセルとは、埋込ｐ+ 領域
２２０のあることだけが異っている。図２４（ｂ）の等
価回路図は、センサセルのベース領域６をコレクタ、埋
込ｐ+ 領域２２０をエミッタ、ベース領域６とコレクタ
領域１の中間の高抵抗ｎ- 領域５の一部をベースとした
ｐｎｐトランジスタ２２１が付加されている。ｐｎｐト
ランジスタのベース領域は、センサセルのコレクタ領域
１とはルースカップリングされているわけであり、等価
回路では点線で示している。また、この埋込ｐ+ 領域２
２０は結晶内部で配線２２２のごとく結線されており、
センサエリア外から電圧を印加できる構造となってい
る。
【０１５１】図２４（ｂ）から明らかなように、ｐ+ 埋
込領域２２０は、２２２に示されるように水平ライン方
向に一つのラインを形成するわけであるから実際には、
図２４（ａ）では左右に連続してつながったｐ+ 埋込み
領域として示すべきものである。図２４（ａ）ではわか
り易くするために模式的に一部にｐ+ 領域を示してい
る。
【０１５２】内部のエレクトロンに対するポテンシャル
は図２４（ｃ）に示すごとくであり、埋込ｐ+ 領域２２
０を含まない垂直断面でのポテンシャル分布は図１２に
示したものと何ら変らないが、埋込ｐ+ 領域２２０を含
む、垂直断面でのポテンシャル分布は点線２２３で示す
様なポテンシャル分布を有している。但し、この図では
埋込ｐ+ 領域２２０がわずか正電位にバイアスされたと
きのポテンシャル分布をしている。この状態で、埋込ｐ
+ 領域２２０をさらに正電位方向にバイアスすると、間
に存在するｎ- 領域が完全にパンチスルー状態になり、
ｐ+ 領域よりホールがセンサセルのベース領域６に向か
って流れこむことになり、このホールによりベース領域
６は正電位方向に電位が動いてくる。
【０１５３】ｎ- 領域をパンチスルー状態にして、ｐ+
領域２２０からホールをｐベース領域に流し込むには、
ｎ- 領域の厚さｄ、不純物密度Ｎ、ｐ+ 領域２２０に加
える電圧をＶP +とすると
【０１５４】
【数３２】 のように設計する。Ｖbiはｐ+ ｎ- 接合の拡散電位であ
る。
【０１５５】したがって、図１２の状態において、埋
込ｐ+ 領域２２０を配線２２２を通して正電圧を印加し
て、ｐベース領域にホールを注入することにより、ベー
ス電位２１０を先に説明したごとく、ゼロ電位又はわず
か正電位にもってくることにより過渡的リフレッシュモ
ードにおける不都合な現象を解決することが可能であ
る。このとき埋込ｐ+ 領域２２０に印加する電圧はセン
サセルコレクタ１に印加している電圧よりもわずかに小
さい電圧、すなわち埋込ｐ+ 領域２２０とコレクタのｎ
領域１が順方向バイアスとならない様な状態で、十分ベ
ース領域６に、ホールを渡しこむことが可能である。
【０１５６】ｐ+ 領域を形成する不純物（通常ボロン）
は、一般に拡散定数が大きく、高抵抗ｎ- 領域５をエピ
タキシャル技術を用いて形成する時にオートドーピング
および拡散の問題が発生するが、エピタキシャル技術の
低温化により、埋込ｐ+ 領域からのオートドーピングお
よび拡散を極力押える様な工夫がなされる。
【０１５７】以上の一実施例は、すでに説明した、基本
光センサセルに対して埋込ｐ+ 領域を拡散もしくはイオ
ン注入により付加することだけが異なり、後の部分の作
成方法はまったく同じで良い。
【０１５８】図２５に、もう一つの実施例を説明するた
めの光センサセル断面図を示す。図２５に示した断面図
では、図２４（ａ）に示した埋込ｐ+ 領域２２０の代り
に、ベース領域６を作るとき、同時に表面側にＰ領域２
２４を作る構造となっている。このＰ領域２２４をエミ
ッタとし、低不純物ｎ- 領域５をベース、光センサセル
のベース６をコレクタとするｐｎｐトランジスタを構成
している。これは前の図２４で示したものが、縦構造の
ｐｎｐトランジスタを形成していたのに対して、横構造
のｐｎｐトランジスタを形成しているわけである。した
がって、この図２５の実施例では、このＰ領域２２４に
電圧を供給するのは、表面側の配線２２５を介して行な
われる。
【０１５９】この図２５に示した実施例の等価回路は、
ｐｎｐトランジスタが縦構造、横構造のちがいはあるも
のの、図２４（ｂ）に示した等価回路とまったく同じで
あり、また、それの動作もすでに説明したものとまった
く同じである。
【０１６０】図２５に示した断面図では、ｐ+ 領域２２
４、これの配線２２５がＭＯＳキャパシタ電極９、エミ
ッタ領域７および配線８と、説明の都合上全て同一断面
内に書いているが、同一の光センサセルの中の他の部分
に配置することも可能であり、これは、光入射する窓の
形状、配線等の設計要因から決定されることになる。
【０１６１】既に述べた様に、前述した構成に係る光セ
ンサセルを利用した光電変換装置では、最終段の増幅ア
ンプがきわめて簡単なもので良いことから、最終段の増
幅アンプを一つだけ設ける図１に示した実施例のごとき
タイプではなく、増幅アンプを複数個設置して、一つの
画面を複数に分割して読出す様な構成とすることも可能
である。
【０１６２】図１５に、分割読出し方式の一例を示す。
図１５に示す実施例は、水平方向を３分割とし最終段ア
ンプを３つ設置した例である。基本的な動作は図１の実
施例および図１１，図１２のタイミング図を用いて説明
したものとほとんど同じであるが、この図１５の実施例
では、３つの等価な水平シフトレジスタ１００、１０
１、１０２を設け、これらの始動パルスを印加するため
の端子１０３に始動パルスが入ると、１列目、（ｎ＋
１）列目、（２ｎ＋１）列目（ｎは整数であり、この実
施例では水平方向絵素数は３ｎ個である。）に接続され
た各センサセルの出力が同時に読出されることになる。
次の時点では、２列目、（ｎ＋２）列目、（２ｎ＋２）
列目が読出されることになる。この実施例によれば、一
本の水平ライン分を読出す時間が固定されている時は、
水平方向のスキャンニング周波数は、一つの最終段アン
プをつけた方式に比較して１／３の周波数で良く、水平
シフトレンジスタが簡単になり、かつ光電変換装置から
の出力信号をアナログディジタル変換して、信号処理す
る様な用途には、高速のアナログ・ディジタル変換器は
不必要であり、分割読出し方式の大きな利点である。
【０１６３】図１５に示した実施例では、等価な水平シ
フトレジスタを３つ設けた方式であったが、同様な機能
は、水平シフトレジスタ１つだけでももたせることが可
能である。この場合の実施例を図１６に示す。
【０１６４】図１６の実施例は、図１５に示した実施例
のうちの水平スイッチングＭＯＳトランジスタと、最終
段アンプの中間の部分だけを書いたものであり、他の部
分は、図１５の実施例と同じであるから省略している。
【０１６５】この実施例では、１つの水平シフトレジス
タ１０４からの出力を１列目、（ｎ＋１）列目、（２ｎ
＋１）列目のスイッチングＭＯＳトランジスタのゲート
に接続し、それらのラインを同時に読出すようにしてい
る。次の時点では、２列目、（ｎ＋２）列目、（２ｎ＋
２）列目が読出されるわけである。
【０１６６】この実施例によれば、各スイッチングＭＯ
Ｓトランジスタのゲートへの配線は増加するものの、水
平シフトレジスタとしては１つだけで動作が可能であ
る。
【０１６７】図１５、図１６の例では出力アンプを３個
設けた例を示したが、この数はその目的に応じてさらに
多くしてもよいことはもちろんである。
【０１６８】図１５、図１６の実施例ではいずれも、水
平シフトレジスタ、垂直シフトレジスタの始動パルスお
よびクロックパルスは省略しているが、これらは、他の
リフレッシュパルスと同様、同一チップ内に設けたクロ
ックパルス発生器あるいは、他のチップ上に設けられた
クロックパルス発生器から供給される。
【０１６９】この分割読出し方式では、水平ライン一括
又は全画面一括リフレッシュを行なうと、ｎ列目と（ｎ
＋１）列目の光センサセル間では、わずか蓄積時間が異
なり、これにより、暗電流成分および信号成分に、わず
かの不連続性が生じ、画像上目についてくる可能性も考
えられるが、これの量はわずかであり、実用上問題はな
い。また、これが、許容限度以上になってきた場合で
も、外部回路を用いて、それを補正することは、キョシ
状波を発生させ、これと暗電流成分との減算およびこれ
と信号成分の乗除算により行なう従来の補正技術を使用
することにより容易に可能である。
【０１７０】この様な光電変換装置を用いて、カラー画
像を撮像する時は、光電変換装置の上に、ストライプフ
ィルタあるいは、モザイクフィルタ等をオンチップ化し
たり、又は、別に作ったカラーフィルタを貼合わせるこ
とによりカラー信号を得ることが可能である。
【０１７１】一例として、Ｒ，Ｇ，Ｂのストライプ・フ
ィルタを使用した時は、上記構成に係る光センサセルを
利用した光電変換装置ではそれぞれ別々の最終段アンプ
よりＲ信号、Ｇ信号、Ｂ信号を得ることが可能である。
これの一実施例を図１７に示す。この図１７も図１６と
同様、水平シフトレジスタのまわりだけを示している。
他は図１および図１５と同じであり、ただ１列目はＲの
カラーフィルタ、２列目はＧのカラーフィルタ、３列目
はＢのカラーフィルタ、４列目はＲのカラーフィルタと
いう様にカラーフィルタがついているものとする。図１
７に示すごとく、１列目、４列目、７列目…の各垂直ラ
インは出力ライン１１０に接続され、これはＲ信号をと
りだす。又２列目、５列目、８列目…の各垂直ラインは
出力ライン１１１に接続され、これはＧ信号をとりだ
す。又同様にして、３列目、６列目、９列目…の各垂直
ラインは出力ライン１１２に接続されたＢ信号をとりだ
す。出力ライン１１０，１１１，１１２はそれぞれオン
チップ化されたリフレッシュ用ＭＯＳトランジスタおよ
び最終段アンプ、例えばエミッタフォロアタイプのバイ
ポーラトランジスタに接続され、各カラー信号が別々に
出力されるわけである。
【０１７２】本発明の他の実施例に係る光電変換装置を
構成する光センサセルの他の例の基本構造および動作を
説明するための図を図１８に示す。またそれの等価回路
および全体の回路構成図を図１９に示す。
【０１７３】図１８に示す光センサセルは、同一の水平
スキャンパルスにより読出し動作、およびラインリフレ
ッシュを同時に行なうことを可能とした光センサセルで
ある。図１８において、すでに図４で示した構成と異な
る点は、図４の場合水平ライン配線１０に接続されるＭ
ＯＳキャパシタ電極９が一つだけであったものが上下に
隣接する光センサセルの側にもＭＯＳキャパシタ電極１
２０が接続され、１つの光センサセルからみた時に、ダ
ブルコンデンサタイプとなっていること、および図にお
いて上下に隣接する光センサセルのエミッタ７，７´は
２層配線にされた配線８，および配線１２１、（図
１８では、垂直ラインが１本に見えるが、絶縁層を介し
て２本のラインが配置されている）に交互に接続、すな
わちエミッタ７はコンタクトホール１９を通して配線
８に、エミッタ７´はコンタクトホール１９´を通して
配線１２１にそれぞれ接続されていることが異なって
いる。
【０１７４】これは図１９の等価回路をみるとより明ら
かとなる。すなわち、光センサセル１５２のベースに接
続されたＭＯＳキャパシタ１５０は水平ライン３１に接
続され、ＭＯＳキャパシタ１５１は水平ライン３１´に
接続されている。また光センサセル１５２の図において
下に隣接する光センサセル１５２´のＭＯＳキャパシタ
１５０´は共通する水平ライン３１´に接続されてい
る。
【０１７５】光センサセル１５２のエミッタは垂直ライ
ン３８に、光センサセル１５２´のエミッタは垂直ライ
ン１３８に、光センサセル１５２″のエミッタは垂直ラ
イン３８という様にそれぞれ交互に接続されている。
【０１７６】図１９の等価回路では、以上述べた基本の
光センサセル部以外で、図１の撮像装置と異なるのは、
垂直ライン３８をリフレッシュするためのスイッチング
ＭＯＳトランジスタ４８のほかに垂直ライン１３８をリ
フレッシュするためのスイッチングＭＯＳトランジスタ
１４８、および垂直ライン３８を選択するスイッチング
ＭＯＳトランジスタ４０のほか垂直ライン１３８を選択
するためのスイッチングＭＯＳトランジスタ１４０が追
加され、また出力アンプ系が一つ増設されている。この
出力系の構成は、各ラインをリフレッシュするためのス
イッチングＭＯＳトランジスタ４８、および１４８が接
続されている様な構成とし、さらに水平スキャン用のス
イッチングＭＯＳトランジスタを用いる図２０に示す様
にして出力アンプを一つだけにする構成もまた可能であ
る。図２０では図１９の垂直ライン選択および出力アン
プ系の部分だけを示している。
【０１７７】この図１８の光センサセルおよび図１９に
示す実施例によれば、次の様な動作が可能である。すな
わち、今水平ライン３１に接続された各光センサセルの
読出し動作が終了し、テレビ動作における水平ブランキ
ング期間にある時、垂直シフトレジスタ３２からの出力
パルスが水平ライン３１´に出力されるＭＯＳキャパシ
タ１５１を通して、読出しの終了した光センサセル１５
２をリフレッシュする。このとき、スイッチングＭＯＳ
トランジスタ４８は導通状態にされ、垂直ライン３８は
接地されている。
【０１７８】また、水平ライン３１´に接続されたＭＯ
Ｓキャパシタ１５０´を通して光センサセル１５２´の
出力が垂直ライン１３８に読出される。このとき当然の
ことながらスイッチングＭＯＳトランジスタ１４８は非
導通状態になされ、垂直ライン１３８は浮遊状態となっ
ているわけである。この様に一つの垂直スキャンパルス
により、すでに読出しを終了した光センサセルのリフレ
ッシュと、次のラインの光センサセルの読出しが同一の
パルスで同時的に行なうことが可能である。このときす
でに説明した様にリフレッシュする時の電圧と読出しの
時の電圧は、読出し時には、高速読出しの必要性からバ
イアス電圧をかけるので異なってくるが、これは図１８
に示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキ
ャパシタ電極１２０の面積を変えることにより各電極に
同一の電圧が印加されても各光センサセルのベースには
異なる電圧がかかる様な構成をとることにより達成され
ている。
【０１７９】すなわち、リフレッシュ用ＭＯＳキャパシ
タの面積は、読出し用ＭＯＳキャパシタの面積にくらべ
て小さくなっている。この例のように、センサセル全部
を一括リフレッシュするのではなく、一ラインずつリフ
レッシュしていく場合には、図４（ｂ）に示される様に
コレクタをｎ型あるいはｎ基板で構成しておいてもよい
が、水平ラインごとにコレクタを分離して設けたほうが
望ましいことがある。コレクタが基板になっている場合
には、全光センサセルのコレクタが共通領域となってい
るため、蓄積および受光読出し状態ではコレクタに一定
のバイアス電圧が加わった状態になっている。もちろ
ん、すでに説明したようにコレクタにバイアス電圧が加
わった状態でも浮遊ベースのリフレッシュは、エミッタ
の間で行なえる。ただし、この場合には、ベース領域の
リフレッシュが行なわれると同時に、リフレッシュパル
スが印加されたセルのエミッタコレクタ間に無駄な電流
が流れ、消費電力を大きくするという欠点が伴う。こう
した欠点を克服するためには、全センサセルのコレクタ
を共通領域とせずに、各水平ラインに並ぶセンサセルの
コレクタは共通になるが、各水平ラインごとのコレクタ
は互いに分離された構造にする。すなわち、図４の構造
に関連させて説明すれば、基板はｐ型にして、ｐ型基板
中にコレクタ各水平ラインごとに互いに分離されたｎ+
埋込領域を設けた構造にする。隣り合う水平ラインのｎ
+ 埋込領域の分離は、ｐ領域を間に介在させる構造でも
よい。水平ラインに沿って埋込まれるコレクタのキャパ
シタを減少させるには、絶縁物分離の方が優れている。
図４では、コレクタが基板で構成されているから、セン
サセルを囲む分離領域はすべてほとんど同じ深さまで設
けられている。一方、各水平ラインごとのコレクタを互
いに分離するには、水平ライン方向の分離領域を垂直ラ
イン方向の分離領域より必要な値だけ深くしておくこと
になる。
【０１８０】各水平ラインごとにコレクタが分離されて
いれば、読出しが終って、リフレッシュ動作が始まる時
に、その水平ラインのコレクタの電圧を接地すれば、前
述したようなエミッタコレクタ間電流は流れず、消費電
力の増加をもたらさない。リフレッシュが終って光信号
による電荷蓄積動作に入る時に、ふたたびコレクタ領域
には所定のバイアス電圧を印加する。
【０１８１】また図１９の等価回路によれば、各水平ラ
インごとに出力は出力端子４７および１４７に交互に出
力されることになる。これは、すでに説明したごとく、
図２０の様な構成にすることにより一つのアンプから出
力をとりだすことも可能である。
【０１８２】以上説明した様に本実施例によれば、比較
的簡単な構成で、ラインリフレッシュが可能となり、通
常のテレビカメラ等の応用分野にも適用することができ
る。
【０１８３】本発明の他の実施例としては、光センサセ
ルに複数のエミッタを設けた構成あるいは、一つのエミ
ッタに複数のコンタクトを設けた構成により、一つの光
センサセルから複数の出力をとりだすタイプが考えられ
る。
【０１８４】これは本発明による光電変換装置の各光セ
ンサセルが増幅機能をもつことから、一つの光センサセ
ルから複数の出力をとりだすために、各光センサセルに
複数の配線容量が接続されても、光センサセルの内部で
発生した蓄積電圧Ｖｐが、まったく減衰することなしに
各出力に読出すことが可能であることに起因している。
【０１８５】この様に、各光センサセルから複数の出力
をとりだすことができる構成により、各光センサセルを
多数配列してなる光電変換装置に対して信号処理あるい
は雑音対策等に対して多くの利点を付加することが可能
である。
【０１８６】次に本発明に係る光電変換装置の一製法例
について説明する。図２１，図２２に、選択エピタキシ
ャル成長（N. Endo et al ,“ Novel device isolation
technology with selected epitaxial growth ”Tech.
Dig. of 1982 ＩＥＤＭ，pp．241-244 参照）を用いた
その製法の一例を示す。
【０１８７】１〜１０×１０16ｃｍ-3程度の不純物濃度
のｎ形Ｓｉ基板１の裏面側に、コンタクト用のｎ+ 領域
１１を、ＡｓあるいはＰの拡散で設ける。ｎ+ 領域から
のオートドーピングを防ぐために、図には示さないが酸
化膜及び窒化膜を裏面に通常は設けておく。
【０１８８】基板１は、不純物濃度及び酸素濃度が均一
に制御されたものを用いる。すなわち、キャリアライン
タイムがウェハで十分に長くかつ均一な結晶ウェハを用
いる。その様なものとしては例えばＭＣＺ法による結晶
が適している。基板１の表面に略々１μｍ程度の酸化膜
をウエット酸化により形成する。すなわち、Ｈ2 Ｏ雰囲
気かあるいは（Ｈ2 ＋Ｏ2 ）雰囲気で酸化する。積層欠
陥等を生じさせずに良好な酸化膜を得るには、９００℃
程度の温度での高圧酸化が適している。
【０１８９】その上に、たとえば２〜４μｍ程度の厚さ
のＳｉＯ2 膜をＣＶＤで堆積する。（Ｎ2+ＳｉＨ4 ＋Ｏ
2 ）ガス系で３００〜５００℃程度の温度で所望の厚さ
のＳｉＯ2 膜を堆積する。Ｏ2 ／ＳｉＨ4 のモル比は温
度にもよるが４〜４０程度に設定する。フォトリソグラ
フィ工程により、セル間の分離領域となる部分の酸化膜
を残して他の領域の酸化膜は、（ＣＦ4 ＋Ｈ2 ），Ｃ2
Ｆ4 ，ＣＨ2 Ｆ2 等のガスを用いたリアクテイブイオン
エッチングで除去する（図２１の工程（ａ）)、例えば、
１０×１０μｍ2 に１画素を設ける場合には、１０μｍ
ピッチのメッシュ状にＳｉＯ2 膜を残す。ＳｉＯ2 膜の
幅はたとえば２μｍ程度に選ばれる。リアクティブイオ
ンエッチングによる表面のダメージ層及び汚染層を、Ａ
ｒ／Ｃｌ2 ガス系プラズマエッチングかウエットエッチ
ングによって除去した後、超高真空中における蒸着かも
しくは、ロードロック形式で十分に雰囲気が清浄になさ
れたスパッタ、あるいは、ＳｉＨ4 ガスにＣＯ2 レーザ
光線を照射する減圧光ＣＶＤで、アモルファスシリコン
３０１を堆積する（図２１の工程（ｂ））、ＣＢｒＦ
3 、ＣＣｌ2 Ｆ2 、Ｃｌ2 等のガスを用いたリアクティ
ブイオンエッチングによる異方性エッチによりＳｉＯ2
層側面に堆積している以外のアモルファスシリコンを除
去する（図２１の工程（ｃ））、前と同様に、ダメージ
層と汚染層を十分除去した後、シリコン基板表面を十分
清浄に洗浄し、（Ｈ2 ＋ＳｉＨ2,Ｃｌ2＋ＨＣｌ）ガス
系によりシリコン層の選択成長を行なう。数１０Ｔｏｒ
ｒの減圧状態で成長は行ない、基板温度は９００〜１０
００℃、ＨＣｌのモル比をある程度以上高い値に設定す
る。ＨＣｌの量が少なすぎると選択成長は起こらない。
シリコン基板上にはシリコン結晶層が成長するが、Ｓｉ
Ｏ2 層上のシリコンはＨＣｌによってエッチングされて
しまうため、ＳｉＯ2 層上にはシリコンは堆積しない
（図２１の（ｄ））。ｎ- 層５の厚さは例えば３〜５μ
ｍ程度である。不純物濃度は好ましくは１０12〜１０16
ｃｍ-3程度に設定する。もちろん、この範囲をずれても
よいが、ｐｎ- 接合の拡散電位で完全に空乏化するかも
しくはコレクタに動作電圧を印加した状態では、少なく
ともｎ- 領域が完全に空乏化するような不純物濃度およ
び厚さに選ぶのが望ましい。
【０１９０】通常入手できるＨＣｌガスには大量の水分
が含まれているため、シリコン基板表面で常に酸化膜が
形成されるというようなことになって、到底高品質のエ
ピタキシャル成長は望めない。水分の多いＨＣｌは、ボ
ンベに入っている状態でボンベの材料と反応し鉄分を中
心とする重金属を大量に含むことになって、重金属汚染
の多いエピタキシャル層になり易い。光センサセルに使
用するエピタキシャル層は、暗電流成分が少ない程望ま
しいわけであるから、重金属による汚染は極限まで抑え
る必要がある。ＳｉＨ2 Ｃｌ2 に超高純度の材料を使用
することはもちろんであるが、ＨＣｌには特に水分の少
ない、望ましくは少なくとも水分含有量が０．５ｐｐｍ
以下のものを使用する。もちろん、水分含有量は少ない
程よい。エピタキシャル成長層をさらに高品質にするに
は、基板をまず１１５０〜１２５０℃程度の高温処理で
表面近傍から酸素を除去して、その後８００℃程度の長
時間熱処理により基板内部にマイクロディフェクトを多
数発生させ、デヌーデットゾーンを有するイントリシッ
クゲッタリングの行える基板にしておくこともきわめて
有効である。分離領域としてのＳｉＯ2 層４が存在した
状態でのエピタキシャル成長を行なうわけであるから、
ＳｉＯ2 からの酸素のとり込みを少なくするため、成長
温度は低いほど望ましい。通常よく使われる高周波加熱
法では、カーボンサセプタからの汚染が多くて、より一
層の低温化は難しい。反応室内にカーボンサセプタなど
持込まないランプ加熱によるウェハ直接加熱法が成長雰
囲気をもっともクリーンにできて、高品質エピタキシャ
ル層を低温で成長させられる。
【０１９１】反応室におけるウェハ支持具は、より蒸気
圧の低い超高純度溶融サファイアが適している。原材料
ガスの予熱が容易に行え、かつ大流量のガスが流れてい
る状態でもウェハ面内温度を均一化し易い、すなわちサ
ーマルストレスがほとんど発生しないランプ加熱による
ウェハ直接加熱法は、高品質エピタキシャル層を得るの
に適している。成長時にウェハ表面への紫外線照射は、
エピタキシャル層の品質をさらに向上させる。
【０１９２】分離領域４となるＳｉＯ2 層の側壁にはア
モルファスシリコンが堆積している（図２１の工程
（ｃ））。アモルファスシリコンは固相成長で単結晶化
し易いため、ＳｉＯ2 分離領域４との界面近傍の結晶が
非常に優れたものになる。高抵抗ｎ- 層５を選択エピタ
キシャル成長により形成した後（図２１の工程
（ｄ））、表面濃度１〜２０×１０16ｃｍ-3程度のＰ領
域６を、ドープトオキサイドからの拡散か、あるいは低
ドーズのイオン注入層をソースとした拡散により所定の
深さまで形成する。ｐ領域６の深さはたとえば０．６〜
１μｍ程度である。
【０１９３】ｐ領域６の厚さと不純物濃度は以下のよう
な考えで決定する。感度を上げようとすれば、ｐ領域６
の不純物濃度を下げてＣｂｅを小さくすることが望まし
い。Ｃｂｅは略々次のように与えられる。
【０１９４】
【数３３】 ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、
【０１９５】
【数３４】 で与えられる。ここで、εはシリコン結晶の誘電率、Ｎ
D はエミッタの不純物濃度、ＮA はベースのエミッタに
隣接する部分の不純物密度、ｎi は眞性キヤリア濃度で
ある。ＮA を小さくするほどＣｂｅは小さくなって、感
度は上昇するが、ＮA をあまり小さくしすぎるとベース
領域が動作状態で完全に空乏化してパンチングスルー状
態になってしまうため、あまり低くは出来ない。ベース
領域が完全に空乏化してパンチングスルー状態にならな
い程度に設定する。
【０１９６】その後、シリコン基板表面に（Ｈ2 ＋Ｏ
2 ）ガス系スチーム酸化により数１０Åから数１００Å
程度の厚さの熱酸化膜３を、８００〜９００℃程度の温
度で形成する。その上に、（ＳｉＨ4 ＋ＮＨ3 ）系ガス
のＣＶＤで窒化膜（Ｓｉ3 Ｎ4）３０２を５００〜１５
００Å程度の厚さで形成する。形成温度は７００〜９０
０℃程度である。ＮＨ3 ガスも、ＨＣｌガスと並んで通
常入手できる製品は、大量に水分を含んでいる。水分の
多いＮＨ3 ガスを原材料に使うと、酸素濃度の多い窒化
膜となり、再現性に乏しくなると同時に、その後のＳｉ
Ｏ2 膜との選択エッチングで選択比が取れないという結
果を招く。ＮＨ3 ガスも、少なくとも水分含有量が０．
５ｐｐｍ以下のものにする。水分含有量は少ない程望ま
しいことはいうまでもない。窒化膜３０２の上にさらに
ＰＳＧ膜３００をＣＶＤにより堆積する。ガス系は、た
とえば、（Ｎ2 ＋ＳｉＨ4 ＋Ｏ2 ＋ＰＨ3 ）を用いて、
３００〜４５０℃程度の温度で２０００〜３０００Å程
度の厚さのＰＳＧ膜をＣＶＤにより堆積する（図２１の
工程（ｅ））。２度のマスク合わせ工程を含むフォトリ
ソグラフィー工程により、ｎ+ 領域７上と、リフレッシ
ュ及び読出しパルス印加電極上に、Ａｓドープのポリシ
リコン膜３０４を堆積する。この場合ｐドープのポリシ
リコン膜を使ってもよい。たとえば、２回のフォトリソ
グラフィー工程により、エミッタ上は、ＰＳＧ膜，Ｓｉ
3 Ｎ4 膜、ＳｉＯ2 膜をすべて除去し、リフレッシュお
よび読出しパルス印加電極を設ける部分には下地のＳｉ
Ｏ2 膜を残して、ＰＳＧ膜とＳｉ3 Ｎ4 膜のみエッチン
グする。その後、Ａｓドープのポリシリコンを、（Ｎ2
＋ＳｉＨ4 ＋ＡｓＨ3 ）もしくは（Ｈ2 ＋ＳｉＨ4 ＋Ａ
ｓＨ3 ）ガスでＣＶＤ法により堆積する。堆積温度は５
５０℃〜７００℃程度、膜厚は１０００〜２０００Åで
ある。ノンドープのポリシリコンをＣＶＤ法で堆積して
おいて、その後Ａｓ又はＰを拡散してももちろんよい。
エミッタとリフレッシュ及び読出しパルス印加電極上を
除いた他の部分のポリシリコン膜をマスク合わせフォト
リソグラフィー工程の後エッチングで除去する。さら
に、ＰＳＧ膜をエッチングすると、リフトオフによりＰ
ＳＧ膜に堆積していたポリシリコンはセルフアライン的
に除去されてしまう（図２１の工程（ｆ））。ポリシリ
コン膜のエッチングはＣ2 Ｃｌ2 Ｆ4 、（ＣＢｒＦ3 ＋
Ｃｌ2 ）等のガス系でエッチングし、Ｓｉ3 Ｎ4 膜はＣ
Ｈ2 Ｆ2 等のガスでエッチングする。
【０１９７】次に、ＰＳＧ膜３０５を、すでに述べたよ
うなガス系のＣＶＤ法で堆積した後、マスク合わせ工程
とエッチング工程とにより、リフレッシュパルス及び読
出しパルス電極用ポリシリコン膜上にコンタクトホール
を開ける。こうした状態で、Ａｌ，Ａｌ−Ｓｉ，Ａｌ−
Ｃｕ−Ｓｉ等の金属を真空蒸着もしくはスパッタによっ
て堆積するか、あるいは（ＣＨ3 ）3 ＡｌやＡｌＣｌ3
を原材料ガスとするプラズマＣＶＤ法、あるいはまた上
記原材料ガスのＡｌ−ＣボンドやＡｌ−Ｃｌボンドを直
接光照射により切断する光照射ＣＶＤ法によりＡｌを堆
積する。（ＣＨ3 ）3 ＡｌやＡｌＣｌ3 を原材料ガスと
して上記のようなＣＶＤ法を行なう場合には、大過剰に
水素を流しておく。細くてかつ急峻なコンタクトホール
にＡｌを堆積するには、水分や酸素混入のまったくない
クリーン雰囲気の中で３００〜４００℃膜厚に基板温度
を上げたＣＶＤ法が優れている。図４に示された金属配
線１０のパターニングを終えた後、層間絶縁膜３０６を
ＣＶＤ法で堆積する。３０６は、前述したＰＳＧ膜、あ
るいはＣＶＤ法ＳｉＯ2 膜、あるいは耐水性等を考慮し
する必要がある場合には、（ＳｉＨ4 ＋ＮＨ3 ）ガス系
のプラズマＣＶＤ法によって形成したＳｉ3 Ｎ4 膜であ
る。Ｓｉ3 Ｎ4 膜中の水素の含有量を低く抑えるために
は、（ＳｉＨ4 ＋Ｎ2 ）ガス系でのプラズマＣＶＤ法を
使用する。
【０１９８】プラズマＣＶＤ法によるダメージを現象さ
せ形成されたＳｉ3 Ｎ4 膜の電気的耐圧を大きくし、か
つリーク電流を小さくするには光ＣＶＤ法によるＳｉ3
Ｎ4膜がすぐれている。光ＣＶＤ法には２通りの方法が
ある。（ＳｉＨ4 ＋ＮＨ3 ＋Ｈｇ）ガス系で外部から水
銀ランプの２５３７Åの紫外線を照射する方法と、（Ｓ
ｉＨ4 ＋ＮＨ)3ガス系に水銀ランプの１８４９Åの紫外
線を照射する方法である。いずれも基板温度は１５０〜
３５０℃程度である。
【０１９９】マスク合わせ工程及びエッチング工程によ
り、エミッタ７上のポリシリコンに、絶縁膜３０５，３
０６を貫通したコンタクトホールをリアクティブイオン
エッチで開けた後、前述した方法でＡｌ，Ａｌ−Ｓｉ，
Ａｌ−Ｃｕ−Ｓｉ等の金属を堆積する。この場合には、
コンタクトホールのアスペクト比が大きいので、ＣＶＤ
法による堆積の方がすぐれている。図１における金属配
線８のパターニングを終えた後、最終パッシベーション
膜としてのＳｉ3 Ｎ4 膜あるいはＰＳＧ膜２をＣＶＤ法
により堆積する（図２２）。
【０２００】この場合も、光ＣＶＤ法による膜がすぐれ
ている。１２は裏面のＡｌ，Ａｌ−Ｓｉ等による金属電
極である。
【０２０１】本発明の光電変換装置の製法には、実に多
彩な工程があり、図２１，図２２はほんの一例を述べた
に過ぎない。
【０２０２】本発明の光電変換装置の重要な点は、ｐ領
域６とｎ- 領域５の間及びｐ領域６とｎ+ 領域７の間の
リーク電流を如何に小さく抑えるかにある。ｎ- 領域５
の品質を良好にして暗電流を少なくすることはもちろん
であるが、酸化膜などよりなる分離領域４とｎ- 領域５
の界面こそが問題である。図２１，図２２では、そのた
めに、あらかじめ分離領域４の側壁にアモルファスＳｉ
を堆積しておいてエピタキシャル成長を行なう方法を説
明した。この場合には、エピタキシャル成長中に基板Ｓ
ｉからの固相成長でアモルファスＳｉは単結晶化される
わけである。エピタキシャル成長は、８５０℃〜１００
０℃程度と比較的高い温度で行なわれる。そのため、基
板Ｓｉからの固相成長によりアモルファスＳｉが単結晶
化される前に、アモルファスＳｉ中に微結晶が成長し始
めてしまうことが多く、結晶性を悪くする原因になる。
温度が低い方が、固相成長する速度がアモルファスＳｉ
中に微結晶が成長し始める速度より相対的にずっと大き
くなるから、選択エピタキシャル成長を行なう前に、５
５０℃〜７００℃程度の低温処理で、アモルファスＳｉ
を単結晶しておくと、界面の特性は改善される。この
時、基板ＳｉとアモルファスＳｉの間に酸化膜等の層が
あると固相成長の開始が遅れるため、両者の境界にはそ
うした層が含まれないような超高清浄プロセスが必要で
ある。
【０２０３】アモルファスＳｉの固相成長には上述した
ファーナス成長の他に、基板をある程度の温度に保って
おいて、フッシュランプ加熱あるいは赤外線ランプによ
る、たとえば数秒から数１０秒程度のラピッドアニール
技術も有効である。こうした技術を使うときには、Ｓｉ
Ｏ2 層側壁に堆積するＳｉは、多結晶でもよい。ただ
し、非常にクリーンなプロセスで堆積し、多結晶体の結
晶粒界に酸素、炭素等の含まれない多結晶Ｓｉにしてお
く必要がある。
【０２０４】こうしたＳｉＯ2 側面のＳｉが単結晶化さ
れた後、Ｓｉの選択成長を行うことになる。
【０２０５】ＳｉＯ2 分離領域４と高抵抗ｎ- 領域５界
面のリーク電流がどうしても問題になる時は、高抵抗ｎ
- 領域５のＳｉＯ2 分離領域４に隣接する部分だけ、ｎ
形の不純物濃度を高くしておくとこのリーク電流の問題
はさけられる。たとえば、分離ＳｉＯ2 領域４に接触す
るｎ- 領域５の０．３〜１μｍ程度の厚さの領域だけ、
たとえば１〜１０×１０16ｃｍ-3程度にｎ形の不純物濃
度を高くするのである。この構成は比較的容易に形成で
きる。基板１上に略々１μｍ程度熱酸化膜を形成した
後、その上にＣＶＤ法で堆積する。ＳｉＯ2 膜をまず所
要の厚さだけ、所定の量のＰを含んだＳｉＯ2 膜にして
おく。さらにその上にＳｉＯ2 をＣＶＤ法で堆積すると
いうことで分離領域４を作っておく。その後の高温プロ
セスで分離領域４中にサンドイッチ状に存在する燐を含
んだＳｉＯ2 膜から、燐が高抵抗ｎ- 領域５中に拡散し
て、界面がもっとも不純物濃度が高いという良好な不純
物分布を作る。
【０２０６】すなわち、図２３のような構造に構成する
わけである。分離領域４が、３層構造に構成されてい
て、３０８は熱酸化膜ＳｉＯ2 、３０９は燐を含んだＣ
ＶＤ法ＳｉＯ2 膜、３０１はＣＶＤ法ＳｉＯ2 膜であ
る。分離領域４に隣接して、ｎ-領域５中との間に、ｎ
領域３０７が、燐を含んだＳｉＯ2 膜３０９からの拡散
で形成される。３０７はセル周辺全部に形成されてい
る。この構造にすると、ベース・コレクタ間容量Ｃｂｃ
は大きくなるが、ベース・コレクタ間リーク電流は激減
する。
【０２０７】図２１，図２２では、あらかじめ分離用絶
縁領域４を作っておいて、選択エピタキシャル成長を行
なう例について説明したが、基板上に必要な高抵抗ｎ-
層のエピキタシャル成長をしておいてから、分離領域と
なるべき部分をリアクティブイオンエッチングによりメ
ッシュ状に切り込んで分離領域を形成する、Ｕグループ
分離技術（ A.Hayasaka et al,“Ｕ−groove isolation
technique for highspeed bipolar VLSI ′S ″,Tech.
Dig. ofIEDM. P.62, 1982, 参照）を使って行なうこと
も出来る。
【０２０８】本発明に係る光電変換装置は、絶縁物より
構成される分離領域に取り囲まれた領域に、その大部分
の領域が半導体ウェハ表面に隣接するベース領域が浮遊
状態になされたバイポーラトランジスタを形成し、浮遊
状態になされたベース領域の電位を薄い絶縁層を介して
前記ベース領域の一部に設けた電極により制御すること
によって、光情報を光電変換する装置である。高不純物
濃度領域よりなるエミッタ領域が、ベース領域の一部に
設けられており、このエミッタは水平スキャンパルスに
より動作するＭＯＳトランジスタに接続されている。前
述した、浮遊ベース領域の一部に薄い絶縁層を介して設
けられた電極は、水平ラインに接続されている。ウェハ
内部に、設けられるコレクタは、基板で構成されること
もあるし、目的によっては反対導電型高抵抗基板に、各
水平ラインごとに分離された高濃度不純物埋込み領域で
構成される場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレッシュを行なう時のパルス
電圧に対して、信号を読出す時の印加パルス電圧は実質
的に大きい。実際に、２種類の電圧を待つパルス列を用
いてもよいし、ダブルキャパシタ構造で説明したよう
に、リフレッシュ用ＭＯＳキャパシタ電極の容量Ｃox
にくらべて読出し用ＭＯＳキャパシタ電極の容量Ｃoxを
大きくしておいてもよい。リフレッシュパルス印加によ
り、逆バイアス状態になされた浮遊ベース領域に光励起
されたキャリアを蓄積して光信号に基づいた信号を記憶
させ、該信号読出し時には、ベース・エミッタ間が順方
向に深くバイアスされるように読出し用パルス電圧を印
加して、高速度で信号を読出せるようにしたことが特徴
である。こうした特徴を備えていれば、本発明の光電変
換装置はいかなる構造で実現してもよく、前記の実施例
に述べられた構造に限定されないことはもちろんであ
る。たとえば、前記の実施例で説明した構造と導電型が
まったく反転した構造でも、もちろん同様である。ただ
し、この時には印加電圧の極性を完全に反転する必要が
ある。導電型がまったく反転した構造では、領域はｎ型
になる。すなわち、ベースを構成する不純物はＡｓやＰ
になる。ＡｓやＰを含む領域の表面を酸化すると、Ａｓ
やＰはＳｉ／ＳｉＯ2 界面のＳｉ側にパイルアップす
る。すなわち、ベース内部に表面から内部に向う強いド
リフト電界が生じて、光励起されたホールはただちにベ
ースからコレクタ側に抜け、ベースにはエレクトロンが
効率よく蓄積される。
【０２０９】ベースがｐ型の場合には、通常使われる不
純物はボロンである。ボロンを含むｐ領域表面を熱酸化
すると、ボロンは酸化膜中に取り込まれるため、Ｓｉ／
ＳｉＯ2 界面近傍のＳｉ中におけるボロン濃度はやや内
部のボロン濃度より低くなる。この深さは、酸化膜厚に
もよるが、通常数１００Åである。この界面近傍には、
エレクトロンに対する逆ドリフト電界が生じ、この領域
に光励起されたエレクトロンは、表面に集められる傾向
にある。このままだと、この逆ドリフト電界を生じてい
る領域は不感領域になるが、表面に沿った一部にｎ+ 領
域が、本発明の光電変換装置では存在しているため、ｐ
領域のＳｉ／ＳｉＯ2 界面に集まったエレクトロンは、
このｎ+ 領域に再結合される前に流れ込む。そのため
に、たとえばボロンがＳｉ／ＳｉＯ2 界面近傍で減少し
ていて、逆ドリフト電界が生じるような領域が存在して
も、ほとんど不感領域にはならない。むしろ、こうした
領域がＳｉ／ＳｉＯ2 界面に存在すると、蓄積されたホ
ールをＳｉ／ＳｉＯ2 界面から引き離して内部に存在さ
せるようにするために、ホールが界面で消滅する効果が
無くなり、ｐ層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。
【０２１０】なお、本発明に係る光電変換装置は以上述
べた固体撮像装置の外に、たとえば、画像入力装置、フ
ァクシミリ、ワークステイション、デジタル複写機、ワ
ープロ等の画像入力装置、ＯＣＲ、バーコード読取り装
置、カメラ、ビデオカメラ、８ミリカメラ等のオートフ
ォーカス用の光電変換被写体検出装置等にも応用でき
る。
【０２１１】以上説明してきたように本発明の光電変換
装置は、浮遊状態になされた制御電極領域であるベース
領域に光により励起されたキャリアを蓄積するものであ
る。すなわち、Ｂａｓｅ Ｓｔｏｒｅ Ｉｍａｇｅ Ｓ
ｅｎｓｏｒと呼ばれるべき装置であり、ＢＡＳＩＳと略
称する。
【０２１２】本発明の光電変換装置は、１個のトランジ
スタで１画素を構成できるため高密度化がきわめて容易
であり、同時にその構造からブルーミング、スミアが少
なく、かつ高感度である、そのダイナミックレンジは広
く取れ、内部増幅機能を有するため配線容量によらず大
きな信号電圧を発生するため低録音でかつ周辺回路が容
易になるという特徴を有している。例えば将来の高品質
固体撮像装置として、その工業的価値はきわめて高い。
【０２１３】
【発明の効果】本発明によれば、主電極領域の電位を固
定して制御電極領域の電位を独立的に制御して制御電極
領域と主電極領域との接合を順方向にバイアスして蓄積
電荷を消滅させるので高速動作で残像や固定パターンノ
イズを極めて少なくすることができる。同様に制御電極
領域の電位が主電極領域とは独立的に制御されるので、
出力電圧信号の良好な直線性を確保しつつ高速での読み
出しが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施態様例の回路図である。
【図２】本発明の一実施例に係る光センサセルの読出し
動作時の等価回路図である。
【図３】本発明の一実施例に係る光センサセルのリフレ
ッシュ動作時の等価回路図である。
【図４】（ａ）は本発明の一実施例に係る光センサセル
の平面図、（ｂ）は断面図、（ｃ）は等価回路図であ
る。
【図５】本発明の一実施例に係る光センサセルの読出し
時間と読出し電圧との関係を示すグラフである。
【図６】本発明の一実施例に係る光センサセルの蓄積電
圧と読出し時間との関係を示すグラフである。
【図７】本発明の一実施例に係る光センサセルのバイア
ス電圧と読出し時間との関係を示すグラフである。
【図８】本発明の一実施例に係る光センサセルのリフレ
ッシュ時間とベース電位との関係を示すグラフである。
【図９】本発明の一実施例に係る光センサセルのリフレ
ッシュ時間とベース電位との関係を示すグラフである。
【図１０】本発明の一実施例に係る光センサセルのリフ
レッシュ時間とベース電位との関係を示すグラフであ
る。
【図１１】図１の光電変換装置のパルスタイミング図で
ある。
【図１２】図１の光電変換装置の各動作時の電位分布を
示すグラフである。
【図１３】図１の光電変換装置の出力信号に関係する等
価回路図である。
【図１４】図１の光電変換装置の導通した瞬間からの出
力電圧を時間との関係で示すグラフである。
【図１５】他の光電変換装置を示す回路図である。
【図１６】他の光電変換装置を示す回路図である。
【図１７】他の光電変換装置を示す回路図である。
【図１８】本発明の変形例の主要構造を説明するための
平面図である。
【図１９】図１８に示す光センサセルにより構成した光
電変換装置の回路構成図である。
【図２０】図１８に示す光センサセルにより構成した光
電変換装置の回路構成図である。
【図２１】本発明の光電変換装置の一製造方法例を示す
ための断面図である。
【図２２】本発明の光電変換装置の一製造方法例を示す
ための断面図である。
【図２３】本発明の光電変換装置の一製造方法例を示す
ための断面図である。
【図２４】本発明の実施例に係る光センサセルを示し、
（ａ）は断面図、（ｂ）はその等価回路図、(ｃ）はポテ
ンシヤル分布図である。
【図２５】光センサセルの他の変形例の主要構造を示す
断面図である。
【符号の説明】
１ シリコン基板 ２ ＰＳＧ膜 ３ 絶縁酸化膜 ４ 素子分離領域 ５ ｎ- 領域（コレクタ領域） ６ ｐ領域（ベース領域） ７，７′ ｎ+ 領域（エミッタ領域） ８ 配線 ９ 電極 １０ 配線 １１ ｎ+ 領域 １２ 電極 １３ コンデンサ １４ バイポーラトランジスタ １５，１７ 接合容量 １６，１８ ダイオード １９，１９′ コンタクト部 ２０ 光 ２８ 垂直ライン ３０ 光センサセル ３１ 水平ライン ３２ 垂直シフトレジスタ ３３，３５ ＭＯＳトランジスタ ３６，３７ 端子 ３８ 垂直ライン ３９ 水平シフトレジスタ ４０ ＭＯＳトランジスタ ４１ 出力ライン ４２ ＭＯＳトランジスタ ４３ 端子 ４４ トランジスタ ４５ 負荷抵抗 ４６ 端子 ４７ 端子 ４８ ＭＯＳトランジスタ ４９ 端子 ６１，６２，６３ 区間 ６４ コレクタ電位 ６７ 波形 ８０，８１ 容量 ８２，８３ 抵抗 ８４ 電流源 １００，１０１，１０２ 水平シフトレジスタ １１１，１１２ 出力ライン １３８ 垂直ライン １４０ ＭＯＳトランジスタ １４８ ＭＯＳトランジスタ １５０，１５０′ ＭＯＳコンデンサ １５２，１５２′ 光センサセル ２０２，２０３，２０５ ベース電位 ２２０ 埋込ｐ+ 領域 ２２２，２２５ 配線 ２５１ ｐ+ 領域 ２５２ ｎ+ 領域 ２５３ 配線 ３００ アモルフアスシリコン ３０２ 窒化膜 ３０３ ＰＳＧ膜 ３０４ ポリシリコン ３０５ ＰＳＧ膜 ３０６ 層間絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 信号処理装置
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、信号処理装置に係り、
特に同一基板上に設けられた複数の光センサアレイから
の出力信号を処理する信号処理装置に関する。
【０００２】
【従来の技術】近年、光電変換装置殊に、固体撮像装置
に関する研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。
【０００３】これらの固体撮像装置は、大きく分けると
ＣＣＤ型とＭＯＳ型の２つに分類される。ＣＣＤ型撮像
装置は、ＭＯＳキャパシタ電極下にポテンシャルの井戸
を形成し、光の入射により発生した電荷をこの井戸に蓄
積し、読出し時には、これらのポテンシャルの井戸を、
電極にかけるパルスにより順次動かして、蓄積された電
荷を出力アンプ部まで転送して読出すという原理を用い
ている。またＣＣＤ型撮像装置の中には、受光部はｐｎ
接合ダイオード構造を使い、転送部はＣＣＤ構造で行う
というタイプのものもある。また一方、ＭＯＳ型撮像装
置は、受光部を構成するｐｎ接合よりなるフォトダイオ
ードの夫々に光の入射により発生した電荷を蓄積し、読
出し時には、それぞれのフォトダイオードに接続された
ＭＯＳスイッチングトランジスタを順次オンすることに
より蓄積された電荷を出力アンプ部に読出すという原理
を用いている。
【０００４】ＣＣＤ型撮像装置は、比較的簡単な構造を
もち、また、発生し得る雑音からみても、最終段におけ
るフローティング・ディフュージョンよりなる電荷検出
器の容量値だけがランダム雑音に寄与するので、比較的
低雑音の撮像装置であり、低照度撮影が可能である。た
だし、ＣＣＤ型撮像装置を作るプロセス的制約から、出
力アンプとしてＭＯＳ型アンプがオンチップ化されるた
め、シリコンと、ＳｉＯ2 膜との界面から画像上、目に
つきやすい、１／ｆ雑音が発生する。従って、低雑音と
はいいながら、その性能に限界が存在している。また、
高解像度化を図るためにセル数を増加させて高密度化す
ると、一つのポテンシャル井戸に蓄積できる最大の電荷
量が減少し、ダイナミックレンジがとれなくなるので、
今後、固体撮像装置が高解像度化されていく上で大きな
問題となる。また、ＣＣＤ型の撮像装置は、ポテンシャ
ルの井戸を順次動かしながら蓄積電荷を転送していくわ
けであるから、セルの一つに欠陥が存在してもそこで電
荷転送がストップしたり、あるいは、極端に悪くなって
しまい、製造歩留りが上がらないという欠点も有してい
る。
【０００５】これに対してＭＯＳ型撮像装置は、構造的
にはＣＣＤ型撮像装置、特にフレーム転送型の装置に比
較して少し複雑ではあるが、蓄積容量を大きくし得る様
に構成でき、ダイナミックレンジを広くとれるという優
位性をもつ。また、たとえセルの１つに欠陥が存在して
も、Ｘ−Ｙアドレス方式のためその欠陥による他のセル
への影響がなく、製造歩留り的には有利である。しかし
ながら、このＭＯＳ型撮像装置では、信号読出し時に各
フォトダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロップが発生し、出力電圧が下がっ
てしまうこと、配線容量が大きく、これによるランダム
雑音の発生が大きいこと、また各フォトダイオードおよ
び水平スキャン用のＭＯＳスイッチングトランジスタの
寄生容量のばらつきによる固定パターン雑音の混入等が
あり、ＣＣＤ型撮像装置に比較して低照度撮影はむずか
しいこと等の欠点を有している。
【０００６】また、将来の撮像装置の高解像度化におい
ては各セルのサイズが縮小され、蓄積電荷が減少してい
く。これに対しチップサイズから決まってくる配線容量
は、たとえ線幅を細くしてもあまり下がらない。このた
め、ＭＯＳ型撮像装置は、ますますＳ／Ｎ的に不利にな
る。
【０００７】ＣＣＤ型およびＭＯＳ型撮像装置は、以上
の様な一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とされる高
解像度化を進めていくうえで本質的に大きな問題を有し
ているといえる。
【０００８】これに対して、固体撮像装置に関し、特開
昭５６−１５０８７８号公報“半導体撮像装置”、特開
昭５６−１５７０７３号公報“半導体撮像装置”、特開
昭５６−１６５４７３号公報“半導体撮像装置”に新し
い方式が提案されている。ＣＣＤ型、ＭＯＳ型の撮像装
置が、光入射により発生した電荷を主電極（例えばＭＯ
Ｓトランジスタのソース）に蓄積するのに対して、ここ
で提案されている方式は、光入射により発生した電荷
を、制御電極（例えばバイポーラ・トランジスタのベー
ス、ＳＩＴ（静電誘導トランジスタ）あるいはＭＯＳト
ランジスタのゲート）に蓄積し、光により発生した電荷
により、流れる電流をコントロールするという新しい考
え方にもとずくものである。すなわち、ＣＣＤ型、ＭＯ
Ｓ型が、蓄積された電荷そのものを外部へ読出してくる
のに対して、ここで提案されている方式は、各セルの増
幅機能により電荷増幅してから蓄積された電荷を読出す
わけであり、また見方を変えるとインピーダンス変換に
より低インピーダンス出力として読出すわけである。従
って、ここで提案されている方式は、高出力、広ダイナ
ミックレンジ、低雑音であり、かつ、光信号により励起
されたキャリア（電荷）は制御電極に蓄積することか
ら、非破壊読出しができる等のいくつかのメリットを有
している。さらに将来の高解像度化に対しても可能性を
有する方式であるといえる。
【０００９】しかしながら、この方式は、基本的にＸ−
Ｙアドレス方式であり、上記公報に記載されている素子
構造は、従来のＭＯＳ型撮像装置の各セルにバイポーラ
トランジスタ、ＳＩＴトランジスタ等の増幅素子を複合
化したものを基本構成としている。そのため、比較的複
雑な構造をしており、高解像化の可能性を有しながら
も、そのままでは高解像化には限界が存在する。
【００１０】また以下に述べる点においても限界が存在
している。上記特開昭56-150878 号公報、特開昭56- 15
7073号公報、特開昭56-165473 号公報及び「 SIT (Stat
ic Injection Transistor)イメージセンサへの応用、テ
レビジョン学会技術報告（以下ＴＶ学会誌と称する）」
は、本願発明の発明者の内一人が係った従来技術の一代
表例を示すものである。
【００１１】特開昭56-150878 号公報、特開昭56-15707
3 号公報には、Ｎ+ 、Ｐ+ 、Ｉ（又はＰ- 、Ｎ- ）、Ｎ
+ 領域からなるフック構造のＰ+ 領域に電荷を蓄積し、
接地電位との間でキャパシタを形成しているＮ+ 領域の
電位をスイッチングトランジスタで読み出す方式の構成
が記載されている。
【００１２】しかしながら、この構成では出力信号の高
速で直線性が十分な読み出しが行えない。また読み出し
後のリセット動作においてもＰ+ 領域を接地するだけ
で、出力側のリセットすらしておらず、目につくような
残像が多く発生する。また固定パターンノイズも大き
い。
【００１３】一方、特開昭56-165473 号公報には、Ｎ+
領域、浮遊状態のＰ+ 領域、高抵抗領域及びパルス電圧
が印加される透明電極に接続されたＮ+ 領域とで構成さ
れる、Ｎ+ 、Ｐ+ 、Ｉ（又はＰ- 、Ｎ- ）、Ｎ+ 領域の
フック構造が示されている。そして浮遊状態のＮ+ 領域
は同時に読み出し用トランジスタの主電極領域の一つと
なっており、読み出し動作時にはトランジスタがオンし
て正に帯電したＮ+ 領域へ電子が流入してその電圧変化
を信号として読み出しを行う。しかしながら、これも出
力信号の高速で直線性が十分な読み出しができない。ま
た、読み出し後のリセット動作においても出力回路とは
反対側の透明電極側のＮ+ 領域を０か僅かに負電位にセ
ットするだけで出力側のリセットもないために目につく
ような残像が多く発生してしまう。更に高速リフレッシ
ュもできない。
【００１４】そして、ＴＶ学会誌には、ゲート蓄積型ホ
トセルとベース蓄積型ホトセルとが示されている。この
うちゲート蓄積型ホトセルは、ゲートを浮遊状態として
絶縁膜を介したリフレッシュ線を介してゲート領域を予
め所定の電圧に逆バイアスし、ソース接地抵抗負荷の出
力回路に読み出す構成である。しかしながら、この構成
では、出力信号を高速で読み出そうとすると十分な直線
性が得られない。なぜならば、読み出し時に十分な順バ
イアスがかからない為に短時間では出力電圧が必要な値
に到達しないからである。又、出力側のリセットすらな
いので、リセット動作が不十分で残像が多く発生してし
まう。
【００１５】一方、ベース蓄積型ホトセルは、Ｎ+ 、Ｐ
+ 、Ｎ- 、Ｎ+ ホトトランジスタ構造を有しており、浮
遊状態とされたベース（Ｐ+ ）、パルス的に電圧が印加
されるコレクタ（Ｎ+ ）と、容量とスイッチングＭＯＳ
ＦＥＴとを含むエミッタホロアの出力回路が接続された
エミッタ（Ｎ+ ）と、で構成されている。しかしなが
ら、この構成ではコレクタに電圧を印加することで読み
出しを行っている為に、図５や図６，図７で後述するよ
うに高速動作で直線性を確保することが難しい。またリ
フレッシュにおいてもエミッタとコレクタとを接地する
だけであるので固定パターンノイズが大きく高速リフレ
ッシュができない。
【００１６】また、以上の従来技術とは別に、米国特許
第3,624,428 号明細書や特公昭50-38531号公報にはベー
スに絶縁層を介して電極を設けたトランジスタにエミッ
タ接地抵抗負荷の出力回路を接続し、ベースを逆バイア
スにして蓄積動作を行い、該エミッタ接地抵抗負荷の出
力回路で電流読み出しを行う構成が示されている。しか
し所詮、破壊型の電流読み出しである為に直線性、残像
特性が悪い。
【００１７】
【発明が解決しようとする課題】以上、従来の固体撮像
装置の構成及びその課題について述べたが、各センサ画
素から信号を、シフトレジスタによって順次オンされる
トランジスタを介してアンプに読出す信号読出し回路を
有する固体撮像装置では、一本の水平ライン分の信号を
読出す時間が固定されているときは、画素数が増大すれ
ばするほど、高速で読出す必要性が生じ、例えば、出力
信号をアナログディジタル変換して信号処理するような
用途には、高速のアナログディジタル変換器が必要とな
る課題があった。 ［発明の目的］本発明の目的は、簡単な回路構成で高速
信号処理を行うことができる信号処理装置を提供するこ
とにある。
【００１８】
【課題を解決するための手段】かかる目的は、同一基板
上に設けられた複数の光センサアレイからの出力信号を
処理する信号処理装置において、前記複数の光センサア
レイからの出力信号を転送する為の転送手段と、前記転
送手段に接続されたシフトレジスタと、前記シフトレジ
スタに対応して設けられた複数の信号処理手段と、を具
備し、前記複数の信号処理手段は夫々前記複数の光セン
サアレイに対応して設けられており、各光センサアレイ
から転送された信号を前記信号処理手段にて並列に処理
することを特徴とする信号処理装置によって達成され
る。
【００１９】
【作用】本発明は、複数の光センサアレイからの出力信
号を処理する場合、複数の信号処理手段により、各光セ
ンサアレイから転送された信号を並列処理するものであ
り、１つの信号処理手段により信号処理する場合に比べ
て、低周波数であっても、実質的に高周波数での処理と
同じ速度で信号処理することが可能となる。
【００２０】
【実施例】以下、本発明による好適な実施態様例につい
て信号処理手段が一つの場合との対比において説明す
る。
【００２１】図１は本発明の好適な一実施態様例を示す
信号処理装置を用いた光電変換装置の回路構成図であ
る。信号処理手段は出力トランジスタ４４、負荷抵抗４
５からなるアンプを含んでおり、ここでは３つ設けられ
ている。なお、図１においては、各水平シフトレジスタ
１００，１０１，１０２によって制御されるＭＯＳトラ
ンジスタに接続される各行の光センサが光センサアレイ
である。図１５は信号処理手段が１つの場合を示す光電
変換装置の回路構成図である。
【００２２】図１の実施態様例では、３つの等価な水平
シフトレジスタ１００、１０１、１０２を設け、これら
の始動パルスを印加するための端子１０３に始動パルス
が入ると、１列目、（ｎ＋１）列目、（２ｎ＋１）列目
（ｎは整数であり、この実施例では水平方向絵素数は３
ｎ個である。）に接続された各センサセルの出力が同時
に読出されることになる。次の時点では、２列目、（ｎ
＋２）列目、（２ｎ＋２）列目が読出されることにな
る。本発明によれば、一本の水平ライン分を読出す時間
が固定されている時は、水平方向のスキャンニング周波
数は、一つの最終段アンプをつけた図１５の方式に比較
して１／３の周波数で良く、水平シフトレンジスタが簡
単になり、かつ信号処理手段によって光電変換装置から
の出力信号をアナログディジタル変換して、信号処理す
る場合には、高速のアナログ・ディジタル変換器は不必
要であり、本発明の信号処理装置による分割読出し方式
の大きな利点である。
【００２３】図１に示した実施態様例では、等価な水平
シフトレジスタを３つ設けた方式であったが、同様な機
能は、水平シフトレジスタ１つだけでももたせることが
可能である。この場合の実施態様例を図２に示す。
【００２４】図２の実施態様例は、図１に示した実施態
様例のうちの水平スイッチングＭＯＳトランジスタと、
最終段アンプの中間の部分だけを書いたものであり、他
の部分は、図１の実施態様例と同じであるから省略して
いる。
【００２５】この実施態様例では、１つの水平シフトレ
ジスタ１０４からの出力を１列目、（ｎ＋１）列目、
（２ｎ＋１）列目のスイッチングＭＯＳトランジスタの
ゲートに接続し、それらのラインを同時に読出すように
している。次の時点では、２列目、（ｎ＋２）列目、
（２ｎ＋２）列目が読出されるわけである。
【００２６】次に、図１に示した光電変換装置の動作に
ついて簡単に説明する。図１に示した光電変換装置の光
電変換動作は蓄積動作、読み出し動作、リフレッシュ動
作からなる。以下の説明では説明の簡易化の為、図１５
を用いて説明する。
【００２７】まず、図１５及び図１６を参照すると、図
１５の符号３０で示されるようなトランジスタを含む光
電変換セルの第一の主電極領域（エミッタ）には出力回
路が接続されている。この出力回路は垂直ライン３８，
３８′，３８″、水平シフトレジスタ３９、ＭＯＳトラ
ンジスタ４０，４０′，４０″、出力ライン４１、ＭＯ
Ｓトランジスタ４２、出力トランジスタ４４、負荷抵抗
４５等で構成され、垂直ライン３８，３８′，３８″は
各々容量負荷としての図１６の符号２１で示すＣｓのよ
うに配線容量を有している。
【００２８】また蓄積された電荷に基づき光電変換され
た信号を読み出す為の読み出し手段として垂直シフトレ
ジスタ３２、バッファＭＯＳトランジスタ３３，３
３′，３３″、端子３４、水平ライン３１，３１′，３
１″が設けられた回路構成を採っている。
【００２９】蓄積動作時には、エミッタは浮遊状態或は
接地され、第二の主電極領域（コレクタ）は正電位にバ
イアスされる。また制御電極領域（ベース）はエミッタ
に対して逆バイアス状態にされるが、この時のベース電
位を制御することにより飽和電圧を決定できる。こうし
てバイアス電圧を適宜設定すればセル自体にスイッチン
グ作用を持たせることができる。
【００３０】読み出し動作時には、エミッタは浮遊状態
にされ、コレクタは正電位にバイアスされる制御電極領
域は主電極領域とは独立的に読み出し手段によってその
電位が制御される。ここでベースをエミッタに対して順
方向にバイアスすると良好な直線性を確保しつつ高速読
み出しができる。この時の動作を図１６を参照して説明
する。読み出し時には浮遊状態にあるエミッタ及び正の
電位に保持されているコレクタに対して、独立的に配線
１０より正の電圧ＶR を印加することでエミッタ電位に
対してベース電位を順方向にバイアスすることにより、
エミッタベース接合が順方向に深くバイアスされる。こ
のようにして、エミッタ電位がベース電位即ち光照射に
より発生した蓄積電圧に等しくなるまで、電流が流れる
のであるが、このときに要する時間は、電圧ＶR の作用
により一層短縮され高速読み出しにおいても、優れた直
線性が確保できるのである。
【００３１】リフレッシュ動作は以下のとおりである。
【００３２】エミッタはスイッチ手段としてのＭＯＳト
ランジスタ４８，４８′，４８″によりアース記号をも
って示される第１の基準電圧源に接続され接地される。
このときコレクタは第２の基準電圧源に接続、即ち正電
位または接地電位にされる。こうして、容量負荷を含む
垂直ライン３８、３８′、３８″がリセットされる。こ
こでコレクタが接地される場合を図３に示してある。こ
のような状態において正電位ＶRHなる電圧を印加して制
御電極領域としてのベースの電位を制御することにより
少なくともベース・エミッタ間が順方向バイアスされて
ベース領域に蓄積されたホールが流れ出したり、ベース
領域内に電子が流入したりして蓄積された電荷が消滅す
る。このような順バイアスを与えるリフレッシュ手段と
してはＭＯＳトランジスタ４８，４８′，４８″やバッ
ファＭＯＳトランジスタ３５，３５′，３５″、端子３
６、ベースに独立的に電位ＶRHを与える為の基準電圧源
となる端子３７等を設けることで構成される。
【００３３】以下に本発明の実施例を図面を用いて詳細
に説明する。図４は、本発明の一実施例に係る光電変換
装置を構成する光センサセルの基本構造および動作を説
明する図である。図４（ａ）は、光センサセルの平面図
を、図４（ｂ）は、図４（ａ）平面図のＡＡ′部分の断
面図を、図４（ｃ）は、それの等価回路をそれぞれ示
す。なお、各部位において図４（ａ），（ｂ），（ｃ）
に共通するものについては同一の番号をつけている。
【００３４】図４では、整列配置方式の平面図を示した
が、水平方向解像度を高くするために、画素ずらし方式
（補間配置方式）にも配置できることはもちろんのこと
である。
【００３５】この光センサセルは、図４（ａ），（ｂ）
に示すごとく、リン（Ｐ），アンチモン（Ｓｂ),ヒ素
（Ａｓ）等の不純物をドープしてｎ型又はｎ+ 型とされ
たシリコン基板１の上に、通常ＰＳＧ膜等で構成される
パシベーション膜２、シリコン酸化膜（ＳｉＯ2 ）より
成る絶縁酸化膜３、となり合う光センサセルとの間を電
気的に絶縁するためのＳｉＯ2 あるいはＳｉ3 Ｎ4 等よ
りなる絶縁膜又はポリシリコン膜等で構成される素子分
離領域４、エピタキシャル技術等で形成される不純物濃
度の低いｎ- 領域５、その上の例えば不純物拡散技術又
はイオン注入技術を用いてボロン（Ｂ）等の不純物をド
ープしたバイポーラトランジスタのベースとなるｐ領域
６、不純物拡散技術、イオン注入技術等で形成されるバ
イポーラトランジスタのエミッタとなるｎ+ 領域７、信
号を外部へ読出すための、例えばアルミニウム（Ａ
ｌ），Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等の導電材料で形
成される配線８、絶縁膜３を通して、浮遊状態になされ
たｐ領域６にパルスを印加するための電極９、それの配
線１０、基板１の裏面にオーミックコンタクトをとるた
めに不純物拡散技術等で形成された不純物濃度の高いｎ
+ 領域１１、基板の電位を与える、すなわちバイポーラ
トランジスタのコレクタ電位を与えるためのアルミニウ
ム等の導電材料で形成される電極１２、より構成されて
いる。
【００３６】なお、図４（ａ）の１９はｎ+ 領域７と配
線８の接続をとるためのコンタクト部分である。又配線
８および配線１０の交互する部分はいわゆる２層配線と
なっており、ＳｉＯ2 等の絶縁材料で形成される絶縁領
域で、それぞれ互いに絶縁されている。すなわち、金属
の２層配線構造になっている。
【００３７】図４（ｃ）の等価回路のコンデンサＣｏｘ
１３は電極９，絶縁膜３，ｐ領域６のＭＯＳ構造より構
成され、又バイポーラトランジスタ１４はエミッタとし
てのｎ+ 領域７、ベースとしてのｐ領域６、不純物濃度
の小さいｎ- 領域５、コレクタとしてのｎ又はｎ+ 領域
１の各部分より構成されている。これらの図面から明ら
かなように、ｐ領域６は浮遊領域になされている。
【００３８】図４（ｃ）の第２の等価回路は、バイポー
ラトランジスタ１４をベース・エミッタの接合容量Ｃｂ
ｅ１５、ベース・エミッタのｐｎ接合ダイオードＤｂｅ
１６、ベース・コレクタの接合容量Ｃｂｃ１７、ベース
・コレクタのｐｎ接合ダイオードＤｂｃ１８を用いて表
現したものである。ここでは、本来等価回路図として、
ｐｎ接合ダイオードＤｂｅ１６及びｐｎ接合ダイオード
Ｄｂｃ１８と並列に記されるべき２つの異なる向きの電
流源を示す記号は省略してある。以下、光センサセルの
基本動作を図４を用いて説明する。この光センサセルの
基本動作は、光入射による電荷蓄積動作、読出し動作お
よびリフレッシュ動作より構成される。
【００３９】まず、電荷蓄積動作について説明する。
【００４０】電荷蓄積動作においては、例えばエミッタ
は、配線８を通して接地され、コレクタは配線１２を通
して正電位にバイアスされている。またベースは、あら
かじめコンデンサＣｏｘ１３に、配線１０を通して正の
パルス電圧を印加することにより負電位、すなわち、エ
ミッタ７に対して逆バイアス状態にされているものとす
る。このＣｏｘ１３にパルスを印加してベース６を負電
位にバイアスする動作については、後にリフレッシュ動
作の説明のとき、くわしく説明する。
【００４１】この状態において、図４に示す様に光セン
サセルの表側から光２０が入射してくると、半導体内に
おいてエレクトロン・ホール対が発生する。この内、エ
レクトロンは、ｎ領域１が正電位にバイアスされている
のでｎ領域１側に流れだしていってしまうが、ホールは
ｐ領域６にどんどん蓄積されていく。このホールのｐ領
域への蓄積によりｐ領域６の電位は次第に正電位に向か
って変化していく。
【００４２】図４（ａ），（ｂ）でも各センサセルの受
光面下面は、ほとんどｐ領域で占められており、一部ｎ
+ 領域７となっている。当然のことながら、光により励
起されるエレクトロン・ホール対濃度は表面に近い程大
きい。このためｐ領域６中にも多くのエレクトロン・ホ
ール対が光により励起される。ｐ領域中に光励起された
エレクトロンが再結合することなくｐ領域６からただち
に流れ出て、ｎ領域に吸収されるような構造にしておけ
ば、ｐ領域６で励起されたホールはそのまま蓄積され
て、ｐ領域６を正電位方向に変化させる。ｐ領域６の不
純物濃度が均一になされている場合には、光で励起され
たエレクトロンは拡散で、ｐ領域６とｎ-領域５とのｐ
ｎ- 接合部まで流れ、その後はｎ- 領域に加わっている
強い電界によるドリフトでｎコレクタ領域１に吸収され
る。もちろん、ｐ領域６内の電子の走行を拡散だけで行
ってもよいわけであるが、表面から内部に行くほどｐベ
ースの不純物濃度が減少するように構成しておけば、こ
の不純物濃度差により、ベース内に内部から表面に向う
電界Ｅｄ、
【００４３】
【数１】 が発生する。ここで、ＷB はｐ領域６の光入射側表面か
らの深さ、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電荷、ＮASはｐベース領域６の表面不純物濃度、ＮAi
はｐ領域６のｎ- 高抵抗領域５との界面における不純物
濃度である。
【００４４】ここで、ＮAS／ＮAi＞３とすれば、ｐ領域
６内の電子の走行は、拡散よりはドリフトにより行われ
るようになる。すなわち、ｐ領域６内に光により励起さ
れるキヤリアを信号として有効に動作させるためには、
ｐ領域６の不純物濃度は光入射側表面から内部に向って
減少しているようになっていることが望ましい。拡散で
ｐ領域６を形成すれば、その不純物濃度は光入射側表面
にくらべ内部に行くほど減少している。
【００４５】センサセルの受光面下の一部は、ｎ+ 領域
７により占られている。ｎ+ 領域７の深さは、通常０．
２〜０．３μｍ程度、あるいはそれ以下に設計されるか
ら、ｎ+ 領域７で吸収される光の量は、もともとあまり
多くはないのでそれ程問題はない。ただ、短波長側の
光、特に青色光に対しては、ｎ+ 領域７の存在は感度低
下の原因になる。ｎ+ 領域７の不純物濃度は通常１×１
０20ｃｍ-3程度あるいはそれ以上に設計される。こうし
た高濃度に不純物がドープされたｎ+ 領域７におけるホ
ールの拡散距離は０．１５〜０．２μｍ程度である。し
たがって、ｎ+ 領域７内で光励起されたホールを有効に
ｐ領域６に流し込むには、ｎ+ 領域７も光入射表面から
内部に向って不純物濃度が減少する構造になっているこ
とが望ましい。ｎ+ 領域７の不純物濃度分布が上記の様
になっていれば、光入射側表面から内部に向う強いドリ
フト電界が発生して、ｎ+ 領域７に光励起されたホール
はドリフトによりただちにｐ領域６に流れ込む。ｎ+ 領
域７、ｐ領域６の不純物濃度がいずれも光入射側表面か
ら内部に向って減少するように構成されていれば、セン
サセルの光入射側表面側に存在するｎ+ 領域７、ｐ領域
６において光励起されたキャリアはすべて光信号として
有効に働くのである。Ａｓ又はＰを高濃度にドープした
シリコン酸化膜あるいはポリシリコン膜からの不純物拡
散により、このｎ+ 領域７を形成すると、上記に述べた
ような望ましい不純物傾斜をもつｎ+ 領域を得ることが
可能である。
【００４６】最終的には、ホールの蓄積によりベース電
位はエミッタ電位まで変化し、この場合は接地電位まで
変化して、そこでクリップされることになる。より厳密
に言うと、ベース・エミッタ間が順方向に深くバイアス
されて、ベースに蓄積されたホールがエミッタに流出し
始める電圧でクリップされる。つまり、この場合の光セ
ンサセルの飽和電位は、最初にｐ領域６を負電位にバイ
アスしたときのバイアス電位と接地電位との電位差で略
々与えられるわけである。ｎ+ 領域７が接地されず、浮
遊状態において光入力によって発生した電荷の蓄積を行
う場合には、ｐ領域６はｎ領域１と略々同電位まで電荷
を蓄積することができる。
【００４７】以上は電荷蓄積動作の定性的な概略説明で
あるが、以下に少し具体的かつ定量的に説明する。
【００４８】この光センサセルの分光感度分布は次式で
与えられる。
【００４９】
【数２】 但し、λは光の波長〔μｍ〕、αはシリコン結晶中での
光の減衰係数〔μｍ-1〕、ｘは半導体表面における、再
結合損失を起こし感度に寄与しない“ｄｅａｄｌａｙｅ
ｒ”（不感領域）の厚さ〔μｍ〕、ｙはエピタキシャル
層の厚さ〔μｍ〕、Ｔは透過率すなわち、入射してくる
光量に対して反射等を考慮して有効に半導体中に入射す
る光量の割合をそれぞれ示している。この光センサセル
の分光感度Ｓ（λ）および放射照度Ｅｅ（λ）を用いて
光電流Ｉｐは次式で計算される。
【００５０】
【数３】 但し、放射照度Ｅｅ（λ）〔μＷ・ｃｍ-2・ｎｍ-1〕は
次式で与えられる。
【００５１】
【数４】 但しＥV はセンサの受光面の照度〔Ｌｕｘ〕、Ｐ（λ）
はセンサの受光面に入射している光の分光分布、Ｖ
（λ）は人間の目の比視感度である。これらの式を用い
ると、エピ厚の層４μｍをもつ光センサセルでは、Ａ光
源（２８５４°Ｋ）で照射され、センサ受光面照度が１
〔Ｌｕｘ〕のとき、約２８０ｎＡ／ｃｍ-2の光電流が流
れ、入射してくるフォトンの数あるいは発生するエレク
トロン・ホール対の数は１．８×１０12ケ／ｃｍ2 ・ｓ
ｅｃ程度である。
【００５２】又、この時、光により励起されたホールが
ベースに蓄積することにより発生する電位ＶｐはＶｐ＝
Ｑ／Ｃで与えられる。Ｑは蓄積されるホールの電荷量で
あり、ＣはＣｂｅ１５とＣｂｃ１７を加算した接合容量
である。
【００５３】今、ｎ+ 領域７の不純物濃度を１０20ｃｍ
-3、ｐ領域６の不純物濃度を５×１０16ｃｍ-3、ｎ- 領
域５の不純物濃度を１０13ｃｍ-3、ｎ+ 領域７の面積を
１６μｍ2 、ｐ領域６の面積を６４μｍ2、ｎ- 領域５の
厚さを３μｍにしたときの接合容量は、約０．０１４ｐ
Ｆ位になり、一方、ｐ領域６に蓄積されるホールの個数
は、蓄積時間１／６０ｓｅｃ、有効受光面積、すなわち
ｐ領域６の面積から電極８および９の面積を引いた面積
を５６μｍ2 程度とすると、１．７×１０4 ケとなる。
従って光入射により発生する電位Ｖｐは１９０ｍＶ位に
なる。
【００５４】ここで注目すべきことは、高解像度化さ
れ、セルサイズが縮小化されていった時に、一つの光セ
ンサセルあたりに入射する光量が減少し、蓄積電荷量Ｑ
が共に減少していくが、セルの縮小化に伴ない接合容量
もセルサイズに比例して減少していくので、光入射によ
り発生する電位Ｖｐはほぼ一定に保たれるということで
ある。これは本発明における光センサセルが図４に示す
ごとく、きわめて簡単な構造をしており有効受光面がき
わめて大きくとれる可能性を有しているからである。
【００５５】インターラインタイプのＣＣＤの場合と比
較して本発明における光電変換装置が有利な理由の一つ
はここにあり、高解像度化にともない、インターライン
タイプのＣＣＤ型撮像装置では、転送する電荷量を確保
しようとすると転送部の面積が相対的に大きくなり、こ
のため有効受光面が減少するので、感度、すなわち光入
射による発生電圧が減少してしまうことになる。また、
インターラインタイプのＣＣＤ型撮像装置では、飽和電
圧が転送部の大きさにより制限され、どんどん低下して
いってしまうのに対し、本発明における光センサセルで
は、先にも書いた様に、最初にｐ領域６を負電位にバイ
アスした時のバイアス電圧により飽和電圧は決まるわけ
であり、大きな飽和電圧を確保することができる。
【００５６】以上の様にしてｐ領域６に蓄積された電荷
により発生した電圧を外部へ読出す動作について次に説
明する。
【００５７】読出し動作状態では、エミッタ、配線８は
浮遊状態に、コレクタは正電位Ｖｃｃに保持される。
【００５８】図１６に等価回路を示す。ここでも、本来
等価回路として、ｐｎ接合ダイオードＤｂｅ１６及びｐ
ｎ接合ダイオードＤｂｃ１８と並列に記されるべき２つ
の異なる向きの電流源を示す記号は省略してある。
【００５９】今、光を照射する前に、ベース６を負電位
にバイアスした時の電位を−ＶB とし、光照射により発
生した蓄積電圧をＶP とすると、ベース電位は、−ＶB
＋ＶP なる電位になっている。この状態で配線１０を通
して電極９に読出し用の正の電圧ＶR を印加すると、こ
の正の電位ＶR は酸化膜容量Ｃｏｘ１３とベース・エミ
ッタ間接合容量Ｃｂｅ１５、ベース・コレクタ間接合容
量Ｃｂｃ７により容量分割され、ベースには電圧
【００６０】
【数５】 が加算される。従ってベース電位は
【００６１】
【数６】 となる。ここで、
【００６２】
【数７】 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧ＶP そのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。
【００６３】
【数８】 但しＡj はベース・エミッタ間の接合面積、ｑは単位電
荷量（１．６×１０-19 クーロン）、Ｄn はベース中に
おけるエレクトロンの拡散定数、ｎpeはｐベースのエミ
ッタ端における少数キヤリヤとしてのエレクトロン濃
度、ＷB はベース幅、ＮAeはベースのエミッタ単におけ
るアクセプタ濃度、ＮAcはベースのコレクタ端における
アクセプタ濃度、ｋはボルツマン定数、Ｔは絶対温度、
Ｖe はエミッタ電位である。
【００６４】この電流は、エミッタ電位Ｖe がベース電
位、すなわちここでは光照射により発生した蓄積電圧Ｖ
P に等しくなるまで流れることは上式から明らかであ
る。この時エミッタ電位Ｖe の時間的変化は次式で計算
される。
【００６５】
【数９】 但し、ここで配線容量Ｃｓはエミッタに接続されている
配線８のもつ容量２１である。
【００６６】図５は、上式を用いて計算したエミッタ電
位の時間変化の一例を示している。図５によればエミッ
タ電位がベース電位に等しくなるためには、約１秒位を
要することになる。これはエミッタ電位Ｖe がＶP に近
くなるとあまり電流が流れなくなることに起因している
わけである。したがって、これを解決する手段は、先に
電極９に正電圧ＶR を印加するときに、
【００６７】
【数１０】 なる条件を設定したが、この条件の代りに
【００６８】
【数１１】 なる条件を入れ、ベース電位をＶBiasだけ、余分に順方
向にバイアスしてやる方法が考えられる。この時に流れ
る電流は次式で与えられる。
【００６９】
【数１２】 図６に、ＶBias＝０．６Ｖとした場合、ある一定時間の
後、電極９に印加していたＶR をゼロボルトにもどし、
流れる電流を停止させたときの蓄積電圧ＶP に対する、
読出し電圧、すなわちエミッタ電位の関係を示す。但
し、図６では、読出し電圧はバイアス電圧成分による読
出し時間に依存する一定の電位が必ず加算されてくるが
そのゲタ分をさし引いた値をプロットしている。電極９
に印加している正電圧ＶR をゼロボルトにもどした時に
は、印加したときとは逆に
【００７０】
【数１３】 なる電圧がベース電位に加算されるので、ベース電位
は、正電圧ＶR を印加する前の状態、すなわち、−ＶB
になり、エミッタに対し逆バイアスされるので電流の流
れが停止するわけである。図６によれば１００ｎｓ程度
以上の読出し時間（すなわちＶR を電極９に印加してい
る時間）をとれば、蓄積電圧ＶP と読出し電圧は４桁程
度の範囲にわたって直線性は確保され、高速の読出しが
可能であることを示している。図６で、４５°の線は読
出しに十分の時間をかけた場合の結果であり、上記の計
算例では、配線８の容量Ｃｓを４ｐＦとしているが、こ
れはＣｂｅ＋Ｃｂｃの接合容量の０．０１４ｐＦと比較
して約３００倍も大きいにもかかわらず、ｐ領域６に発
生した蓄積電圧ＶP が何らの減衰も受けず、かつ、バイ
アス電圧の効果により、きわめて高速に読出されている
ことを図６は示している。これは上記構成に係る光セン
サセルのもつ増幅機能、すなわち電荷増幅機能が有効に
働らいているからである。
【００７１】これに対して従来のＭＯＳ型撮像装置で
は、蓄積電圧ＶP は、このような読出し過程において配
線容量Ｃｓの影響でＣｊ・ＶP ／（Ｃｊ＋Ｃｓ）（但し
ＣｊはＭＯＳ型撮像装置の受光部のｐｎ接合容量）とな
り、２桁位読出し電圧値が下がってしまうという欠点を
有していた。このためＭＯＳ型撮像装置では、外部へ読
出すためのスイッチングＭＯＳトランジスタの寄生容量
のばらつきによる固定パターン雑音、あるいは配線容量
すなわち出力容量が大きいことにより発生するランダム
雑音が大きく、Ｓ／Ｎ比がとれないという問題があった
が、図４（ａ），（ｂ），（ｃ）で示す構成の光センサ
セルでは、ｐ領域６に発生した蓄積電圧そのものが外部
に読出されるわけであり、この電圧はかなり大きいため
固定パターン雑音、出力容量に起因するランダム雑音が
相対的に小さくなり、きわめてＳ／Ｎ比の良い信号を得
ることが可能である。
【００７２】先に、バイアス電圧ＶBiasを０．６Ｖに設
定したとき、４桁程度の直線性が１００ｎｓｅｃ程度の
高速読出し時間で得られることを示したが、この直線性
および読出し時間とバイアス電圧ＶBiasの関係を計算し
た結果をさらにくわしく、図７に示す。
【００７３】図７において、横軸はバイアス電圧ＶBias
であり、また、縦軸は読出し時間をとっている。またパ
ラメータは、蓄積電圧が１ｍＶのときに、読出し電圧が
１ｍＶの８０％，９０％，９５％，９８％になるまでの
時間依存性を示している。図６に示される様に、蓄積電
圧１ｍＶにおいて、それぞれ８０％，９０％，９５％，
９８％になっている時は、それ以上の蓄積電圧では、さ
らに良い値を示していることは明らかである。
【００７４】この図７によれば、バイアス電圧ＶBiasが
０．６Ｖでは、読出し電圧が蓄積電圧の８０％になるの
は読出し時間が０．１２μｓ、９０％になるのは０．２
７μｓ、９５％になるのは０．５４μｓ、９８％になる
のは１．４μｓであるのがわかる。また、バイアス電圧
ＶBiasを０．６Ｖより大きくすれば、さらに高速の読出
しが可能であることを示している。この様に、撮像装置
の全体の設計から読出し時間および必要な直線性が決定
されると、必要とされるバイアス電圧ＶBiasが図７のグ
ラフを用いることにより決定することができる。
【００７５】上記構成に係る光センサセルのもう一つの
利点は、ｐ領域６に蓄積されたホールはｐ領域６におけ
るエレクトロンとホールの再結合確率がきわめて小さい
ことから非破壊的に読出し可能なことである。すなわち
読出し時に電極９に印加していた電圧ＶR をゼロボルト
にもどした時、ｐ領域６の電位は電圧ＶR を印加する前
の逆バイアス状態になり、光照射により発生した蓄積電
圧ＶP は、新しく光が照射されない限り、そのまま保存
されるわけである。このことは、上記構成に係る光セン
サセルを光電変換装置として構成したときに、システム
動作上、新しい機能を提供することができることを意味
する。
【００７６】このｐ領域６に蓄積電圧ＶP を保持できる
時間は、きわめて長く、最大の保持時間は、むしろ、接
合の空乏層中において熱的に発生する暗電流によって制
限を受ける。すなわち、この熱的に発生する暗電流によ
り光センサセルが飽和してしまうからである。しかしな
がら、上記構成に係る光センサセルでは、空乏層の広が
っている領域は、低不純物濃度領域であるｎ- 領域５で
あり、このｎ- 領域５は１０12ｃｍ-3〜１０14ｃｍ-3程
度と、きわめて不純物濃度が低いため、その結晶性が良
好であり、ＭＯＳ型、ＣＣＤ型撮像装置に比較して熱的
に発生するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さい。すな
わち、上記構成に係る光センサセルは本質的に暗電流雑
音の小さい構造をしているわけである。
【００７７】次いでｐ領域６に蓄積された電荷をリフレ
ッシュする動作について説明する。
【００７８】上記構成に係る光センサセルでは、すでに
述べたごとく、ｐ領域６に蓄積された電荷は、読出し動
作では消滅しない。このため新しい光情報を入力するた
めには、前に蓄積されていた電荷を消滅させるためのリ
フレッシュ動作が必要である。また同時に、浮遊状態に
なされているｐ領域６の電位を所定の負電圧に帯電させ
ておく必要がある。上記構成に係る光センサセルでは、
リフレッシュ動作も読出し動作と同様、配線１０を通し
て電極９に正電圧を印加することにより行う。このと
き、配線８を通してエミッタを接地する。コレクタは、
電極１２を通して接地又は正電位にしておく。図３にリ
フレッシュ動作の等価回路を示す。但しコレクタ側を接
地した状態の例を示している。
【００７９】この状態で正電圧ＶRHなる電圧が電極９に
印加されると、ベース２２には、酸化膜容量Ｃｏｘ１
３，ベース・エミッタ間接合容量Ｃｂｅ１５、ベース・
コレクタ間接合容量Ｃｂｃ１７の容量分割により、
【００８０】
【数１４】 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ１６およびベース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。
【００８１】この時、浮遊状態にあるベースの電位Ｖの
変化は近似的に次式で表わされる。
【００８２】
【数１５】 但し、
【００８３】
【数１６】 ｉ1 はダイオードＤｂｃを流れる電流、ｉ2 はダイオー
ドＤｂｅを流れる電流である。Ａb はベース面積、Ａｅ
はエミッタ面積、Ｄｐはコレクタ中におけるホールの拡
散定数、ｐneはコレクタ中における熱平衡状態のホール
濃度、Ｌｐはコレクタ中におけるホールの平均自由行
程、ｎpeはベース中における熱平衡状態でのエレクトロ
ン濃度である。ｉ2 で、ベース側からエミッタへのホー
ル注入による電流は、エミッタの不純物濃度がベースの
不純物濃度にくらべて充分高いので、無視できる。
【００８４】上に示した式は、段階接合近似のものであ
り実際のデバイスでは段階接合からはずれており、又ベ
ースの厚さが薄く、かつ複雑な濃度分布を有しているの
で厳密なものではないが、リフレッシュ動作をかなりの
近似で説明可能である。
【００８５】上式中のベース・コレクタ間に流れる電流
ｉ1 の内、ｑ・Ｄｐ・ｐne／Ｌｐはホールによる電流、
すなわちベースからホールがコレクタ側へ流れだす成分
を示している。このホールによる電流が流れやすい様に
上記構成に係る光センサセルでは、コレクタの不純物濃
度は、通常のバイポーラトランジスタに比較して少し低
めに設計される。
【００８６】この式を用いて計算した、ベース電位の時
間依存性の一例を図８に示す。横軸は、リフレッシュ電
圧ＶRHが電極９に印加された瞬間からの時間経過すなわ
ちリフレッシュ時間を、縦軸は、ベース電位をそれぞれ
示す。また、ベースの初期電位をパラメータにしてい
る。ベースの初期電位とは、リフレッシュ電圧ＶRHが加
わった瞬間に、浮遊状態にあるベースが示す電位であ
り、ＶRH，Ｃｏｘ，Ｃｂｅ，Ｃｂｃ及びベースに蓄積さ
れている電荷によってきまる。
【００８７】この図８をみれば、ベースの電位は初期電
位によらず、ある時間経過後には必ず、片対数グラフ上
で一つの直線にしたがって下がっていく。
【００８８】図９に、リフレッシュ時間に対するベース
電位変化の実験値を示す。図８に示した計算例に比較し
て、この実験で用いたテストデバイスは、ディメンショ
ンがかなり大きいため、計算例とはその絶対値は一致し
ないが、リフレッシュ時間に対するベース電位変化が片
対数グラフ上で直線的に変化していることが実証されて
いる。この実験例ではコレクタおよびエミッタの両者を
接地したときの値を示している。
【００８９】今、光照射による蓄積電圧ＶP の最大値を
０．４〔Ｖ〕、リフレッシュ電圧ＶRHによりベースに印
加される電圧Ｖを０．４〔Ｖ〕とすると、図８に示すご
とく初期ベース電位の最大値は０．８〔Ｖ〕となり、リ
フレッシュ電圧印加後１０-15 〔ｓｅｃ〕後には直線に
のってベース電位が下がり始め、１０-5〔ｓｅｃ〕後に
は、光があたらなかった時、すなわち初期ベース電位が
０．４〔Ｖ〕のときの電位変化と一致する。
【００９０】ｐ領域６が、ＭＯＳキヤパシタＣｏｘを通
して正電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、２通りの仕方がある。一つ
は、ｐ領域６から正電荷を持つホールが、主として接地
状態にあるｎ領域１に流れ出すことによって、負電荷が
蓄積される動作である。ｐ領域６からホールが、ｎ領域
１に一方的に流れ、ｎ領域１の電子があまりｐ領域６内
に流れ込まないようにするためには、ｐ領域６の不純物
密度をｎ領域１の不純物密度より高くしておけばよい。
一方、ｎ+ 領域７やｎ領域１からの電子が、ｐ領域６に
流れ込み、ホールと再結合することによって、ｐ領域６
に負電荷が蓄積する動作も行える。この場合には、ｎ領
域１の不純物密度はｐ領域６より高くなされている。ｐ
領域６からホールが流出することによって、負電荷が蓄
積する動作の方が、ｐ領域６ベースに電子が流れ込んで
ホールと再結合することにより負電荷が蓄積する動作よ
りはるかに速い。しかし、これまでの実験によれば、電
子をｐ領域６に流し込むリフレッシュ動作でも、光電変
換装置の動作に対しては、十分に速い時間応答を示すこ
とが確認されている。
【００９１】上記構成に係る光センサセルをＸＹ方向に
多数ならべて光電変換装置を構成したとき、画像により
各センサセルで、蓄積電圧ＶP は、上記の例では０〜
０．４〔Ｖ〕の間でばらついているが、リフレッシュ電
圧ＶRH印加後１０-5〔ｓｅｃ〕には、全てのセンサセル
のベースには約０．３〔Ｖ〕程度の一定電圧は残るもの
の、画像による蓄積電圧ＶP の変化分は全て消えてしま
うことがわかる。すなわち、上記構成に係る光センサセ
ルによる光電変換装置では、リフレッシュ動作により全
てのセンサセルのベース電位をゼロボルトまで持ってい
く完全リフレッシュモードと（このときは図８の例では
１０〔ｓｅｃ〕を要する）、ベース電位にはある一定電
圧は残るものの蓄積電圧ＶP による変動成分が消えてし
まう過渡的リフレッシュモードの二つが存在するわけで
ある（このときは図８の例では、１０〔μｓｅｃ〕〜１
０〔ｓｅｃ〕のリフレッシュパルス）。以上の例では、
リフレッシュ電圧ＶRHによりベースに印加される電圧Ｖ
A を０．４〔Ｖ〕としたが、この電圧ＶA を０．６
〔Ｖ〕とすれば、上記、過渡的リフレッシュモードは、
図８によれば、１〔ｎｓｅｃ〕でおこり、きわめて高速
にリフレッシュすることができる。完全リフレッシュモ
ードで動作させるか、過渡的リフレッシュモードで動作
させるかの選択は光電変換装置の使用目的によって決定
される。
【００９２】この過渡的リフレッシュモードにおいてベ
ースに残る電圧をＶK とすると、リフレッシュ電圧ＶRH
を印加後、ＶRHをゼロボルトにもどす瞬間の過渡的状態
において、
【００９３】
【数１７】 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は
【００９４】
【数１８】 となり、ベースはエミッタに対して逆バイアス状態にな
る。
【００９５】先に光により励起されたキヤリアを蓄積す
る蓄積動作のとき、蓄積状態ではベースは逆バイアス状
態で行われるという説明をしたが、このリフレッシュ動
作により、リフレッシュおよびベースを逆バイアス状態
に持っていくことの２つの動作が同時に行われるわけで
ある。
【００９６】図１０にリフレッシュ電圧ＶRHに対するリ
フレッシュ動作後のベース電位
【００９７】
【数１９】 の変化の実験値を示す。パラメータとしてＣｏｘの値を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は
【００９８】
【数２０】 より計算される計算値を示している。このときＶK ＝
０．５２Ｖであり、また、Ｃｂｃ＋Ｃｂｅ＝４ｐＦであ
る。但し観測用オシロスコープのプローグ容量１３ｐＦ
がＣｂｃ＋Ｃｂｅに並列に接続されている。この様に、
計算値と実験値は完全に一致しており、リフレッシュ動
作が実験的にも確認されている。
【００９９】以上のリフレッシュ動作においては、図３
に示す様に、コレクタを接地したときの例について説明
したが、コレクタを正電位にした状態で行うことも可能
である。このときは、ベース・コレクタ間接合ダイオー
ドＤｂｃ１８が、リフレッシュパルスが印加されても、
このリフレッシュパルスによりベースに印加される電位
よりも、コレクタに印加されている正電位の方が大きい
と非導通状態のままなので、電流はベース・エミッタ間
接合ダイオードＤｂｅ１６だけを通して流れる。このた
め、ベース電位の低下は、コレクタを接地した時より相
対的にゆっくりしたものになるが、基本的には、前に説
明したのと、まったく同様な高速リフレッシュ動作が行
われるわけである。
【０１００】すなわち図８のリフレッシュ時間に対する
ベース電位の関係は、図８のベース電位が低下する時の
斜めの直線が右側の方、つまり、より時間の要する方向
へシフトすることになる。したがって、コレクタを接地
した時と同じリフレッシュ電圧ＶRHを用いると、リフレ
ッシュに時間を要することになるが、リフレッシュ電圧
ＶRHをわずか高めてやればコレクタを接地した時と同
様、高速のリフレッシュ動作が可能である。以上が光入
射による電荷蓄積動作、読出し動作、リフレッシュ動作
よりなる上記構成に係る光センサセルの基本動作の説明
である。
【０１０１】以上説明したごとく、上記構成に係る光セ
ンサセルの基本構造は、すでにあげた特開昭５６−１５
０８７８号公報、特開昭５６−１５７０７３号公報、特
開昭５６−１６５４７３号公報と比較してきわめて簡単
な構造であり、将来の高解像度化に十分対応できるとと
もに、それらのもつ優れた特徴である増幅機能からくる
低雑音、高出力、広ダイナミックレンジ、非破壊読出し
等のメリットをそのまま保存している。
【０１０２】次に、以上説明した構成に係る光センサセ
ルを二次元に配列して構成した本発明に係る光電変換装
置の一実施例について図面を用いて説明する。まず、本
発明の実施例の説明に先立って、信号処理手段が１つの
場合を例にとって、本発明に係る光電変換装置の構成及
び動作について説明する。
【０１０３】基本光センサセル構造を二次元的に３×３
に配列した光電変換装置の回路構成図を図１５に示す。
【０１０４】すでに説明した点線で囲まれた基本光セン
サセル３０（この時バイポーラトランジスタのコレクタ
は基板及び基板電極に接続されることを示してい
る。）、読出しパルスおよびリフレッシュパルスを印加
するための水平ライン３１，３１′，３１″、読出しパ
ルスを発生させるための垂直シフトレジスタ３２、垂直
シフトレジスタ３２と水平ライン３１，３１′，３１″
の間のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲートにパルスを印加するための端子３４、リフ
レッシュパルスを印加するためのバッファＭＯＳトラン
ジスタ３５，３５′，３５″、それのゲートにパルスを
印加するための端子３６、リフレッシュパルスを印加す
るための端子３７、基本光センサセル３０から蓄積電圧
を読出すための垂直ライン３８，３８′，３８″、各垂
直ラインを選択するためのパルスを発生する水平シフト
レジスタ３９、各垂直ラインを開閉するためのゲート用
ＭＯＳトランジスタ４０，４０′，４０″、蓄積電圧を
アンプ部に読出すための出力ライン４１、読出し後に、
出力ラインに蓄積した電荷をリフレッシュするためのＭ
ＯＳトランジスタ４２、ＭＯＳトランジスタ４２へリフ
レッシュパルスを印加するための端子４３、出力信号を
増幅するためのバイポーラ、ＭＯＳ，ＦＥＴ、Ｊ−ＦＥ
Ｔ等のトランジスタ４４、負荷抵抗４５、トランジスタ
と電源を接続するための端子４６、トランジスタの出力
端子４７、読出し動作において垂直ライン４０，４
０′，４０″に蓄積された電荷をリフレッシュするため
のＭＯＳトランジスタ４８，４８′，４８″、およびＭ
ＯＳトランジスタ４８，４８′，４８″のゲートにパル
スを印加するための端子４９によりこの光電変換装置は
構成されている。
【０１０５】この光電変換装置の動作について図１５お
よび図１１に示すパルスタイミング図を用いて説明す
る。図１１において、区間６１はリフレッシュ動作、区
間６２は蓄積動作、区間６３は読出し動作にそれぞれ対
応している。
【０１０６】時刻ｔ1 において、基板電位、すなわち光
センサセル部のコレクタ電位６４は、接地電位または正
電位に保たれるが、図１１では接地電位に保たれている
ものを示している。接地電位または正電位のいずれにし
ても、すでに説明した様に、リフレッシュに要する時間
が異なってくるだけであり、基本動作に変化はない。端
子４９の電位６５はｈｉｇｈ状態であり、ＭＯＳトラン
ジスタ４８，４８′，４８″は導通状態に保たれ、各光
センサセルは、垂直ライン３８，３８′，３８″を通し
て接地されている。また端子３６には、波形６６のごと
くバッファＭＯＳトランジスタが導通する電圧が印加さ
れており、全画面一括リフレッシュ用バッファＭＯＳト
ランジスタ３５，３５′，３５″は導通状態となってい
る。この状態で端子３７に波形６７のごとくパルスが印
加されると、水平ライン３１，３１′，３１″を通して
各光センサセルのベースに電圧がかかり、すでに説明し
た様に、リフレッシュ動作に入り、それ以前に蓄積され
ていた電荷が、完全リフレッシュモード又は過渡的リフ
レッシュモードにしたがってリフレッシュされる。完全
リフレッシュモードになるか又は過渡的リフレッシュモ
ードになるかは波形６７のパルス幅により決定されるわ
けである。
【０１０７】ｔ2 時刻において、すでに説明したごと
く、各光センサセルのトランジスタのベースはエミッタ
に対して逆バイアス状態となり、次の蓄積区間６２へ移
る。このリフレッシュ区間６１においては、図に示すよ
うに、他の印加パルスは全てｌｏｗ状態に保たれてい
る。
【０１０８】蓄積動作区間６２においては、基板電圧、
すなわちトランジスタのコレクタ電位波形６４は正電位
にする。これにより光照射により発生したエレクトロン
・ホール対のうちエレクトロンを、コレクタ側へ早く流
してしまうことができる。しかし、このコレクタ電位を
正電位に保つことは、ベースをエミッタに対して逆方向
バイアス状態、すなわち負電位にして撮像しているので
必須条件ではなく、接地電位あるいは若干負電位状態に
しても基本的な蓄積動作に変化はない。
【０１０９】蓄積動作状態においては、ＭＯＳトランジ
スタ４８，４８′，４８″のゲート端子４９の電位６５
は、リフレッシュ区間と同様、ｈｉｇｈに保たれ、各Ｍ
ＯＳトランジスタは導通状態に保たれる。このため、各
光センサセルのエミッタは垂直ライン３８，３８′，３
８″を通して接地されている。強い光の照射により、ベ
ースにホールが蓄積され、飽和してくると、すなわちベ
ース電位がエミッタ電位（接地電位）に対して順方向バ
イアス状態になってくると、ホールは垂直ライン３８，
３８′，３８″を通して流れ、そこでベース電位変化は
停止し、クリップされることになる。したがって、垂直
方向にとなり合う光センサセルのエミッタが垂直ライン
３８，３８′，３８″により共通に接続されていても、
この様に垂直ライン３８，３８′，３８″を接地してお
くと、ブルーミング現象を生ずることはない。
【０１１０】このブルーミング現象をさける方法は、Ｍ
ＯＳトランジスタ４８，４８′，４８″を非導通状態に
して、垂直ライン３８，３８′，３８″を浮遊状態にし
ていても、基板電位、すなわちコレクタ電位６４を若干
負電位にしておき、ホールの蓄積によりベース電位が正
電位方向に変化してきたとき、エミッタより先にコレク
タ側の方へ流れ出す様にすることにより達成することも
可能である。蓄積区間６２に次いで、時刻ｔ3 より読出
し区間６３になる。この時刻ｔ3 において、ＭＯＳトラ
ンジスタ４８，４８′，４８″のゲート端子４９の電位
６５をｌｏｗにし、かつ水平ライン３１，３１′，３
１″のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲート端子の電位６８をｈｉｇｈにし、それぞれ
のＭＯＳトランジスタを導通状態とする。但し、このゲ
ート端子３４の電位６８をｈｉｇｈにするタイミング
は、時刻ｔ3 であることは必須条件ではなく、それより
早い時刻であれば良い。
【０１１１】時刻ｔ4 では、垂直シフトレジスタ３２の
出力のうち、水平ライン３１に接続されたものが波形６
９のごとくｈｉｇｈとなり、このとき、ＭＯＳトランジ
スタ３３が導通状態であるから、この水平ライン３１に
接続された３つの各光センサセルの読出しが行なわれ
る。この読出し動作はすでに前に説明した通りであり、
各光センサセルのベース領域に蓄積された信号電荷によ
り発生した信号電圧は、そのまま、垂直ライン３８，３
８′，３８″に現われる。このときの垂直シフトレジス
タ３２からのパルス電圧のパルス幅は、図６，図７に示
した様に、蓄積電圧に対する読出し電圧が、十分直線性
を保つ関係になるパルス幅に設定される。またパルス電
圧は先に説明した様に、ＶBias分だけエミッタに対して
順方向バイアスがかかる様調整される。
【０１１２】次いで、時刻ｔ5 において、水平シフトレ
ジスタ３９の出力のうち、垂直ライン３８に接続された
ＭＯＳトランジスタ４０のゲートへの出力だけが波形７
０のごとくｈｉｇｈとなり、ＭＯＳトランジスタ４０が
導通状態となり、出力信号は出力ライン４１を通して、
出力トランジスタ４４に入り、電流増幅されて出力端子
４７から出力される。この様に信号が読出された後、出
力ライン４１には配線容量に起因する信号電荷が残って
いるので、時刻ｔ6 において、ＭＯＳトランジスタ４２
のゲート端子４３にパルス波形７１のごとくパルスを印
加し、ＭＯＳトランジスタ４２を導通状態にして出力ラ
イン４１を接地して、この残留した信号電荷をリフレッ
シュしてやるわけである。以下同様にして、スイッチン
グＭＯＳトランジスタ４０，４０′，４０″を順次導通
させて垂直ライン３８，３８′，３８″の信号出力を読
出す。この様にして水平に並んだ一ライン分の各光セン
サセルからの信号を読出した後、垂直ライン３８，３
８′，３８″には、出力ライン４１と同様、それの配線
容量に起因する信号電荷が残留しているので、各垂直ラ
イン３８，３８′，３８″に接続されたＭＯＳトランジ
スタ４８，４８′，４８″を、それのゲート端子４９に
波形６５で示される様にｈｉｇｈにして導通させ、この
残留信号電荷をリフレッシュする。
【０１１３】次いで、時刻ｔ8 において、垂直シフトレ
ジスタ３２の出力のうち、水平ライン３１′に接続され
た出力が波形６９′のごとくｈｉｇｈとなり、水平ライ
ン３１′に接続された各光センサセルの蓄積電圧が、各
垂直ライン３８，３８′，３８″に読出されるわけであ
る。以下、順次前と同様の動作により、出力端子４７か
ら信号が読出される。
【０１１４】以上の説明においては、蓄積区間６２と読
出し区間６３が明確に区分される様な応用分野、例えば
最近研究開発が積極的に行なわれているスチルビデオに
適用される動作状態について説明したが、テレビカメラ
の様に蓄積区間６２における動作と読出し区間６３にお
ける動作が同時に行なわれている様な応用分野に関して
も、図１１，図１２のパルスタイミングを変更すること
により適用可能である。但し、この時のリフレッシュは
全画面一括リフレッシュではなく、一ライン毎のリフレ
ッシュ機能が必要である。例えば、水平ライン３１に接
続された各光センサセルの信号が読出された後、時刻ｔ
7 において各垂直ラインに残留した電荷を消去するため
ＭＯＳトランジスタ４８，４８′，４８″を導通にする
が、このとき水平ライン３１にリフレッシュパルスを印
加する。すなわち、波形６９において時刻ｔ7 において
も時刻ｔ4 と同様、パルス電圧、パルス幅の異なるパル
スを発生する様な構成の垂直シフトレジスタを使用する
ことにより達成することができる。この様にダブルパル
ス的動作以外には、図１５の右側に設置した一括リフレ
ッシュパルスを印加する機器の代わりに、左側と同様の
第２の垂直シフトレジスタを右側にも設け、タイミング
を左側に設けられた垂直レジスタとずらせながら動作さ
せることにより達成させることも可能である。
【０１１５】この時は、すでに説明したような蓄積状態
において、各光センサセルのエミッタおよびコレクタの
各電位を操作してブルーミングを押えるという動作の自
由度が少なくなる。しかし、基本動作の所で説明した様
に、読出し状態では、ベースにＶBiasなるバイアス電圧
を印加したときに高速読出しができる様な構成としてい
るので、図５のグラフからわかる様に、ＶBiasを印加し
ない時に、各光センサセルの飽和により、垂直ライン２
８，２８′，２８″に流れ出す信号電荷分はきわめてわ
ずかであり、ブルーミング現象は、まったく問題にはな
らない。
【０１１６】また、スミア現象に対しても、本実施例に
係る光電変換装置は、きわめて優れた特性を得ることが
できる。スミア現象は、ＣＣＤ型撮像装置、特にフレー
ム転送型においては、光の照射されている所を電荷転送
されるという、動作および構造上発生する問題であり、
インタライン型においては、特に長波長の光により半導
体の深部で発生したキャリアが電荷転送部に蓄積される
ために発生する問題である。
【０１１７】また、ＭＯＳ型撮像装置においては、各光
センサセルに接地されたスイッチングＭＯＳトランジス
タのドレイン側に、やはり長波長の光により半導体深部
で発生したキャリアが蓄積されるために生じる問題であ
る。
【０１１８】これに対して本構成例に係る光電変換装置
では、動作および構造上発生するスミア現象はまったく
なく、また長波長の光により半導体深部で発生したキャ
リアが蓄積されるという現象もまったく生じない。但
し、光センサセルのエミッタにおいて比較的表面近傍で
発生したエレクトロンとホールのうち、エレクトロンが
蓄積されるという現像が心配されるが、これは、一括リ
フレッシュ動作のときは蓄積動作状態において、エミッ
タが接地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラのとき
応用されるラインリフレッシュ動作のときは、水平ブラ
ンキングの期間において、垂直ラインに蓄積電圧を読出
す前に、垂直ラインを接地してリフレッシュするので、
この時同時にエミッタに一水平走査期間に蓄積されたエ
レクトロンは流れ出してしまい、このため、スミア現象
はほとんど発生しない。この様に、本実施例に係る光電
変換装置では、その構造上および動作上、スミア現像は
ほとんど本質的に無視し得る程度しか発生せず、本実施
例に係る光電変換装置の大きな利点の一つである。
【０１１９】また、蓄積動作状態において、エミッタお
よびコレクタの各電位を操作して、ブルーミング現象を
押えるという動作について前に記述したが、これを利用
してγ特性を制御することも可能である。
【０１２０】すなわち、蓄積動作の途中において、一時
的にエミッタまたはコレクタの電位をある一定の負電位
にし、ベースに蓄積されたキャリアのうち、この負電位
を与えるキャリア数より多く蓄積されているホールをエ
ミッタまたはコレクタ側へ流してしまうという動作をさ
せる。これにより、蓄積電圧と入射光量に対する関係
は、入射光量の小さいときはシリコン結晶のもつγ＝１
の特性を示し、入射光量の大きい所では、γが１より小
さくなる様な特性を示す。つまり、折線近似的に通常テ
レビカメラで要求されるγ＝０．４５の特性をもたせる
ことが可能である。蓄積動作の途中において上記動作を
一度やれば一折線近似となり、エミッタ又はコレクタに
印加する負電位を二度適宜変更して行なえば、二折線タ
イプのγ特性を持たせることも可能である。
【０１２１】また、以上の構成例においては、シリコン
基板を共通コレクタとしているが通常バイポーラトラン
ジスタのごとく埋込ｎ+ 領域を設け、各ライン毎にコレ
クタを分割させる様な構造としてもよい。
【０１２２】なお、実際の動作には図１１に示したパル
スタイミング以外に、垂直シフトレジスタ３２、水平シ
フトレジスタ３９を駆動するためのクロックパルスが必
要である。
【０１２３】図１３に出力信号に関係する等価回路を示
す。容量ＣV ８０は垂直ライン３８，３８′，３８″の
配線容量であり、容量ＣH ８１は出力ライン４１の配線
容量をそれぞれ示している。また図１３右側の等価回路
は、読出し状態におけるものであり、スイッチング用Ｍ
ＯＳトランジスタ４０，４０′，４０″は導通状態であ
り、それの導通状態における抵抗値を抵抗ＲM ８２で示
している。また増幅用トランジスタ４４を抵抗ｒe ８３
および電流源８４を用いた等価回路で示している。出力
ライン４１の配線容量に起因する電荷蓄積をリフレッシ
ュするためのＭＯＳトランジスタ４２は、読出し状態で
は非導通状態であり、インピーダンスが高いので、右側
の等価回路では省略している。
【０１２４】等価回路の各パラメータは、実際に構成す
る光電変換装置の大きさにより決定されるわけである
が、例えば、容量ＣV ８０は約４ｐＦ位、容量ＣH ８１
は約４ｐＦ位、ＭＯＳトランジスタの導通状態の抵抗Ｒ
M ８２は３ＫΩ程度、バイポーラトランジスタ４４の電
流増幅率βは約１００程度として、出力端子４７におい
て観測される出力信号波形を計算した例を図１４に示
す。
【０１２５】図１４において横軸はスイッチングＭＯＳ
トランジスタ４０，４０′，４０″が導通した瞬間から
の時間［μｓ］を、縦軸は垂直ライン３８，３８′，３
８″の配線容量ＣV ８０に、各光センサセルから信号電
荷が読出されて１ボルトの電圧がかかっているときの出
力端子４７に現われる出力電圧［Ｖ］をそれぞれ示して
いる。
【０１２６】出力信号波形８５は負荷抵抗ＲE ４５が１
０ＫΩ、８６は負荷抵抗ＲE ４５が５ＫΩ、８７は負荷
抵抗ＲE ４５が２ＫΩのときのものであり、いずれにお
いてもピーク値は、ＣV ８０とＣH ８１の容量分割によ
り０．５Ｖ程度になっている。当然のことながら、負荷
抵抗ＲE ４５が大きいほうが減衰量は小さく、望ましい
出力波形になっている。立ち上がり時間は、上記のパラ
メータ値のとき、約２０ｎｓｅｃと高速である。スイッ
チングＭＯＳトランジスタ４０，４０′，４０″の導通
状態における抵抗ＲM を小さくすることにより、およ
び、配線容量ＣV，ＣH を小さくすることにより、さら
に高速の読出しも可能である。
【０１２７】上記構成に係る光センサセルを利用した光
電変換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の増幅ア
ンプも、ＭＯＳ型撮像装置に比較してかなり簡単なもの
でよい。上記例ではバイポーラトランジスタ１段のタイ
プのものを使用した例について説明したが、２段構成の
もの等、他の方式を使うことも当然のことながら可能で
ある。この例の様にバイポーラトランジスタを用いる
と、ＣＣＤ撮像装置における最終段のアンプのＭＯＳト
ランジスタから発生する画像上目につきやすい１／ｆ雑
音の問題が、本実施例の光電変換装置では発生せず、き
わめてＳ／Ｎ比の良い画質を得ることが可能である。
【０１２８】以下、本発明の光電変換装置の他の構成例
に付いて説明する。本構成例は、過渡的リフレッシュモ
ードにおける不都合を解決しようとするものである。
【０１２９】図１２に、過渡的リフレッシュ動作、蓄積
動作、読出し動作、そして過渡的リフレッシュ動作と巡
回するときの、エミッタ、ベース、コレクタ各部におけ
る電位レベルを表したものを示す。各部位の電圧レベル
は外部的に見た電位であり、内部のポテンシャルレベル
とは一部一致していない所もある。
【０１３０】説明を簡単にするためにエミッタ・ベース
間の拡散電位は除いてある。したがって、図１２でエミ
ッタとベースが同一レベルで表される時には、実際には
エミッタベース間に
【０１３１】
【数２１】 で与えられる拡散電位が存在するわけである。
【０１３２】図１２において、状態、はリフレッシ
ュ動作を、状態は蓄積動作を、状態、は読出し動
作を、状態はエミッタを接地したときの動作状態をそ
れぞれ示す。また電位レベルは０ボルトを境にして上側
が負、下側が正電位をそれぞれ示す。状態になる前の
ベース電位はゼロボルトであったとし、またコレクタ電
位は状態からまで全て正電位にバイアスされている
ものとする。
【０１３３】上記の一連の動作を図１１のタイミング図
と共に説明する。
【０１３４】図１１の波形６７のごとく、時刻ｔ1 にお
いて、端子３７に正電位すなわちリフレッシュ電圧ＶRH
が印加されると、図１２の状態に電位２００のごとく
ベースには、すでに説明した様に、
【０１３５】
【数２２】 なる分圧がかかる。この電位は時刻ｔ1 からｔ2 の間に
次第にゼロ電位に向かって減少していき、時刻ｔ2 で
は、図１２の点線で示した電位２０１となる。この電位
は前に説明した様に、過渡的なリフレッシュモードにお
いて、ベースに残る電位ＶK である。時刻ｔ2 におい
て、波形６７のごとく、リフレッシュ電圧ＶRHがゼロ電
圧にもどる瞬間にベースに、ベースには
【０１３６】
【数２３】 なる電圧が前と同様、容量分割により発生するので、ベ
ースは残っていた電圧ＶK と新しく発生した電圧との加
算された電位となる。すなわち、状態において示され
るベース電位２０２であり、これは、
【０１３７】
【数２４】 で与えられる。
【０１３８】この様なエミッタに対して逆バイアス状態
において光が入射してくると、この光により発生したホ
ールがベース領域に蓄積されるので、状態のごとく、
入射してくる光の強さに応じてベース電位２０２はベー
ス電位２０３、２０３′、２０３″のごとく次第に正電
位に向って変化する。この光により発生する電圧をＶP
とする。
【０１３９】次いで波形６９のごとく、水平ラインに垂
直シフトレジスタより電圧、すなわち、読出し電圧ＶR
が印加されると、ベースには
【０１４０】
【数２５】 なる電圧が加算されるので、光がまったく照射されない
ときのベース電位２０４は
【０１４１】
【数２６】 となる。このときの電位２０４は前に説明したごとく、
エミッタに対して０．５〜０．６Ｖ程度順方向にバイア
ス状態になる様に、設定される。また、ベース電位２０
５、２０５′、２０５″はそれぞれ
【０１４２】
【数２７】 で与えられる。
【０１４３】ベース電位がこの様にエミッタに対して、
順方向バイアスされると、エミッタ側からエレクトロン
の注入がおこり、エミッタ電位は次第に正電位方向に動
いていくことになる。光が照射されなかったときのベー
ス電位２０４に対するエミッタ電位２０６は、順方向バ
イアスを０．５〜０．６Ｖに設定した時読出しパルス幅
が１〜２μｓ位のとき、約５０〜１００ｍＶ程度であ
り、この電圧をＶB とすると、エミッタ電位２０７、２
０７′、２０７″は前の例の様に０．１μｓ以上のパル
ス幅であれば直線性は十分確保されるので、それぞれＶ
P ＋ＶB 、ＶP ′＋ＶB 、ＶP ″＋ＶB となる。
【０１４４】ある一定の読出し時間の後、波形６９のご
とく読出し電圧ＶR がゼロ電位になった時点で、ベース
には
【０１４５】
【数２８】 なる電圧が加算されるので、状態のごとくベース電位
は読出しパルスが印加される前の状態、すなわち逆バイ
アス状態になり、エミッタの電位変化は停止する。すな
わち、このときのベース電位２０８は、
【０１４６】
【数２９】 ベース電位２０９、２０９′、２０９″はそれぞれ、
【０１４７】
【数３０】 で与えられる。これは読出しが始まる前の状態とまっ
たく同じである。
【０１４８】この状態において、エミッタ側の光情報
信号が外部へ読出されるわけである。この読出しが終っ
た後、各スイツチングＭＯＳトランジスタ４８、４
８′、４８″が導通状態となり、エミッタが接地されて
状態のごとく、エミッタはゼロ電位となる。これで、
リフレッシュ動作、蓄積動作、読出し動作と一巡し、次
に状態にもどるわけであるが、この時、最初にリフレ
ッシュ動作に入る前は、ベース電位がゼロ電位からスタ
ートしたのに対して、一巡してきた後はベース電位が
【０１４９】
【数３１】 およびそれに、それぞれＶP 、ＶP ′、ＶP ″が加算さ
れた電位に変化していることになる。したがって、この
状態で、リフレッシュ電圧ＶRHが印加されたとしてもベ
ース電位はそれぞれＶK 、ＶK ＋ＶP 、ＶK ＋ＶP ′、
ＶK ＋ＶP ″になるだけであり、これでは、ベースに十
分な順方向バイアスがかからず、光の強くあたった所は
順方向バイアス量が大きいので光情報は消えるものの、
光の弱い部分の情報は消えずに残るということが生ずる
ことは図８に示したリフレッシュ動作の計算例から見て
もあきらかである。
【０１５０】この様な現象は、過渡的リフレッシュモー
ド独特のものであり、完全リフレッシュモードでは、ベ
ース電位が必ずゼロ電位になるまで長いリフレッシュ時
間をとるために、この様な問題は生じない。
【０１５１】高速リフレッシュが可能な過渡的リフレッ
シュモードを使い、かつこの様な不都合の生じない方法
について以下に述べる。
【０１５２】これを解決する一つの方法は、状態にお
いてベース電位２１０が負電位方向、すなわちエミッタ
に対して逆バイアス方向になりすぎているからであり、
次の状態において、リフレッシュパルスが印加される
前に何らかの方法で、このベース電位２１０をゼロ電
位、又は、わずか正電位にもってくれば良いことにな
る。
【０１５３】図２４（ａ）に、それを達成するための光
センサセルの断面図を、（ｂ）にそれの等価回路図を、
（ｃ）に内部ポテンシャル図を、それぞれ示す。図２４
（ａ）は、図４に示したセンサセルとは、埋込ｐ+ 領域
２２０のあることだけが異っている。図２４（ｂ）の等
価回路図は、センサセルのベース領域６をコレクタ、埋
込ｐ+ 領域２２０をエミッタ、ベース領域６とコレクタ
領域１の中間の高抵抗ｎ- 領域５の一部をベースとした
ｐｎｐトランジスタ２２１が付加されている。ｐｎｐト
ランジスタのベース領域は、センサセルのコレクタ領域
１とはルースカップリングされているわけであり、等価
回路では点線で示している。また、この埋込ｐ+ 領域２
２０は結晶内部で配線２２２のごとく結線されており、
センサエリア外から電圧を印加できる構造となってい
る。
【０１５４】図２４（ｂ）から明らかなように、ｐ+ 埋
込領域２２０は、２２２に示されるように水平ライン方
向に一つのラインを形成するわけであるから実際には、
図２４（ａ）では左右に連続してつながったｐ+ 埋込み
領域として示すべきものである。図２４（ａ）ではわか
り易くするために模式的に一部にｐ+ 領域を示してい
る。
【０１５５】内部のエレクトロンに対するポテンシャル
は図２４（ｃ）に示すごとくであり、埋込ｐ+ 領域２２
０を含まない垂直断面でのポテンシャル分布は図１２に
示したものと何ら変らないが、埋込ｐ+ 領域２２０を含
む、垂直断面でのポテンシャル分布は点線２２３で示す
様なポテンシャル分布を有している。但し、この図では
埋込ｐ+ 領域２２０がわずか正電位にバイアスされたと
きのポテンシャル分布をしている。この状態で、埋込ｐ
+ 領域２２０をさらに正電位方向にバイアスすると、間
に存在するｎ- 領域が完全にパンチスルー状態になり、
ｐ+ 領域よりホールがセンサセルのベース領域６に向か
って流れこむことになり、このホールによりベース領域
６は正電位方向に電位が動いてくる。
【０１５６】ｎ- 領域をパンチスルー状態にして、ｐ+
領域２２０からホールをｐベース領域に流し込むには、
ｎ- 領域の厚さｄ、不純物密度Ｎ、ｐ+ 領域２２０に加
える電圧をＶP +とすると
【０１５７】
【数３２】 のように設計する。Ｖbiはｐ+ ｎ- 接合の拡散電位であ
る。
【０１５８】したがって、図１２の状態において、埋
込ｐ+ 領域２２０を配線２２２を通して正電圧を印加し
て、ｐベース領域にホールを注入することにより、ベー
ス電位２１０を先に説明したごとく、ゼロ電位又はわず
か正電位にもってくることにより過渡的リフレッシュモ
ードにおける不都合な現象を解決することが可能であ
る。このとき埋込ｐ+ 領域２２０に印加する電圧はセン
サセルコレクタ１に印加している電圧よりもわずかに小
さい電圧、すなわち埋込ｐ+ 領域２２０とコレクタのｎ
領域１が順方向バイアスとならない様な状態で、十分ベ
ース領域６に、ホールを渡しこむことが可能である。
【０１５９】ｐ+ 領域を形成する不純物（通常ボロン）
は、一般に拡散定数が大きく、高抵抗ｎ- 領域５をエピ
タキシャル技術を用いて形成する時にオートドーピング
および拡散の問題が発生するが、エピタキシャル技術の
低温化により、埋込ｐ+ 領域からのオートドーピングお
よび拡散を極力押える様な工夫がなされる。
【０１６０】以上の一構成例は、すでに説明した、基本
光センサセルに対して埋込ｐ+ 領域を拡散もしくはイオ
ン注入により付加することだけが異なり、後の部分の作
成方法はまったく同じで良い。
【０１６１】図２５に、もう一つの構成例を説明するた
めの光センサセル断面図を示す。図２５に示した断面図
では、図２４（ａ）に示した埋込ｐ+ 領域２２０の代り
に、ベース領域６を作るとき、同時に表面側にＰ領域２
２４を作る構造となっている。このＰ領域２２４をエミ
ッタとし、低不純物ｎ- 領域５をベース、光センサセル
のベース６をコレクタとするｐｎｐトランジスタを構成
している。これは前の図２４で示したものが、縦構造の
ｐｎｐトランジスタを形成していたのに対して、横構造
のｐｎｐトランジスタを形成しているわけである。した
がって、この図２５の構成例では、このＰ領域２２４に
電圧を供給するのは、表面側の配線２２５を介して行な
われる。
【０１６２】この図２５に示した構成例の等価回路は、
ｐｎｐトランジスタが縦構造、横構造のちがいはあるも
のの、図２４（ｂ）に示した等価回路とまったく同じで
あり、また、それの動作もすでに説明したものとまった
く同じである。
【０１６３】図２５に示した断面図では、ｐ+ 領域２２
４、これの配線２２５がＭＯＳキャパシタ電極９、エミ
ッタ領域７および配線８と、説明の都合上全て同一断面
内に書いているが、同一の光センサセルの中の他の部分
に配置することも可能であり、これは、光入射する窓の
形状、配線等の設計要因から決定されることになる。
【０１６４】既に述べた様に、前述した構成に係る光セ
ンサセルを利用した光電変換装置では、最終段の増幅ア
ンプがきわめて簡単なもので良いことから、最終段の増
幅アンプを一つだけ設ける図１５に示したごときタイプ
ではなく、本発明のように、増幅アンプを複数個設置し
て、一つの画面を複数に分割して読出す様な構成を好適
に用いることができる。
【０１６５】図１に、本発明の信号処理装置による分割
読出し方式の一例を示す。図１に示す実施例は、水平方
向を３分割とし最終段アンプを３つ設置した例である。
基本的な動作は図１５の構成例および図１１，図１２の
タイミング図を用いて説明したものとほとんど同じであ
るが、この図１の実施例では、３つの等価な水平シフト
レジスタ１００、１０１、１０２を設け、これらの始動
パルスを印加するための端子１０３に始動パルスが入る
と、１列目、（ｎ＋１）列目、（２ｎ＋１）列目（ｎは
整数であり、この実施例では水平方向絵素数は３ｎ個で
ある。）に接続された各センサセルの出力が同時に読出
されることになる。次の時点では、２列目、（ｎ＋２）
列目、（２ｎ＋２）列目が読出されることになる。この
実施例によれば、一本の水平ライン分を読出す時間が固
定されている時は、水平方向のスキャンニング周波数
は、一つの最終段アンプをつけた方式に比較して１／３
の周波数で良く、水平シフトレンジスタが簡単になり、
かつ光電変換装置からの出力信号をアナログディジタル
変換して、信号処理する様な用途には、高速のアナログ
・ディジタル変換器は不必要であり、分割読出し方式の
大きな利点である。
【０１６６】図１に示した実施例では、等価な水平シフ
トレジスタを３つ設けた方式であったが、同様な機能
は、水平シフトレジスタ１つだけでももたせることが可
能である。この場合の実施例を図２に示す。
【０１６７】図２の実施例は、図１に示した実施例のう
ちの水平スイッチングＭＯＳトランジスタと、最終段ア
ンプの中間の部分だけを書いたものであり、他の部分
は、図１の実施例と同じであるから省略している。
【０１６８】この実施例では、１つの水平シフトレジス
タ１０４からの出力を１列目、（ｎ＋１）列目、（２ｎ
＋１）列目のスイッチングＭＯＳトランジスタのゲート
に接続し、それらのラインを同時に読出すようにしてい
る。次の時点では、２列目、（ｎ＋２）列目、（２ｎ＋
２）列目が読出されるわけである。
【０１６９】この実施例によれば、各スイッチングＭＯ
Ｓトランジスタのゲートへの配線は増加するものの、水
平シフトレジスタとしては１つだけで動作が可能であ
る。
【０１７０】図１、図２の例では出力アンプを３個設け
た例を示したが、この数はその目的に応じてさらに多く
してもよいことはもちろんである。
【０１７１】図１、図２の実施例ではいずれも、水平シ
フトレジスタ、垂直シフトレジスタの始動パルスおよび
クロックパルスは省略しているが、これらは、他のリフ
レッシュパルスと同様、同一チップ内に設けたクロック
パルス発生器あるいは、他のチップ上に設けられたクロ
ックパルス発生器から供給される。
【０１７２】この分割読出し方式では、水平ライン一括
又は全画面一括リフレッシュを行なうと、ｎ列目と（ｎ
＋１）列目の光センサセル間では、わずか蓄積時間が異
なり、これにより、暗電流成分および信号成分に、わず
かの不連続性が生じ、画像上目についてくる可能性も考
えられるが、これの量はわずかであり、実用上問題はな
い。また、これが、許容限度以上になってきた場合で
も、外部回路を用いて、それを補正することは、キョシ
状波を発生させ、これと暗電流成分との減算およびこれ
と信号成分の乗除算により行なう従来の補正技術を使用
することにより容易に可能である。
【０１７３】この様な光電変換装置を用いて、カラー画
像を撮像する時は、光電変換装置の上に、ストライプフ
ィルタあるいは、モザイクフィルタ等をオンチップ化し
たり、又は、別に作ったカラーフィルタを貼合わせるこ
とによりカラー信号を得ることが可能である。
【０１７４】一例として、Ｒ，Ｇ，Ｂのストライプ・フ
ィルタを使用した時は、上記構成に係る光センサセルを
利用した光電変換装置ではそれぞれ別々の最終段アンプ
よりＲ信号、Ｇ信号、Ｂ信号を得ることが可能である。
これの一実施例を図１７に示す。この図１７も図２と同
様、水平シフトレジスタのまわりだけを示している。他
は図１および図１５と同じであり、ただ１列目はＲのカ
ラーフィルタ、２列目はＧのカラーフィルタ、３列目は
Ｂのカラーフィルタ、４列目はＲのカラーフィルタとい
う様にカラーフィルタがついているものとする。図１７
に示すごとく、１列目、４列目、７列目…の各垂直ライ
ンは出力ライン１１０に接続され、これはＲ信号をとり
だす。又２列目、５列目、８列目…の各垂直ラインは出
力ライン１１１に接続され、これはＧ信号をとりだす。
又同様にして、３列目、６列目、９列目…の各垂直ライ
ンは出力ライン１１２に接続されたＢ信号をとりだす。
出力ライン１１０，１１１，１１２はそれぞれオンチッ
プ化されたリフレッシュ用ＭＯＳトランジスタおよび最
終段アンプ、例えばエミッタフォロアタイプのバイポー
ラトランジスタに接続され、各カラー信号が別々に出力
されるわけである。
【０１７５】本発明に係る光電変換装置を構成する光セ
ンサセルの他の例の基本構造および動作を説明するため
の図を図１８に示す。またそれの等価回路および全体の
回路構成図を図１９に示す。
【０１７６】図１８に示す光センサセルは、同一の水平
スキャンパルスにより読出し動作、およびラインリフレ
ッシュを同時に行なうことを可能とした光センサセルで
ある。図１８において、すでに図４で示した構成と異な
る点は、図４の場合水平ライン配線１０に接続されるＭ
ＯＳキャパシタ電極９が一つだけであったものが上下に
隣接する光センサセルの側にもＭＯＳキャパシタ電極１
２０が接続され、１つの光センサセルからみた時に、ダ
ブルコンデンサタイプとなっていること、および図にお
いて上下に隣接する光センサセルのエミッタ７，７´は
２層配線にされた配線８，および配線１２１、（図
１８では、垂直ラインが１本に見えるが、絶縁層を介し
て２本のラインが配置されている）に交互に接続、すな
わちエミッタ７はコンタクトホール１９を通して配線
８に、エミッタ７´はコンタクトホール１９´を通して
配線１２１にそれぞれ接続されていることが異なって
いる。
【０１７７】これは図１９の等価回路をみるとより明ら
かとなる。すなわち、光センサセル１５２のベースに接
続されたＭＯＳキャパシタ１５０は水平ライン３１に接
続され、ＭＯＳキャパシタ１５１は水平ライン３１´に
接続されている。また光センサセル１５２の図において
下に隣接する光センサセル１５２´のＭＯＳキャパシタ
１５０´は共通する水平ライン３１´に接続されてい
る。
【０１７８】光センサセル１５２のエミッタは垂直ライ
ン３８に、光センサセル１５２´のエミッタは垂直ライ
ン１３８に、光センサセル１５２″のエミッタは垂直ラ
イン３８という様にそれぞれ交互に接続されている。
【０１７９】図１９の等価回路では、以上述べた基本の
光センサセル部以外で、図１５の撮像装置と異なるの
は、垂直ライン３８をリフレッシュするためのスイッチ
ングＭＯＳトランジスタ４８のほかに垂直ライン１３８
をリフレッシュするためのスイッチングＭＯＳトランジ
スタ１４８、および垂直ライン３８を選択するスイッチ
ングＭＯＳトランジスタ４０のほか垂直ライン１３８を
選択するためのスイッチングＭＯＳトランジスタ１４０
が追加され、また出力アンプ系が一つ増設されている。
この出力系の構成は、各ラインをリフレッシュするため
のスイッチングＭＯＳトランジスタ４８、および１４８
が接続されている様な構成とし、さらに水平スキャン用
のスイッチングＭＯＳトランジスタを用いる図２０に示
す様にして出力アンプを一つだけにする構成もまた可能
である。図２０では図１９の垂直ライン選択および出力
アンプ系の部分だけを示している。
【０１８０】この図１８の光センサセルおよび図１９に
示す実施例によれば、次の様な動作が可能である。すな
わち、今水平ライン３１に接続された各光センサセルの
読出し動作が終了し、テレビ動作における水平ブランキ
ング期間にある時、垂直シフトレジスタ３２からの出力
パルスが水平ライン３１´に出力されるＭＯＳキャパシ
タ１５１を通して、読出しの終了した光センサセル１５
２をリフレッシュする。このとき、スイッチングＭＯＳ
トランジスタ４８は導通状態にされ、垂直ライン３８は
接地されている。
【０１８１】また、水平ライン３１´に接続されたＭＯ
Ｓキャパシタ１５０´を通して光センサセル１５２´の
出力が垂直ライン１３８に読出される。このとき当然の
ことながらスイッチングＭＯＳトランジスタ１４８は非
導通状態になされ、垂直ライン１３８は浮遊状態となっ
ているわけである。この様に一つの垂直スキャンパルス
により、すでに読出しを終了した光センサセルのリフレ
ッシュと、次のラインの光センサセルの読出しが同一の
パルスで同時的に行なうことが可能である。このときす
でに説明した様にリフレッシュする時の電圧と読出しの
時の電圧は、読出し時には、高速読出しの必要性からバ
イアス電圧をかけるので異なってくるが、これは図１８
に示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキ
ャパシタ電極１２０の面積を変えることにより各電極に
同一の電圧が印加されても各光センサセルのベースには
異なる電圧がかかる様な構成をとることにより達成され
ている。
【０１８２】すなわち、リフレッシュ用ＭＯＳキャパシ
タの面積は、読出し用ＭＯＳキャパシタの面積にくらべ
て小さくなっている。この例のように、センサセル全部
を一括リフレッシュするのではなく、一ラインずつリフ
レッシュしていく場合には、図４（ｂ）に示される様に
コレクタをｎ型あるいはｎ基板で構成しておいてもよい
が、水平ラインごとにコレクタを分離して設けたほうが
望ましいことがある。コレクタが基板になっている場合
には、全光センサセルのコレクタが共通領域となってい
るため、蓄積および受光読出し状態ではコレクタに一定
のバイアス電圧が加わった状態になっている。もちろ
ん、すでに説明したようにコレクタにバイアス電圧が加
わった状態でも浮遊ベースのリフレッシュは、エミッタ
の間で行なえる。ただし、この場合には、ベース領域の
リフレッシュが行なわれると同時に、リフレッシュパル
スが印加されたセルのエミッタコレクタ間に無駄な電流
が流れ、消費電力を大きくするという欠点が伴う。こう
した欠点を克服するためには、全センサセルのコレクタ
を共通領域とせずに、各水平ラインに並ぶセンサセルの
コレクタは共通になるが、各水平ラインごとのコレクタ
は互いに分離された構造にする。すなわち、図４の構造
に関連させて説明すれば、基板はｐ型にして、ｐ型基板
中にコレクタ各水平ラインごとに互いに分離されたｎ+
埋込領域を設けた構造にする。隣り合う水平ラインのｎ
+ 埋込領域の分離は、ｐ領域を間に介在させる構造でも
よい。水平ラインに沿って埋込まれるコレクタのキャパ
シタを減少させるには、絶縁物分離の方が優れている。
図４では、コレクタが基板で構成されているから、セン
サセルを囲む分離領域はすべてほとんど同じ深さまで設
けられている。一方、各水平ラインごとのコレクタを互
いに分離するには、水平ライン方向の分離領域を垂直ラ
イン方向の分離領域より必要な値だけ深くしておくこと
になる。
【０１８３】各水平ラインごとにコレクタが分離されて
いれば、読出しが終って、リフレッシュ動作が始まる時
に、その水平ラインのコレクタの電圧を接地すれば、前
述したようなエミッタコレクタ間電流は流れず、消費電
力の増加をもたらさない。リフレッシュが終って光信号
による電荷蓄積動作に入る時に、ふたたびコレクタ領域
には所定のバイアス電圧を印加する。
【０１８４】また図１９の等価回路によれば、各水平ラ
インごとに出力は出力端子４７および１４７に交互に出
力されることになる。これは、すでに説明したごとく、
図２０の様な構成にすることにより一つのアンプから出
力をとりだすことも可能である。
【０１８５】以上説明した様に本発明に係る光電変換装
置によれば、比較的簡単な構成で、ラインリフレッシュ
が可能となり、通常のテレビカメラ等の応用分野にも適
用することができる。
【０１８６】本発明の他の構成例としては、光センサセ
ルに複数のエミッタを設けた構成あるいは、一つのエミ
ッタに複数のコンタクトを設けた構成により、一つの光
センサセルから複数の出力をとりだすタイプが考えられ
る。
【０１８７】これは本発明による光電変換装置の各光セ
ンサセルが増幅機能をもつことから、一つの光センサセ
ルから複数の出力をとりだすために、各光センサセルに
複数の配線容量が接続されても、光センサセルの内部で
発生した蓄積電圧Ｖｐが、まったく減衰することなしに
各出力に読出すことが可能であることに起因している。
【０１８８】この様に、各光センサセルから複数の出力
をとりだすことができる構成により、各光センサセルを
多数配列してなる光電変換装置に対して信号処理あるい
は雑音対策等に対して多くの利点を付加することが可能
である。
【０１８９】次に本発明に係る光電変換装置の一製法例
について説明する。図２１，図２２に、選択エピタキシ
ャル成長（N. Endo et al ,“ Novel device isolation
technology with selected epitaxial growth ”Tech.
Dig. of 1982 ＩＥＤＭ，pp．241-244 参照）を用いた
その製法の一例を示す。
【０１９０】１〜１０×１０16ｃｍ-3程度の不純物濃度
のｎ形Ｓｉ基板１の裏面側に、コンタクト用のｎ+ 領域
１１を、ＡｓあるいはＰの拡散で設ける。ｎ+ 領域から
のオートドーピングを防ぐために、図には示さないが酸
化膜及び窒化膜を裏面に通常は設けておく。
【０１９１】基板１は、不純物濃度及び酸素濃度が均一
に制御されたものを用いる。すなわち、キャリアライン
タイムがウェハで十分に長くかつ均一な結晶ウェハを用
いる。その様なものとしては例えばＭＣＺ法による結晶
が適している。基板１の表面に略々１μｍ程度の酸化膜
をウエット酸化により形成する。すなわち、Ｈ2 Ｏ雰囲
気かあるいは（Ｈ2 ＋Ｏ2 ）雰囲気で酸化する。積層欠
陥等を生じさせずに良好な酸化膜を得るには、９００℃
程度の温度での高圧酸化が適している。
【０１９２】その上に、たとえば２〜４μｍ程度の厚さ
のＳｉＯ2 膜をＣＶＤで堆積する。（Ｎ2+ＳｉＨ4 ＋Ｏ
2 ）ガス系で３００〜５００℃程度の温度で所望の厚さ
のＳｉＯ2 膜を堆積する。Ｏ2 ／ＳｉＨ4 のモル比は温
度にもよるが４〜４０程度に設定する。フォトリソグラ
フィ工程により、セル間の分離領域となる部分の酸化膜
を残して他の領域の酸化膜は、（ＣＦ4 ＋Ｈ2 ），Ｃ2
Ｆ4 ，ＣＨ2 Ｆ2 等のガスを用いたリアクテイブイオン
エッチングで除去する（図２１の工程（ａ）)、例えば、
１０×１０μｍ2 に１画素を設ける場合には、１０μｍ
ピッチのメッシュ状にＳｉＯ2 膜を残す。ＳｉＯ2 膜の
幅はたとえば２μｍ程度に選ばれる。リアクティブイオ
ンエッチングによる表面のダメージ層及び汚染層を、Ａ
ｒ／Ｃｌ2 ガス系プラズマエッチングかウエットエッチ
ングによって除去した後、超高真空中における蒸着かも
しくは、ロードロック形式で十分に雰囲気が清浄になさ
れたスパッタ、あるいは、ＳｉＨ4 ガスにＣＯ2 レーザ
光線を照射する減圧光ＣＶＤで、アモルファスシリコン
３０１を堆積する（図２１の工程（ｂ））、ＣＢｒＦ
3 、ＣＣｌ2 Ｆ2 、Ｃｌ2 等のガスを用いたリアクティ
ブイオンエッチングによる異方性エッチによりＳｉＯ2
層側面に堆積している以外のアモルファスシリコンを除
去する（図２１の工程（ｃ））、前と同様に、ダメージ
層と汚染層を十分除去した後、シリコン基板表面を十分
清浄に洗浄し、（Ｈ2 ＋ＳｉＨ2,Ｃｌ2＋ＨＣｌ）ガス
系によりシリコン層の選択成長を行なう。数１０Ｔｏｒ
ｒの減圧状態で成長は行ない、基板温度は９００〜１０
００℃、ＨＣｌのモル比をある程度以上高い値に設定す
る。ＨＣｌの量が少なすぎると選択成長は起こらない。
シリコン基板上にはシリコン結晶層が成長するが、Ｓｉ
Ｏ2 層上のシリコンはＨＣｌによってエッチングされて
しまうため、ＳｉＯ2 層上にはシリコンは堆積しない
（図２１の（ｄ））。ｎ- 層５の厚さは例えば３〜５μ
ｍ程度である。不純物濃度は好ましくは１０12〜１０16
ｃｍ-3程度に設定する。もちろん、この範囲をずれても
よいが、ｐｎ- 接合の拡散電位で完全に空乏化するかも
しくはコレクタに動作電圧を印加した状態では、少なく
ともｎ- 領域が完全に空乏化するような不純物濃度およ
び厚さに選ぶのが望ましい。
【０１９３】通常入手できるＨＣｌガスには大量の水分
が含まれているため、シリコン基板表面で常に酸化膜が
形成されるというようなことになって、到底高品質のエ
ピタキシャル成長は望めない。水分の多いＨＣｌは、ボ
ンベに入っている状態でボンベの材料と反応し鉄分を中
心とする重金属を大量に含むことになって、重金属汚染
の多いエピタキシャル層になり易い。光センサセルに使
用するエピタキシャル層は、暗電流成分が少ない程望ま
しいわけであるから、重金属による汚染は極限まで抑え
る必要がある。ＳｉＨ2 Ｃｌ2 に超高純度の材料を使用
することはもちろんであるが、ＨＣｌには特に水分の少
ない、望ましくは少なくとも水分含有量が０．５ｐｐｍ
以下のものを使用する。もちろん、水分含有量は少ない
程よい。エピタキシャル成長層をさらに高品質にするに
は、基板をまず１１５０〜１２５０℃程度の高温処理で
表面近傍から酸素を除去して、その後８００℃程度の長
時間熱処理により基板内部にマイクロディフェクトを多
数発生させ、デヌーデットゾーンを有するイントリシッ
クゲッタリングの行える基板にしておくこともきわめて
有効である。分離領域としてのＳｉＯ2 層４が存在した
状態でのエピタキシャル成長を行なうわけであるから、
ＳｉＯ2 からの酸素のとり込みを少なくするため、成長
温度は低いほど望ましい。通常よく使われる高周波加熱
法では、カーボンサセプタからの汚染が多くて、より一
層の低温化は難しい。反応室内にカーボンサセプタなど
持込まないランプ加熱によるウェハ直接加熱法が成長雰
囲気をもっともクリーンにできて、高品質エピタキシャ
ル層を低温で成長させられる。
【０１９４】反応室におけるウェハ支持具は、より蒸気
圧の低い超高純度溶融サファイアが適している。原材料
ガスの予熱が容易に行え、かつ大流量のガスが流れてい
る状態でもウェハ面内温度を均一化し易い、すなわちサ
ーマルストレスがほとんど発生しないランプ加熱による
ウェハ直接加熱法は、高品質エピタキシャル層を得るの
に適している。成長時にウェハ表面への紫外線照射は、
エピタキシャル層の品質をさらに向上させる。
【０１９５】分離領域４となるＳｉＯ2 層の側壁にはア
モルファスシリコンが堆積している（図２１の工程
（ｃ））。アモルファスシリコンは固相成長で単結晶化
し易いため、ＳｉＯ2 分離領域４との界面近傍の結晶が
非常に優れたものになる。高抵抗ｎ- 層５を選択エピタ
キシャル成長により形成した後（図２１の工程
（ｄ））、表面濃度１〜２０×１０16ｃｍ-3程度のＰ領
域６を、ドープトオキサイドからの拡散か、あるいは低
ドーズのイオン注入層をソースとした拡散により所定の
深さまで形成する。ｐ領域６の深さはたとえば０．６〜
１μｍ程度である。
【０１９６】ｐ領域６の厚さと不純物濃度は以下のよう
な考えで決定する。感度を上げようとすれば、ｐ領域６
の不純物濃度を下げてＣｂｅを小さくすることが望まし
い。Ｃｂｅは略々次のように与えられる。
【０１９７】
【数３３】 ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、
【０１９８】
【数３４】 で与えられる。ここで、εはシリコン結晶の誘電率、Ｎ
D はエミッタの不純物濃度、ＮA はベースのエミッタに
隣接する部分の不純物密度、ｎi は眞性キヤリア濃度で
ある。ＮA を小さくするほどＣｂｅは小さくなって、感
度は上昇するが、ＮA をあまり小さくしすぎるとベース
領域が動作状態で完全に空乏化してパンチングスルー状
態になってしまうため、あまり低くは出来ない。ベース
領域が完全に空乏化してパンチングスルー状態にならな
い程度に設定する。
【０１９９】その後、シリコン基板表面に（Ｈ2 ＋Ｏ
2 ）ガス系スチーム酸化により数１０Åから数１００Å
程度の厚さの熱酸化膜３を、８００〜９００℃程度の温
度で形成する。その上に、（ＳｉＨ4 ＋ＮＨ3 ）系ガス
のＣＶＤで窒化膜（Ｓｉ3 Ｎ4）３０２を５００〜１５
００Å程度の厚さで形成する。形成温度は７００〜９０
０℃程度である。ＮＨ3 ガスも、ＨＣｌガスと並んで通
常入手できる製品は、大量に水分を含んでいる。水分の
多いＮＨ3 ガスを原材料に使うと、酸素濃度の多い窒化
膜となり、再現性に乏しくなると同時に、その後のＳｉ
Ｏ2 膜との選択エッチングで選択比が取れないという結
果を招く。ＮＨ3 ガスも、少なくとも水分含有量が０．
５ｐｐｍ以下のものにする。水分含有量は少ない程望ま
しいことはいうまでもない。窒化膜３０２の上にさらに
ＰＳＧ膜３００をＣＶＤにより堆積する。ガス系は、た
とえば、（Ｎ2 ＋ＳｉＨ4 ＋Ｏ2 ＋ＰＨ3 ）を用いて、
３００〜４５０℃程度の温度で２０００〜３０００Å程
度の厚さのＰＳＧ膜をＣＶＤにより堆積する（図２１の
工程（ｅ））。２度のマスク合わせ工程を含むフォトリ
ソグラフィー工程により、ｎ+ 領域７上と、リフレッシ
ュ及び読出しパルス印加電極上に、Ａｓドープのポリシ
リコン膜３０４を堆積する。この場合ｐドープのポリシ
リコン膜を使ってもよい。たとえば、２回のフォトリソ
グラフィー工程により、エミッタ上は、ＰＳＧ膜，Ｓｉ
3 Ｎ4 膜、ＳｉＯ2 膜をすべて除去し、リフレッシュお
よび読出しパルス印加電極を設ける部分には下地のＳｉ
Ｏ2 膜を残して、ＰＳＧ膜とＳｉ3 Ｎ4 膜のみエッチン
グする。その後、Ａｓドープのポリシリコンを、（Ｎ2
＋ＳｉＨ4 ＋ＡｓＨ3 ）もしくは（Ｈ2 ＋ＳｉＨ4 ＋Ａ
ｓＨ3 ）ガスでＣＶＤ法により堆積する。堆積温度は５
５０℃〜７００℃程度、膜厚は１０００〜２０００Åで
ある。ノンドープのポリシリコンをＣＶＤ法で堆積して
おいて、その後Ａｓ又はＰを拡散してももちろんよい。
エミッタとリフレッシュ及び読出しパルス印加電極上を
除いた他の部分のポリシリコン膜をマスク合わせフォト
リソグラフィー工程の後エッチングで除去する。さら
に、ＰＳＧ膜をエッチングすると、リフトオフによりＰ
ＳＧ膜に堆積していたポリシリコンはセルフアライン的
に除去されてしまう（図２１の工程（ｆ））。ポリシリ
コン膜のエッチングはＣ2 Ｃｌ2 Ｆ4 、（ＣＢｒＦ3 ＋
Ｃｌ2 ）等のガス系でエッチングし、Ｓｉ3 Ｎ4 膜はＣ
Ｈ2 Ｆ2 等のガスでエッチングする。
【０２００】次に、ＰＳＧ膜３０５を、すでに述べたよ
うなガス系のＣＶＤ法で堆積した後、マスク合わせ工程
とエッチング工程とにより、リフレッシュパルス及び読
出しパルス電極用ポリシリコン膜上にコンタクトホール
を開ける。こうした状態で、Ａｌ，Ａｌ−Ｓｉ，Ａｌ−
Ｃｕ−Ｓｉ等の金属を真空蒸着もしくはスパッタによっ
て堆積するか、あるいは（ＣＨ3 ）3 ＡｌやＡｌＣｌ3
を原材料ガスとするプラズマＣＶＤ法、あるいはまた上
記原材料ガスのＡｌ−ＣボンドやＡｌ−Ｃｌボンドを直
接光照射により切断する光照射ＣＶＤ法によりＡｌを堆
積する。（ＣＨ3 ）3 ＡｌやＡｌＣｌ3 を原材料ガスと
して上記のようなＣＶＤ法を行なう場合には、大過剰に
水素を流しておく。細くてかつ急峻なコンタクトホール
にＡｌを堆積するには、水分や酸素混入のまったくない
クリーン雰囲気の中で３００〜４００℃膜厚に基板温度
を上げたＣＶＤ法が優れている。図４に示された金属配
線１０のパターニングを終えた後、層間絶縁膜３０６を
ＣＶＤ法で堆積する。３０６は、前述したＰＳＧ膜、あ
るいはＣＶＤ法ＳｉＯ2 膜、あるいは耐水性等を考慮し
する必要がある場合には、（ＳｉＨ4 ＋ＮＨ3 ）ガス系
のプラズマＣＶＤ法によって形成したＳｉ3 Ｎ4 膜であ
る。Ｓｉ3 Ｎ4 膜中の水素の含有量を低く抑えるために
は、（ＳｉＨ4 ＋Ｎ2 ）ガス系でのプラズマＣＶＤ法を
使用する。
【０２０１】プラズマＣＶＤ法によるダメージを現象さ
せ形成されたＳｉ3 Ｎ4 膜の電気的耐圧を大きくし、か
つリーク電流を小さくするには光ＣＶＤ法によるＳｉ3
Ｎ4膜がすぐれている。光ＣＶＤ法には２通りの方法が
ある。（ＳｉＨ4 ＋ＮＨ3 ＋Ｈｇ）ガス系で外部から水
銀ランプの２５３７Åの紫外線を照射する方法と、（Ｓ
ｉＨ4 ＋ＮＨ)3ガス系に水銀ランプの１８４９Åの紫外
線を照射する方法である。いずれも基板温度は１５０〜
３５０℃程度である。
【０２０２】マスク合わせ工程及びエッチング工程によ
り、エミッタ７上のポリシリコンに、絶縁膜３０５，３
０６を貫通したコンタクトホールをリアクティブイオン
エッチで開けた後、前述した方法でＡｌ，Ａｌ−Ｓｉ，
Ａｌ−Ｃｕ−Ｓｉ等の金属を堆積する。この場合には、
コンタクトホールのアスペクト比が大きいので、ＣＶＤ
法による堆積の方がすぐれている。図１５における金属
配線８のパターニングを終えた後、最終パッシベーショ
ン膜としてのＳｉ3 Ｎ4 膜あるいはＰＳＧ膜２をＣＶＤ
法により堆積する（図２２）。
【０２０３】この場合も、光ＣＶＤ法による膜がすぐれ
ている。１２は裏面のＡｌ，Ａｌ−Ｓｉ等による金属電
極である。
【０２０４】本発明の光電変換装置の製法には、実に多
彩な工程があり、図２１，図２２はほんの一例を述べた
に過ぎない。
【０２０５】本発明の光電変換装置の重要な点は、ｐ領
域６とｎ- 領域５の間及びｐ領域６とｎ+ 領域７の間の
リーク電流を如何に小さく抑えるかにある。ｎ- 領域５
の品質を良好にして暗電流を少なくすることはもちろん
であるが、酸化膜などよりなる分離領域４とｎ- 領域５
の界面こそが問題である。図２１，図２２では、そのた
めに、あらかじめ分離領域４の側壁にアモルファスＳｉ
を堆積しておいてエピタキシャル成長を行なう方法を説
明した。この場合には、エピタキシャル成長中に基板Ｓ
ｉからの固相成長でアモルファスＳｉは単結晶化される
わけである。エピタキシャル成長は、８５０℃〜１００
０℃程度と比較的高い温度で行なわれる。そのため、基
板Ｓｉからの固相成長によりアモルファスＳｉが単結晶
化される前に、アモルファスＳｉ中に微結晶が成長し始
めてしまうことが多く、結晶性を悪くする原因になる。
温度が低い方が、固相成長する速度がアモルファスＳｉ
中に微結晶が成長し始める速度より相対的にずっと大き
くなるから、選択エピタキシャル成長を行なう前に、５
５０℃〜７００℃程度の低温処理で、アモルファスＳｉ
を単結晶しておくと、界面の特性は改善される。この
時、基板ＳｉとアモルファスＳｉの間に酸化膜等の層が
あると固相成長の開始が遅れるため、両者の境界にはそ
うした層が含まれないような超高清浄プロセスが必要で
ある。
【０２０６】アモルファスＳｉの固相成長には上述した
ファーナス成長の他に、基板をある程度の温度に保って
おいて、フッシュランプ加熱あるいは赤外線ランプによ
る、たとえば数秒から数１０秒程度のラピッドアニール
技術も有効である。こうした技術を使うときには、Ｓｉ
Ｏ2 層側壁に堆積するＳｉは、多結晶でもよい。ただ
し、非常にクリーンなプロセスで堆積し、多結晶体の結
晶粒界に酸素、炭素等の含まれない多結晶Ｓｉにしてお
く必要がある。
【０２０７】こうしたＳｉＯ2 側面のＳｉが単結晶化さ
れた後、Ｓｉの選択成長を行うことになる。
【０２０８】ＳｉＯ2 分離領域４と高抵抗ｎ- 領域５界
面のリーク電流がどうしても問題になる時は、高抵抗ｎ
- 領域５のＳｉＯ2 分離領域４に隣接する部分だけ、ｎ
形の不純物濃度を高くしておくとこのリーク電流の問題
はさけられる。たとえば、分離ＳｉＯ2 領域４に接触す
るｎ- 領域５の０．３〜１μｍ程度の厚さの領域だけ、
たとえば１〜１０×１０16ｃｍ-3程度にｎ形の不純物濃
度を高くするのである。この構成は比較的容易に形成で
きる。基板１上に略々１μｍ程度熱酸化膜を形成した
後、その上にＣＶＤ法で堆積する。ＳｉＯ2 膜をまず所
要の厚さだけ、所定の量のＰを含んだＳｉＯ2 膜にして
おく。さらにその上にＳｉＯ2 をＣＶＤ法で堆積すると
いうことで分離領域４を作っておく。その後の高温プロ
セスで分離領域４中にサンドイッチ状に存在する燐を含
んだＳｉＯ2 膜から、燐が高抵抗ｎ- 領域５中に拡散し
て、界面がもっとも不純物濃度が高いという良好な不純
物分布を作る。
【０２０９】すなわち、図２３のような構造に構成する
わけである。分離領域４が、３層構造に構成されてい
て、３０８は熱酸化膜ＳｉＯ2 、３０９は燐を含んだＣ
ＶＤ法ＳｉＯ2 膜、３０１はＣＶＤ法ＳｉＯ2 膜であ
る。分離領域４に隣接して、ｎ-領域５中との間に、ｎ
領域３０７が、燐を含んだＳｉＯ2 膜３０９からの拡散
で形成される。３０７はセル周辺全部に形成されてい
る。この構造にすると、ベース・コレクタ間容量Ｃｂｃ
は大きくなるが、ベース・コレクタ間リーク電流は激減
する。
【０２１０】図２１，図２２では、あらかじめ分離用絶
縁領域４を作っておいて、選択エピタキシャル成長を行
なう例について説明したが、基板上に必要な高抵抗ｎ-
層のエピキタシャル成長をしておいてから、分離領域と
なるべき部分をリアクティブイオンエッチングによりメ
ッシュ状に切り込んで分離領域を形成する、Ｕグループ
分離技術（ A.Hayasaka et al,“Ｕ−groove isolation
technique for highspeed bipolar VLSI ′S ″,Tech.
Dig. ofIEDM. P.62, 1982, 参照）を使って行なうこと
も出来る。
【０２１１】本発明に係る光電変換装置は、絶縁物より
構成される分離領域に取り囲まれた領域に、その大部分
の領域が半導体ウェハ表面に隣接するベース領域が浮遊
状態になされたバイポーラトランジスタを形成し、浮遊
状態になされたベース領域の電位を薄い絶縁層を介して
前記ベース領域の一部に設けた電極により制御すること
によって、光情報を光電変換する装置である。高不純物
濃度領域よりなるエミッタ領域が、ベース領域の一部に
設けられており、このエミッタは水平スキャンパルスに
より動作するＭＯＳトランジスタに接続されている。前
述した、浮遊ベース領域の一部に薄い絶縁層を介して設
けられた電極は、水平ラインに接続されている。ウェハ
内部に、設けられるコレクタは、基板で構成されること
もあるし、目的によっては反対導電型高抵抗基板に、各
水平ラインごとに分離された高濃度不純物埋込み領域で
構成される場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレッシュを行なう時のパルス
電圧に対して、信号を読出す時の印加パルス電圧は実質
的に大きい。実際に、２種類の電圧を待つパルス列を用
いてもよいし、ダブルキャパシタ構造で説明したよう
に、リフレッシュ用ＭＯＳキャパシタ電極の容量Ｃox
にくらべて読出し用ＭＯＳキャパシタ電極の容量Ｃoxを
大きくしておいてもよい。リフレッシュパルス印加によ
り、逆バイアス状態になされた浮遊ベース領域に光励起
されたキャリアを蓄積して光信号に基づいた信号を記憶
させ、該信号読出し時には、ベース・エミッタ間が順方
向に深くバイアスされるように読出し用パルス電圧を印
加して、高速度で信号を読出せるようにしたことが特徴
である。こうした特徴を備えていれば、本発明の光電変
換装置はいかなる構造で実現してもよく、前記の構成例
に述べられた構造に限定されないことはもちろんであ
る。たとえば、前記の構成例で説明した構造と導電型が
まったく反転した構造でも、もちろん同様である。ただ
し、この時には印加電圧の極性を完全に反転する必要が
ある。導電型がまったく反転した構造では、領域はｎ型
になる。すなわち、ベースを構成する不純物はＡｓやＰ
になる。ＡｓやＰを含む領域の表面を酸化すると、Ａｓ
やＰはＳｉ／ＳｉＯ2 界面のＳｉ側にパイルアップす
る。すなわち、ベース内部に表面から内部に向う強いド
リフト電界が生じて、光励起されたホールはただちにベ
ースからコレクタ側に抜け、ベースにはエレクトロンが
効率よく蓄積される。
【０２１２】ベースがｐ型の場合には、通常使われる不
純物はボロンである。ボロンを含むｐ領域表面を熱酸化
すると、ボロンは酸化膜中に取り込まれるため、Ｓｉ／
ＳｉＯ2 界面近傍のＳｉ中におけるボロン濃度はやや内
部のボロン濃度より低くなる。この深さは、酸化膜厚に
もよるが、通常数１００Åである。この界面近傍には、
エレクトロンに対する逆ドリフト電界が生じ、この領域
に光励起されたエレクトロンは、表面に集められる傾向
にある。このままだと、この逆ドリフト電界を生じてい
る領域は不感領域になるが、表面に沿った一部にｎ+ 領
域が、本発明の光電変換装置では存在しているため、ｐ
領域のＳｉ／ＳｉＯ2 界面に集まったエレクトロンは、
このｎ+ 領域に再結合される前に流れ込む。そのため
に、たとえばボロンがＳｉ／ＳｉＯ2 界面近傍で減少し
ていて、逆ドリフト電界が生じるような領域が存在して
も、ほとんど不感領域にはならない。むしろ、こうした
領域がＳｉ／ＳｉＯ2 界面に存在すると、蓄積されたホ
ールをＳｉ／ＳｉＯ2 界面から引き離して内部に存在さ
せるようにするために、ホールが界面で消滅する効果が
無くなり、ｐ層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。
【０２１３】なお、本発明に係る光電変換装置は以上述
べた固体撮像装置の外に、たとえば、画像入力装置、フ
ァクシミリ、ワークステイション、デジタル複写機、ワ
ープロ等の画像入力装置、ＯＣＲ、バーコード読取り装
置、カメラ、ビデオカメラ、８ミリカメラ等のオートフ
ォーカス用の光電変換被写体検出装置等にも応用でき
る。
【０２１４】以上説明してきたように本発明に係る光電
変換装置は、浮遊状態になされた制御電極領域であるベ
ース領域に光により励起されたキャリアを蓄積するもの
である。すなわち、Ｂａｓｅ Ｓｔｏｒｅ Ｉｍａｇｅ
Ｓｅｎｓｏｒと呼ばれるべき装置であり、ＢＡＳＩＳ
と略称する。
【０２１５】本発明に係る光電変換装置は、１個のトラ
ンジスタで１画素を構成できるため高密度化がきわめて
容易であり、同時にその構造からブルーミング、スミア
が少なく、かつ高感度である、そのダイナミックレンジ
は広く取れ、内部増幅機能を有するため配線容量によら
ず大きな信号電圧を発生するため低録音でかつ周辺回路
が容易になるという特徴を有している。例えば将来の高
品質固体撮像装置として、その工業的価値はきわめて高
い。
【０２１６】
【発明の効果】本発明によれば、低周波数であっても実
質的に高周波での処理と同じ速度で信号処理を行うこと
ができる。
【図面の簡単な説明】
【図１】本発明の信号処理装置の一実施態様例を示す光
電変換装置の回路構成図である。
【図２】本発明の信号処理装置の他の実施態様例を示す
光電変換装置の回路構成図である。
【図３】本発明の一実施例に係る光センサセルのリフレ
ッシュ動作時の等価回路図である。
【図４】（ａ）は本発明の一実施例に係る光センサセル
の平面図、（ｂ）は断面図、（ｃ）は等価回路図であ
る。
【図５】本発明の一実施例に係る光センサセルの読出し
時間と読出し電圧との関係を示すグラフである。
【図６】本発明の一実施例に係る光センサセルの蓄積電
圧と読出し時間との関係を示すグラフである。
【図７】本発明の一実施例に係る光センサセルのバイア
ス電圧と読出し時間との関係を示すグラフである。
【図８】本発明の一実施例に係る光センサセルのリフレ
ッシュ時間とベース電位との関係を示すグラフである。
【図９】本発明の一実施例に係る光センサセルのリフレ
ッシュ時間とベース電位との関係を示すグラフである。
【図１０】本発明の一実施例に係る光センサセルのリフ
レッシュ時間とベース電位との関係を示すグラフであ
る。
【図１１】図１５の光電変換装置のパルスタイミング図
である。
【図１２】図１５の光電変換装置の各動作時の電位分布
を示すグラフである。
【図１３】図１５の光電変換装置の出力信号に関係する
等価回路図である。
【図１４】図１５の光電変換装置の導通した瞬間からの
出力電圧を時間との関係で示すグラフである。
【図１５】信号処理手段が１つの場合の光電変換装置の
回路図である。
【図１６】本発明に係る光センサセルの読出し動作時の
等価回路図である。
【図１７】他の光電変換装置を示す回路図である。
【図１８】本発明の変形例の主要構造を説明するための
平面図である。
【図１９】図１８に示す光センサセルにより構成した光
電変換装置の回路構成図である。
【図２０】図１８に示す光センサセルにより構成した光
電変換装置の回路構成図である。
【図２１】本発明の光電変換装置の一製造方法例を示す
ための断面図である。
【図２２】本発明の光電変換装置の一製造方法例を示す
ための断面図である。
【図２３】本発明の光電変換装置の一製造方法例を示す
ための断面図である。
【図２４】本発明の実施例に係る光センサセルを示し、
（ａ）は断面図、（ｂ）はその等価回路図、(ｃ）はポテ
ンシヤル分布図である。
【図２５】光センサセルの他の変形例の主要構造を示す
断面図である。
【符号の説明】 １ シリコン基板 ２ ＰＳＧ膜 ３ 絶縁酸化膜 ４ 素子分離領域 ５ ｎ- 領域（コレクタ領域） ６ ｐ領域（ベース領域） ７，７′ ｎ+ 領域（エミッタ領域） ８ 配線 ９ 電極 １０ 配線 １１ ｎ+ 領域 １２ 電極 １３ コンデンサ １４ バイポーラトランジスタ １５，１７ 接合容量 １６，１８ ダイオード １９，１９′ コンタクト部 ２０ 光 ２８ 垂直ライン ３０ 光センサセル ３１ 水平ライン ３２ 垂直シフトレジスタ ３３，３５ ＭＯＳトランジスタ ３６，３７ 端子 ３８ 垂直ライン ３９ 水平シフトレジスタ ４０ ＭＯＳトランジスタ ４１ 出力ライン ４２ ＭＯＳトランジスタ ４３ 端子 ４４ トランジスタ ４５ 負荷抵抗 ４６ 端子 ４７ 端子 ４８ ＭＯＳトランジスタ ４９ 端子 ６１，６２，６３ 区間 ６４ コレクタ電位 ６７ 波形 ８０，８１ 容量 ８２，８３ 抵抗 ８４ 電流源 １００，１０１，１０２ 水平シフトレジスタ １１１，１１２ 出力ライン １３８ 垂直ライン １４０ ＭＯＳトランジスタ １４８ ＭＯＳトランジスタ １５０，１５０′ ＭＯＳコンデンサ １５２，１５２′ 光センサセル ２０２，２０３，２０５ ベース電位 ２２０ 埋込ｐ+ 領域 ２２２，２２５ 配線 ２５１ ｐ+ 領域 ２５２ ｎ+ 領域 ２５３ 配線 ３００ アモルフアスシリコン ３０２ 窒化膜 ３０３ ＰＳＧ膜 ３０４ ポリシリコン ３０５ ＰＳＧ膜 ３０６ 層間絶縁膜
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正内容】
【図１６】

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第一導電型の半導体からなる制御電極領
    域と、前記第一導電型とは異なる第二導電型の半導体か
    らなり容量負荷を含む出力回路に電気的に接続された第
    一の主電極領域と、第二導電型の半導体からなる第二の
    主電極領域と、を有し、光エネルギーを受けることによ
    り生成されるキャリアを前記制御電極領域に蓄積可能な
    トランジスタと、 蓄積されたキャリアに基づいて信号を読出した後のリフ
    レッシュ動作において、前記第一の主電極領域を基準電
    位に保持し、前記制御電極領域に蓄積されたキャリアを
    除く為のリフレッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
    作を行う光電変換装置において、 前記リフレッシュ手段は、前記制御電極領域に基準電圧
    源から前記第一及び第二の主電極領域に対して独立的に
    電位を与え、前記基準電位に保持された状態の前記第一
    の主電極領域と該制御電極領域との接合部を順方向にバ
    イアスする手段であることを特徴とする光電変換装置。
  2. 【請求項２】 前記制御電極領域上に設けられた絶縁層
    と該制御電極領域との界面に沿った一部分に、第二導電
    型の半導体層領域が介在していることを特徴とする請求
    項１記載の光電変換装置。
  3. 【請求項３】 前記トランジスタは第二導電型の半導体
    からなる半導体基板と一体的に構成されていることを特
    徴とする請求項１記載の光電変換装置。
  4. 【請求項４】 前記トランジスタは第一導電型の半導体
    からなる半導体基板上に形成されていることを特徴とす
    る請求項１記載の光電変換装置。
  5. 【請求項５】 前記リフレッシュ手段は、前記第一の主
    電極領域に電気的に接続されたＭＯＳトランジスタを含
    み、前記リフレッシュ動作時には該ＭＯＳトランジスタ
    を介して該第一の主電極領域が前記基準電位に保持され
    ることを特徴とする請求項１記載の光電変換装置。
  6. 【請求項６】 前記出力回路は、出力アンプに前記信号
    を転送するシフトレジスタを含み、前記容量負荷に読み
    出された前記信号を該出力アンプに転送することを特徴
    とする請求項１記載の光電変換装置。
  7. 【請求項７】 前記トランジスタはバイポーラトランジ
    スタであり、前記第一の主電極領域がエミッタ、前記第
    二の主電極領域がコレクタであることを特徴とする請求
    項１記載の光電変換装置。
  8. 【請求項８】 第一導電型の半導体からなる制御電極領
    域と、前記第一導電型とは異なる第二導電型の半導体か
    らなり容量負荷を含む出力回路に電気的に接続された第
    一の主電極領域と、第二導電型の半導体からなる第二の
    主電極領域と、を有し、光エネルギーを受けることによ
    り生成されるキャリアを前記制御電極領域に蓄積可能な
    トランジスタと、 前記第一の主電極領域を基準電位に保持し、前記制御電
    極領域に蓄積されたキャリアを除く為のリフレッシュ手
    段と、 を具備する光電変換装置を用いた光電変換方法におい
    て、 前記制御電極領域にキャリアを蓄積する為に前記トラン
    ジスタを光照射する蓄積工程と、 前記制御電極領域に蓄積されたキャリアに基づいて信号
    を読み出す読み出し工程と、 前記リフレッシュ手段により、前記制御電極領域には基
    準電圧源から前記第一及び第二の主電極領域に対して独
    立的に電位が与えられ、前記基準電位に保持された状態
    の前記第一の主電極領域と該制御電極領域との接合部が
    順方向にバイアスされ該制御電極領域に蓄積されたキャ
    リアを除くリフレッシュ工程と、 を含むことを特徴とする光電変換方法。
JP5178542A 1993-06-28 1993-06-28 信号処理装置 Expired - Lifetime JPH0817462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5178542A JPH0817462B2 (ja) 1993-06-28 1993-06-28 信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5178542A JPH0817462B2 (ja) 1993-06-28 1993-06-28 信号処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58120752A Division JPS6012760A (ja) 1983-07-02 1983-07-02 光電変換装置及び光電変換方法

Publications (2)

Publication Number Publication Date
JPH06197280A true JPH06197280A (ja) 1994-07-15
JPH0817462B2 JPH0817462B2 (ja) 1996-02-21

Family

ID=16050305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5178542A Expired - Lifetime JPH0817462B2 (ja) 1993-06-28 1993-06-28 信号処理装置

Country Status (1)

Country Link
JP (1) JPH0817462B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789377A (en) * 1980-11-25 1982-06-03 Fujitsu Ltd Read system for two-dimensional solid image pickup device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789377A (en) * 1980-11-25 1982-06-03 Fujitsu Ltd Read system for two-dimensional solid image pickup device

Also Published As

Publication number Publication date
JPH0817462B2 (ja) 1996-02-21

Similar Documents

Publication Publication Date Title
US4686554A (en) Photoelectric converter
US5604364A (en) Photoelectric converter with vertical output lines
EP0488174B1 (en) Photoelectric converting device and information processing apparatus employing the same
JPH0447983B2 (ja)
JPH0447981B2 (ja)
JPH0448027B2 (ja)
JPH0448026B2 (ja)
JPH0448025B2 (ja)
JPH0447982B2 (ja)
JP2641416B2 (ja) 光電変換装置
JPH06197280A (ja) 信号処理装置
JP2705748B2 (ja) 光電変換装置の製造方法
JPH0449311B2 (ja)
JPH0340573A (ja) 光電変換装置
JPH0340465A (ja) 光電変換方法
JPH0340467A (ja) 光電変換装置
JPH0340570A (ja) 光トランジスタのリフレッシュ方法
JPH0340464A (ja) 光電変換装置
JPH0450752B2 (ja)
JPH0340571A (ja) 光電変換装置
JPH0340572A (ja) 光電変換装置
JPH0340466A (ja) 光電変換装置
JPH0340575A (ja) 光電変換装置
JPS61144063A (ja) 光電変換装置
JPS6245063A (ja) 固体撮像装置