JPH0448839A - 受信データ同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 同一の伝送速度で同一のマルチフレーム構成のデータを
複数のチャネルから受信して、互いの同期をとる受信デ
ータ同期回路に関し、 同一の送信元から、異なるバス（伝送路）を経由して伝
送された複数のチャネルのデータの間の位相差を短時間
で検出して除去することを目的とし、 同一の伝送速度で同一のマルチフレーム構成のデータを
複数のチャネルから受信して、互いの同期をとる受信デ
ータ同期回路において、前記複数のチャネルの各々毎に
設けられ、各チャネルの受信データの位相を検出する受
信データ位相検出手段と、前記複数のチャネルの各々毎
に設けられ、当該チャネルの受信データを、対応する前
記受信データ位相検出手段にて検出された、該受信デー
タの位相に対応するアドレスに書き込むバッファメモリ
と、前記複数のチャネルのうち最も受信データの位相の
進んだチャネルの受信データのアドレスに基づいて読み
出しアドレスを決定する読み出しアドレス決定手段とを
有してなり、前記読み出しアドレスにより前記複数のチ
ャネルのバッファメモリから同時にデータを読み出すよ
うに構成する。

〔産業上の利用分野〕

本発明は、同一の伝送速度で同一のマルチフレーム構成
のデータを複数のチャネルから受信して、互いの同期を
とる受信データ同期回路に関する。

ｌ５ＤＮ網の普及等により、あるデータ伝送のために複
数のチャネルを使用することが行われている。これらの
複数のチャネルは、同一の送信端末と受信端末との間に
おいても、一般にそれぞれ、異なるバス（伝送路）を経
由して設定されており、異なる伝送遅延時間を有してい
る。したがって、複数のチャネルのデータは、互いに位
相差を有しており、これらの位相差を除去する必要があ
る。

［従来の技術および発明が解決しようとする課題］従来
、複数のチャネルのデータを受信する受信装置において
、同一の送信元から、異なるバス（伝送路）を経由して
伝送された複数のチャネルのデータの間の位相差を除去
するためには、それぞれのチャネルからのデータのマル
チフレームの先頭を検出して、該先頭から、それぞれの
チャネル毎に設けられたＦＩＦＯメモリに、−旦、デー
タを書き込んで、全てのチャネルのマルチフレームの先
頭が検出された後、同一のタイミングで全てのＦＩＦＯ
メそりからデータを読み出していた。

すなわち、従来の方法によれば、全てのチャネルのデー
タのマルチフレームの先頭が検出されるまで、互いの位
相差が検出出来ない、すなわち、複数のチャネルからの
データ間の位相差の検出に時間が掛かるという問題があ
った。

本発明は、上記の問題点に鑑み、なされたもので、同一
の送信元から、異なるパス（伝送路）を経由して伝送さ
れた複数のチャネルのデータの間の位相差を短時間で検
出して除去する（位相を揃える）受信データ同期回路を
提供することを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の受信データ同期回路の基本構成図であ
る。第１図において、１１〜１ｎは、それぞれ、各チャ
ネルに対応して設けられた受信データ位相検出手段、２
１〜２ｎは、それぞれ、各チャネルに対応して設けられ
たバッファメモリ、そして、３は読み出しアドレス決定
手段である。

受信データ位相検出手段ＩＩ〜１７は、前記複数のチャ
ネルの各々毎に設けられ、各チャネルの受信データの位
相を検出する。

バッファメモリ２．〜２ｎは、前記複数のチャネルの各
々毎に設けられ、当該チャネルの受信データを、対応す
る前記受信データ位相検出手段１ｎ〜ｌ、、にて検出さ
れた、該受信データの位相に対応するアドレスに書き込
む。

読み出しアドレス決定手段３は、本発明の第１の形態に
おいては、前記複数のチャネルのうち最も受信データの
位相の進んだチャネルの受イ３データのアドレスに基づ
いて読み出しアドレスを決定する。前記読み出しアドレ
スにより前記複数のチャネルのバッファメモリ２．〜２
ｎから同時にデータを読み出す。

本発明の第２の形態においては、読み出しアドレス決定
手段３は、前記複数のチャネルのうち１つをマスタチャ
ネルとして、受信データの位相が前記マスタチャネルの
受信データの位相と最も差が大きいチャネルの受信デー
タのアドレスに基づいて読み出しアドレスを決定する。

〔作用〕

本発明によれば、各チャネルの受信データは、それぞれ
対応する受信データ位相検出手段１１〜１、、において
、その位相が検出され、直ちに、対応するバッファメモ
リ２．〜２ｎにおける、該検出された位相に対応するア
ドレスに書き込まれる。

そして、前記複数のチャネルのうち最も受信データの位
相の進んだチャネル（もしくは、前記複数のチャネルの
うち１つをマスタチャネルとして、受信データの位相が
前記マスタチャネルの受信データの位相と最も差が大き
いチャネル）の受信データのアドレスに基づいて読み出
しアドレスを決定し、該読み出しアドレスにより同時に
、複数のバッファメモリ２．〜２．ｌからデータの読み
出しを開始する。

したがって、無駄な遅延なしに、各チャネルの受信デー
タは直ちにバッファメモリに書き込まれ、且つ、該バッ
ファメモリにおいては、受信したデータのうち、最も位
相の進んだチャネルのデータの先頭から読み落とし無く
データを読み出すことができる。

〔実施例〕

第２図は、本発明の実施例の構成を示す図である。第２
図において、１１１１２．および１３はフレームカウン
タ、１４．１５．および１６は２ポ一トＲＡＭ、１７は
読み出しアドレス演算回路、２３は読み出しアドレスカ
ウンタ、そして、１８および１９は減算回路、２０は比
較回路、２１はセレ外処２２は加算回路である。

第２回の構成において、フレームカウンタ１１ｎ１２．
１３は前述の第１図の受信データ位相検出手段ｌ、〜１
ｎに対応し、２ポ一トＲＡＭ１４゜１５．１６は、第１
図のバッファメモリ２１〜２．。

に対応し、読み出しアドレス演算回路１７は第１図の読
み出しアドレス決定手段３に対応する。

フレームカウンタ１１１１２．１３は、チャネル１．２
．および、３に対応してそれぞれ設けられ、マルチフレ
ームにおけるフレーム番号を読み取る機能を有し、且つ
、各フレームの先頭からのビット数を計数することがで
きるものである。

各２ポートＲＡＭ１４，１５．および１６それぞれの一
方のポートからは、対応するフレームカウンタ１１１１
２．１３において検出されたフレーム番号、および、各
フレームの先頭からのビット数に対応するアドレスに、
受信データが書き込まれる。そして、他方のポートから
は、読み出しアドレスカウンタ２３が出力するアドレス
のデータが読み出される。各２ポートＲＡＭは、少なく
とも、受信するデータの１マルチフレ一ム分のデータが
格納できる容量を有し、読み出しアドレスカウンタ２３
は１マルチフレ一ム分のデータに対応するアドレスを循
環的に出力する。

複数のチャネルからのデータの受信が開始されると、各
フレームカウンタ１１１１２．１３にて検出されたフレ
ーム番号（フレーム単位で位相差を一致させる際はフレ
ーム番号のみ）および、各フレームの先頭からのビット
数（以下では、フレーム番号のみ、あるいは、フレーム
番号および各フレームの先頭からのビット数をデータの
位相と称する）は、読み出しアドレス演算回路１７に供
給される。ここで、減算回路１８においては、チャネル
２の位相とチャネル１の位相との差を演算し、Ｋ算回路
１９においては、チャネル３０位相とチャネル１の位相
との差を演算する。これらの減算回路１８および１９の
出力は、比較回路２０において比較され、この比較結果
によりセレクタ２１を制御して、大きい方の差が加算回
路２２に供給されてチャネルエの位相と加算される。こ
うして、最もデータの位相の進んだチャネルの位相（フ
レーム番号のみ、あるいは、フレーム番号および各フレ
ームの先頭からのビット数）が、前記読み出しアドレス
カウンタ２３の初期値として設定される。以後、読み出
しアドレスカウンタ２３は、受信クロックに同期して前
述の循環的なアドレスを出力して３つの２ボ一トＲＡＭ
１４，１５゜１６の一方のポート側に供給する。上記の
読み出しアドレス演算回路１７は、ハードウェア論理回
路により構成することもできるが、フレーム番号のみの
位相を揃える際には、高速動作を要求されないのでソフ
トウェアによって演算することもできる。

〔発明の効果〕

本発明によれば、同一の送信元から、異なるバス（伝送
路）を経由して伝送された複数のチャネルのデータの間
の位相差を短時間で検出して除去することができる。

【図面の簡単な説明】

第１図は本発明の基本構成図、 第２図は本発明の実施例の構成図、そして、第３図は第
２図の構成におけるタイミングの１例を示す図である。 〔符号の説明〕 １１．１２．１３−−フレームカウンタ、１４．１５　
１６一−２ポートＲＡＭ、１７−読み出しアドレス演算
回路、２３−読み出しアドレスカウンタ、１８．１９−
減算回路、２〇−比較回路、２１　セレクタ、２２−加
算回路。

Claims (1)

1. 【特許請求の範囲】 １、同一の伝送速度で同一のマルチフレーム構成のデー
   タを複数のチャネルから受信して、互いの同期をとる受
   信データ同期回路において、前記複数のチャネルの各々
   毎に設けられ、各チャネルの受信データの位相を検出す
   る受信データ位相検出手段（１＿１〜１＿ｎ）と、 前記複数のチャネルの各々毎に設けられ、当該チャネル
   の受信データを、対応する前記受信データ位相検出手段
   （１＿１〜１＿ｎ）にて検出された、該受信データの位
   相に対応するアドレスに書き込むバッファメモリ（２＿
   １〜２＿ｎ）と、 前記複数のチャネルのうち最も受信データの位相の進ん
   だチャネルの受信データのアドレスに基づいて読み出し
   アドレスを決定する読み出しアドレス決定手段（３）と
   を有してなり、 前記読み出しアドレスにより前記複数のチャネルのバッ
   ファメモリ（２＿１〜２＿ｎ）から同時にデータを読み
   出すことを特徴とする受信データ同期回路。 ２、前記バッファメモリ（２＿１〜２＿ｎ）は、それぞ
   れ、書き込みと読み出しが別々のポートから行い得るも
   のである請求項１記載の受信データ同期回路。 ３、さらに、前記バッファメモリ（２＿１〜２＿ｎ）に
   共通の読み出しアドレスを発生する読み出しアドレスカ
   ウンタ（２３）を有し、 前記読み出しアドレスの決定はチャネル設定時に行い、
   該決定されたアドレスは前記読み出しアドレスカウンタ
   （２３）の初期値として設定される請求項１記載の受信
   データ同期回路。 ４、同一の伝送速度で同一のマルチフレーム構成のデー
   タを複数のチャネルから受信して、互いの同期をとる受
   信データ同期回路において、前記複数のチャネルの各々
   毎に設けられ、各チャネルの受信データの位相を検出す
   る受信データ位相検出手段（１＿１〜１＿ｎ）と、 前記複数のチャネルの各々毎に設けられ、当該チャネル
   の受信データを、対応する前記受信データ位相検出手段
   （１＿１〜１＿ｎ）にて検出された、該受信データの位
   相に対応するアドレスに書き込むバッファメモリ（２＿
   １〜２＿ｎ）と、 前記複数のチャネルのうち１つをマスタチャネルとして
   、受信データの位相が前記マスタチャネルの受信データ
   の位相と最も差が大きいチャネルの受信データのアドレ
   スに基づいて読み出しアドレスを決定する読み出しアド
   レス決定手段（３）とを有してなり、 前記読み出しアドレスにより前記複数のチャネルのバッ
   ファメモリ（２＿１〜２＿ｎ）から同時にデータを読み
   出すことを特徴とする受信データ同期回路。 ５、前記バッファメモリ（２＿１〜２＿ｎ）は、それぞ
   れ、書き込みと読み出しが別々のポートから行い得るも
   のである請求項４記載の受信データ同期回路。 ６、さらに、前記バッファメモリ（２＿１〜２＿ｎ）に
   共通の読み出しアドレスを発生する読み出しアドレスカ
   ウンタ（２３）を有し、 前記読み出しアドレスの決定はチャネル設定時に行い、
   該決定されたアドレスは前記読み出しアドレスカウンタ
   （２３）の初期値として設定される請求項４記載の受信
   データ同期回路。