JPS61177834A - 多重化信号伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分骨〕 本発明は、多重化信号伝送方式に係り、特に、サイクリ
ックに伝送している小規模な回線を集めてさらに多重伝
送全行う場合に好適な多重化信号伝送方式に関する。

〔発明の背景〕

従来の袈僅に、特開昭５９−１３３７５４　号公報の第
１図に記載のようＶＣ，低速回線の信号を一時的に記憶
させるための送信バッファが、低速回線の信号をひとつ
ずつ入力するしくみになっていた。

これは、低速回線が、会話形端末のように低トラヒツク
な場合を想定しているためであり、サイクリックに送信
されてくるシリアル信号の場合には、送信バッファに低
速回線の信号を記憶させる際に低速回線の信号が、多数
同時に入力されてきたような場合には、処理が追いつか
ずに、送信バッファに記憶出来ない信号が生ずる可能性
があった。

〔発明の目的〕

本発明の目的は、複数のサイクリックな低速回１少をさ
らに多重化する場合、低速回線のトラピックが高い場合
でも、低速回線のデータに取り落としが無く、低速回線
のフレーム単位でのデータの同時性が保たれるような、
多重化信号伝送方式を提供することにある。

〔発明の概要〕

本発明に送信装置（１、多重化されるサイクリックな低
速回線の信号毎に、受信回路と、記憶装置を備え、低速
回線側の信号の空時間を利用して、記憶装置からデータ
を読出し、マルチプレクサ回路にて順次選択し、送信回
路にて高速回線に多重化して送信し、受信装置に、高速
回線から多重化されて送信された信号を受信回路にて受
信し、この信号をデマルチプＶクサ回路にて割り当て、
記憶装置にて個々の信号毎にデータを記憶して、更に送
信回路にて低速なシリアル信号に再生するものである。

〔発明の実施例〕

以下、本発明の一実施例を、第１図、第２図により説明
する。

第１図ぼ、本発明にかかる多重化送信装置の構成図であ
る。小規模な低速回線のシリアル信号に、１１．１２，
１３．・・・・・・ＩＮのＮ本の回線として、この装置
に入力される。内部の動作に、各回線とも同じなので、
回線１１の信号を処理するブロック６１について説明す
る。回線１１のシリアル信号は、波形整形回路７０に入
力され、波形整形される。波形整形され友シリアル信号
４０げ、タイミング抽出回路７１、同期信号検出回路７
２、記憶装置７６に入力される。タイミング抽出回路７
１Ｌｒｉ、入力のシリアル信号４０のビットレートに合
つｔタイミングを抽出し、同０期信号検出タイミング４
１、アドレスカウンタ用クロック信号４２を出力する。

伺、ここで云うタイミング抽出回路ｕ　Ｐ　Ｌ　Ｏ（Ｐ
ｈａｓｅ　Ｌｏｃｋｅｄ　０ｓｓｉｌｌａｔｏｒ）等を
用いた公知のものである。同期信号検出回路７２は、回
線１１のシリアル信号中の同期信号、第２図の８ＹＣを
検出し、記憶装置７６にシリアル信号４０を書込む時の
アドレス信号４５を生成するアドレスカウンタ７３を起
動させる信号４２を生成する。アドレスカラ／り７３の
出力信号４ｉゴ、ゲート７４を通して記憶装置７６に、
信号４５として加えら・れる。このアドレス信号は、シ
リアル信号４０のデータ部分を、順番（（記憶族を宜７
６に書込んでゆく。すなわち、＠２図にるる、回線１１
のところのデータ部分１）ｔｚを記憶装置に」込むわけ
であるラフリップフロップ７５に、ゲート７４を開放、
ゲート８１を遮断して、アドレス信号４４を記憶装置７
６に印加する作用全している。

シリアル信号中のデータが全て記憶装置に書込まれると
、アドレスカウンタ７３から、書込み終了信号４３が出
力され、フリップフロップ７５を反転させ、記憶装置７
６のアドレス信号４５が、ゲート８１を通して供給され
るようにする。このあと、回＃１１１に次の同期信号Ｓ
ＹＣがくる時間帯になると、別のアドレスカウンタ７７
．７８を起動し、記憶装置７６から、記憶しているシリ
アルデータを読出し、選択回路７９により回線１１のデ
ータを、信号３１として出力する。この信号ぼ、アドレ
スカウンタ７７の歩進速度を、新たに多重化する回線３
２の伝送速度に合致させておくので、回線１１のように
低、遠回線の場合に比べ、速い時間で送出することか出
来る。ここで８０ｉ、送信回路である。

他の回線１２，１３．・旧・・ＩＮについても同様の動
作をし、回＠３２には、入力の回線の信号を時間的に圧
縮し定信号を、時分割に多重化して送出することかでき
る。

以上の動作をタイムチャートにまとめた図が、第２図で
ある。回線１１についてその動作を説明すると、データ
部分Ｄ１ｍを記憶装置に記憶させたあと、時刻ｔ４で、
次の同期信号ｓＹＣを受信している時間帯に、多重化回
線にｎ、ＤＨのデータが、時間的に圧縮され出力される
。他の回線も同様の動きをするので、多重化回線上には
、第２図に示すように、回線１１，１２，１３．・・・
・・・ＩＮが時分割多重されて出力される。

ここで注意すべき条件としては、多重化されるシリアル
信号、回線１１，１２．・・・・・・ＩＮの１フレーム
の信号が占める長さＴが、高速に多重化し７′ｃ、ｓと
で占める長さＴｖに比べ Ｔ＞Ｎ−ＴＭ であることが必要である。

次に、多重化された信号を、復調する場合の多重化受信
装置の実施例を、第３図に示す。多重化されたシリアル
信号３３ば、波形整形回路７０により波形整形され、シ
リアル信号３４を生成する。

この信号に、タイミング抽出回路７１、同期検出回路７
２のはたらきにより、アドレスカウンタ７３を歩進させ
、第１図の実施例の場合と同様の動作により、記憶装置
１０３に、シリアル信号を書込む。この時、デマルチプ
レクサ９０の作用により、多重化された各回線のシリア
ルデータは、回線１１のデータに、ブロック１１１へ、
回線１２のデータに、ブロック１１２へ、という具合に
、分離されて記憶される。

記憶装置に記憶されたデータ框、各回線の伝送速度に合
わせて、記憶装置から読出され、送信回路１０４を通し
て、回線１４１，１４２．・・・１４Ｎという具合に復
元されて出力される。ここで第１図同様、ｔｏｏ、ｔｏ
ｉはゲート、１０２にアドレスカウンタ、３７はアドレ
ス信号である。

〔発明の効果〕

本発明によれば、多重化送信装置に入力される低速な回
線の各々に受信回路と記憶装置が別に設けられているの
で、低速回線のトラヒックが高いサイクリック伝送のよ
うな場合でも、高速に多重化する際のデータの欠落を防
止するという効果がある。また、低速回線のシリアル信
号の１フレーム毎に、記憶装置に記憶させ、これを一連
のデータとして高速に多重化するので、フレーム単位の
データの同特性が確保出来る。更に、低速回線のサイク
リックなシリアルデータが、それぞれ伝送速度が異なる
場合でも、記憶装置が個別に設けであるので、高速回線
への多重化が出来るという効果も有する。

【図面の簡単な説明】

第１図は本発明にかかる多重化送信装置の実施例の構成
図、ｖ、２図に、本発明の実施例のタイムチャート、第
３図に、本発明にかかる多重化受信装置の実施例の構、
成叩である。

Claims (1)

【特許請求の範囲】
1. １、複数のサイクリックに送信される低速なシリアル信
   号を入力して高速回線に多重化して送信する送信装置と
   、高速回速から多重化されて送信された信号を受信して
   低速のシリアル信号に再生する受信装置とを有する多重
   化信号伝送装置において、前記送信装置は前記低速なシ
   リアル信号を個個に受信するため複数の受信回路、該受
   信回路からのシリアル信号を記憶する複数の記憶装置、
   該記憶装置から読出した信号を順次選択するマルチプレ
   クサ回路、高速回線に多重化して送信する送信回路とを
   有し、前記受信装置は、高速回線から多重化されて送信
   された信号を受信する受信回路、該受信回路からの信号
   を個々のシリアル信号に割り当てるデマルチプレクサ回
   路、個々のシリアル信号毎にデータを記憶する複数の記
   憶装置、該記憶装置から低速なシリアル信号を生成する
   複数の送信回路とを有することを特徴とする多重化信号
   伝送方式。