JPS61281714A

JPS61281714A - アナログスイツチ制御回路

Info

Publication number: JPS61281714A
Application number: JP12479185A
Authority: JP
Inventors: Hiroyuki Sasaki; 浩行佐々木; Kaoru Izawa; 伊澤　芳
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1985-06-07
Filing date: 1985-06-07
Publication date: 1986-12-12
Also published as: JPH0567087B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野）この発明は、たとえば、定電流源から与えられ電流を選
択的に分配する場合などに用いるアナログスイッチ制御
回路に係り、特に、複数のアナログスイッチの選択的動
作において、同時動作、同時動作停止の防止に関する。

〔従来の技術）複数のアナログスイッチをリングカウンタを用いて選択
的に動作を切り換え、定電流源からの定電流を分配する
場合、第３図に示すように、定電流源２に対して複数の
アナログスイッチ、たとえば、４　Ｍｉのアナ０グスイ
ソチ４ａ、４ｂ、４Ｃ％４ｄが設置され、各アナログス
イッチ４３〜４ｄを構成するトランジスタのベースには
、４組のＤ−フリソブフロフブ回路（以下ＦＦ回路とい
う）６およびＮＯＲ回路８からなるリングカウンタが設
置される。この場合、入力端子１０には、クロフクパル
スＣＰが加えられ、入力端子１２にはリセットパルスＲ
が加えられるものとする。

〔発明が解決しようとする問題点〕

このようなリングカウンタを用いてアナログスイッチ４
３〜４ｄを切り換える場合、各アナログスイッチ４３〜
４ｄを選択的に導通させると、定電流１ｏ、Ｉ＋、Ｉ！
、ｌｚを個別に取り出すことができる。

しかし、現実には、リングカウンタを構成している各Ｆ
Ｆ回路６の出力が重なる時間や不要なパルス成分、すな
わちハザードなどの不要成分が生じるため、各アナログ
スイッチ４ａ〜４ｄに同時導通あるいは同時不導通の部
分が生じ、出力側にはパルス性のノイズ成分が現れる欠
点がある。

そこで、この発明は、このような不要な出力成分の発生
を防止しようとするものである。

〔問題点を解決するための手段〕

すなわち、この発明は、一対のアナログスイッチからな
る第１の差動回路と、この第１の差動回路の前記アナロ
グスイッチの一方から電流が供給され一対のアナログス
イッチからなる第２の差動回路と、前記第１の差動回路
の他方のアナログスイッチから電流が供給され一対のア
ナログスイッチからなる第３の差動回路と、前記第２お
よび第３の差動回路の各アナログスイッチの一方の動作
を共通に切り換えるとともに、前記第１の差動回路のア
ナログスイッチの動作を選択的に切り換える制御信号を
発生する切換制御回路とから構成したものである。

［作　　　用〕したがって、この発明は、第１の差動回路のアナログス
イッチのｉ！沢で第２または第３の差動回路の何れかが
選択されるが、第２および第３の差動回路の各アナログ
スイッチは共通に動作が切り換えられるので、第１の差
動回路のアナログスイッチの切換えと、第２または第３
の差動回路中のアナログスイッチの切換えが同時に生じ
ないようにし、同時導通または同時不導通の発生を防止
している。

〔実　施　例〕

以下、この発明の実施例を図面を参照して詳細に説明す
る。

第１図に示すように、このアナログスイッチ制御■回路
の入力部には入力回路１４が設置され、その入力端子、
１６にはスイッチ１８が設けられている。入力回路１４
は、比較器２０、トランジスタ２２、ダイオード２４．
２６．２８．３０．３２で構成され、ヒステリシスコン
パレータを構成している。すなわち、比較器２０の反転
入力端子（−）には、ダイオード２４．２６．２８．３
０．３２の順方向降下電圧Ｖ、の重畳によって基準電圧
が設定され、その非反転入力端子（＋）には、動作電圧
＋■が加えられている。したがって、スイッチ１８が開
いているとき、比較器２０は高レベル出力を発生してト
ランジスタ２２が導通し、その反転入力端子（−）に加
えられる基準電圧は５Ｖｙから２　Ｖ　Ｆに変更される
。一旦、高レベル出力が発生すると、スイッチ１Ｂが閉
じられて比較器２０の非反転入力端子（＋）がダイオー
ド２４〜３２の順方向降下電圧Ｖ、の２倍の値、２ｖ、
未満に移行しない限り、その出力状態は維持される。

この入力回路１４のス、イツチング出力は、切換制御回
路３４に加えられ、複数モードのスイッチング制御出力
の形成の基礎となる。すなわち、切換制御回路３４は、
第１および第２のＴ−フリソプフロンブ回路３６．３８
　（以下Ｔ−ＦＦ回路３６．３８という）、ＮＯＲ回路
４０．４２、Ｒ８−フリンブフロフブ回路４４　（以下
Ｒ３−ＦＦ回路４４という）およびバンファ回路として
のインバータ４６．４８．５０．５２からなる論理回路
で構成される。　、Ｔ　−Ｆ　Ｆ回路３６．３８のリセ
ット人力Ｒには、初期状態設定時にリセットパルスＲが
加えられる。

そして、電流分配回路としてのアナログスイッチ回路は
、マルチプライヤ構成の第１、第２および第３の差動回
路５４．５６．５８から構成されている。すなわち、第
１の差動回路５４はアナログスイッチを構成する一対の
トランジスタ６０、６２、第２の差動回路５６は同様に
トランジスタ６４．６６、また、第３の差動回路５８は
同様にトランジスタ６８．７０で構成されており、切換
制御回路３４からの切換制御信号に応じて定電流源７２
からの電流を切り換えてトランジスタ６０．６２．６４
．６６．６８．７０から電流Ｉ０．１１％！、、Ｌを個
別にかつ選択的に取出すようになっている。

以上の構成に基づき、その動作を第２図を参照して説明
する。

Ｔ−ＦＦ回路３６．３８のリセット人力Ｒには、第２図
のＡに示すリセットパルスＲが加えられ、切換制御回路
３４を初期状態に設定する。

スイッチ１８が開閉されると、入力端子１６にはスイッ
チ１８の開閉に応じて第２図のＢに示すパルスＴ０が加
えられ、この結果、比較器２０の出力はその開閉に応じ
てスイッチングする。このスイッチングによってＴ−Ｆ
Ｆ回路３６のタイミング入力下、には、第２図のＣに示
すパルスが加えられ、その非反転出力Ｑ、は、第２図の
Ｄに示すようなパルスとなり、ＮＯＲ回路４０．４２に
それぞれ加えられる。

また、Ｔ−ＦＦ回路３６の反転出力間、には、第２図の
已に示すパルスが発生し、Ｔ−ＦＦ回路３８の反転入力
〒２に加えられている。

この結果、Ｔ−ＦＦ回路３８には、第２図のＦ、Ｇに示
すように、非反転出力Ｑ、および反転出力間８が得られ
、これら非反転出力Ｑ、および反転出力間、は、ＮＯＲ
回路４０．４２に加えられるとともに、インバータ４６
．４８に加えられる。

ＮＯＲ回路４０には、論理式ａｔ　−Ｑｌ　＋Ｑｔから
、第２図のＨに示すパルスが得られ、ＮＯＲ回路４２に
は、論理式Ｇ□−Ｑｌ　　＋Ｑ、から、第２図の！に示
すパルスが得られる。これらのパルスは、Ｒ３−ＦＦ回
路４４のリセント人力Ｒ，セント人力Ｓとなり、第２図
のＪ、Ｋに示す非反転出力Ｑｓ　％反転出力子、がそれ
ぞれ得られ、インバータ５０．５２に加えられる。

Ｔ−ＦＦ回路３８、Ｒ３−ＦＦ回路４４の非反転出力Ｑ
、、Ｑ３および反転出力Ｑ、　、ｑ＊により、インパー
ク４６．４８．５０，５２には、第２図のり、Ｍ、Ｎ、
０に示す論理出力Ｑ、。、ｉ２゜、Ｑ、。、百、。で与
えられる切換制御信号が発生し、この制御信号が各トラ
ンジスタ６０．６２．６４．６６．６８．７０のベース
に個別に加えられる。

このようにトランジスタ６０．６２のベースには、Ｈレ
ベルやＬレベルが同時に生じない切換制御信号Ｑｔ０、
ｉ２゜が加えられ、また、トランジスタ６４．７０のベ
ース、トランジスタ６６．６８のベースには、同様にＨ
レベルやＬレベルが同時に生じない切換制御信号Ｑ、。

、百、。が加えられるので、トランジスタ６０．６２の
同時導通あるいは不導通、トランジスタ６４．６６の同
時導通あるいは不導通、トランジスタ６８．７０の同時
導通あるいは不導通の発生が防止される。

また、アナログスイッチ回路は、マルチプライヤ構成と
なっており、第１の差動回路５４が切り換えられるとき
には、第２および第３の差動回路５６．５８のアナログ
スイッチが切り換えられないため、安定した切換え動作
が得られ、各電流！。、Ｉｔ　、Ｉｔ、１２が選択的に
取り出される。

また、Ｒ５−ＦＦ回路４４の出力反転動作は、Ｔ−ＦＦ
回路３６．３８の出力により強制的に決定されるため、
不安定な出力反転を防止できる。

なお、実施例では、４技の電流分配回路を例に取って説
明したが、電流分配回路は、２内（ただし、ｎ−１，２
，・・・・）の技を持つものを構成できる。

〔発明の効果〕

以上説明したように、この発明によれば、次のような効
果が得られる。

（ａ）　　第１の差動回路のアナログスイッチの選択で
第２または第３０差勅回路の何れかが選択されるが、第
２および第３の差動回路の各アナログスイッチは共通に
動作が切り換えられるので、第１の差動回路のアナログ
スイッチの切換えと、第２または第３の差動回路中のア
ナログスイッチの切換えが同時に生じないようにし、同
時導通または同時不４通の発生を防止しているので、−
瞬たりとも導通しているもの以外のアナログスイッチに
制御電流が加えられる危険性がなく、信頼性の高い電流
切換えが実現できる。

ｆｂｌ　　電流の切換えが確実になり、そのシダツクが
無いので、オーディオ増幅器のスイッチ回路などのよう
に、シタツクノイズを問題とするような切換え手段に用
いることができる。

【図面の簡単な説明】

第１図はこの発明のアナログスイッチ制御回路の実施例
を示す回路図、第２図はその動作を示すタイミングチャ
ート、第３図は従来のアナログスイッチ制御回路を示す
回路図である。３４・・・切換制御回路、５４・・・第１の差動回路、
５６・・・第２の差動回路、５８・・・第３の差動回路
、６０，６２．６４．６６．６８．７０・・・アナログ
スインチとしてのトランジスタ。Ａ　（Ｒ）第２図

Claims

【特許請求の範囲】

（１）一対のアナログスイッチからなる第１の差動回路
と、この第１の差動回路の前記アナログスイッチの一方
から電流が供給され一対のアナログスイッチからなる第
２の差動回路と、前記第１の差動回路の他方のアナログ
スイッチから電流が供給され一対のアナログスイッチか
らなる第３の差動回路と、前記第２および第３の差動回
路の各アナログスイッチの一方の動作を共通に切り換え
るとともに前記第１の差動回路のアナログスイッチの動
作を選択的に切り換える切換制御回路とから構成したこ
とを特徴とするアナログスイッチ制御回路。
（２）前記切換制御回路は、順次入力される切換入力に
応じて第１、第２または第３の差動回路のアナログスイ
ッチの動作を選択的に切り換える切換制御出力を発生す
る論理回路で構成されたことを特徴とする特許請求の範
囲第１項に記載のアナログスイッチ制御回路。