JPH0449246B2 - - Google Patents
Info
- Publication number
- JPH0449246B2 JPH0449246B2 JP61053258A JP5325886A JPH0449246B2 JP H0449246 B2 JPH0449246 B2 JP H0449246B2 JP 61053258 A JP61053258 A JP 61053258A JP 5325886 A JP5325886 A JP 5325886A JP H0449246 B2 JPH0449246 B2 JP H0449246B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- multilayer capacitor
- capacitance
- dielectric constant
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
【発明の詳細な説明】
(a) 技術分野
この発明は、セラミツクからなる誘電体内に複
数の電極膜を埋設した積層コンデンサに関する。
数の電極膜を埋設した積層コンデンサに関する。
(b) 従来技術とその欠点
積層コンデンサの誘電体は、小型で大きな容量
を得るために高い誘電率のものが使用される。と
ころが、従来は、間に誘電体層を介して重合わせ
て形成された電極膜のさらに外層を覆う誘電体
も、容量に影響しないにもかかわらず製造の便宜
上のために、内層の誘電体と同じ素材のものを使
用していたので、同様に高い誘電率を示すことに
なり、このため実装時の容量が部品単体で測定し
た場合と異なるという欠点が生じていた。
を得るために高い誘電率のものが使用される。と
ころが、従来は、間に誘電体層を介して重合わせ
て形成された電極膜のさらに外層を覆う誘電体
も、容量に影響しないにもかかわらず製造の便宜
上のために、内層の誘電体と同じ素材のものを使
用していたので、同様に高い誘電率を示すことに
なり、このため実装時の容量が部品単体で測定し
た場合と異なるという欠点が生じていた。
これは、例えば第３図に示すように、積層コン
デンサ１をプリント基板２に実装した場合、プリ
ント基板２の裏面側に配線パターン３が形成され
ているようなときには、最下層の誘電体４の誘電
率が高いためにその上に埋設された最下段の電極
膜５の配線パターン３との間で生じる浮遊容量が
無視できない値となり、積層コンデンサ１の見掛
け上の容量が設定値より大きくなるためである。
また、このような従来の積層コンデンサ１を、第
４図に示すように、電極膜５が平行に位置するよ
うに複数並べて配置して実装したような場合に
も、各積層コンデンサ間に浮遊容量が生じて見掛
け上の容量が設定値と相違することがある。
デンサ１をプリント基板２に実装した場合、プリ
ント基板２の裏面側に配線パターン３が形成され
ているようなときには、最下層の誘電体４の誘電
率が高いためにその上に埋設された最下段の電極
膜５の配線パターン３との間で生じる浮遊容量が
無視できない値となり、積層コンデンサ１の見掛
け上の容量が設定値より大きくなるためである。
また、このような従来の積層コンデンサ１を、第
４図に示すように、電極膜５が平行に位置するよ
うに複数並べて配置して実装したような場合に
も、各積層コンデンサ間に浮遊容量が生じて見掛
け上の容量が設定値と相違することがある。
(c) 発明の目的
この発明は、このような事情に鑑みなされたも
のであつて、外層の誘電体の低誘電率のもので構
成することにより、埋設した電極膜と外部との間
に生じる浮遊容量を影響のない程度に低減するこ
とができる積層コンデンサを提供することを目的
とする。
のであつて、外層の誘電体の低誘電率のもので構
成することにより、埋設した電極膜と外部との間
に生じる浮遊容量を影響のない程度に低減するこ
とができる積層コンデンサを提供することを目的
とする。
(d) 発明の構成および効果
この発明の積層コンデンサは、誘電体内に複数
の電極膜を埋設した積層コンデンサにおいて、表
裏両面に形成される外層のセラミツク層を内層の
セラミツク層よりも低誘電率にしたことを特徴と
する。
の電極膜を埋設した積層コンデンサにおいて、表
裏両面に形成される外層のセラミツク層を内層の
セラミツク層よりも低誘電率にしたことを特徴と
する。
この発明を上記のように構成すると、積層コン
デンサの実装時に、両端の電極膜と外部の配線パ
ターン等とが接近して向かい合うような場合に、
間に位置する外層の誘電体の誘電率が内層の誘電
体より低いことからあまり大きな容量は生じな
い。このため、外層の誘電体の誘電率を十分に低
くしておけば浮遊容量を設定された容量に影響を
与えない程度に低減することできる。したがつ
て、この発明は、実装条件によつて容量が変動す
るようなことなく使い易い積層コンデンサを提供
することができる。
デンサの実装時に、両端の電極膜と外部の配線パ
ターン等とが接近して向かい合うような場合に、
間に位置する外層の誘電体の誘電率が内層の誘電
体より低いことからあまり大きな容量は生じな
い。このため、外層の誘電体の誘電率を十分に低
くしておけば浮遊容量を設定された容量に影響を
与えない程度に低減することできる。したがつ
て、この発明は、実装条件によつて容量が変動す
るようなことなく使い易い積層コンデンサを提供
することができる。
(e) 実施例
第１図はこの発明の実施例である積層コンデン
サの縦断面図である。
サの縦断面図である。
この実施例の積層コンデンサ１は、三層の誘電
体４とこれらの間に埋設された二段の電極膜５と
外部電極６とで構成される。誘電体４は、セラミ
ツクからなり、三層のうち中央に配置される誘電
体４ｂは誘電率の高い素材が使用される。また、
三層の表裏両端に形成される最外層の誘電体４
ａ，４ｃは、中央の誘電体４ｂよりも十分に低誘
電率の素材が使用される。電極膜５は、誘電体４
の各層間に埋設されて、上段の電極膜５が端を一
方の側面のみに露出し、下段の電極膜５が端を対
向する他方の側面にのみ露出するようにしてい
る。これらの誘電体４ａ，４ｂ，４ｃと電極膜
５，５の形成は、例えば第２図に示すように、セ
ラミツクのグリーンシート７を３枚用意し、その
うち２枚の表面にのみ銀−パラジウムペースト８
等をプリントした後に互いに重ね合わせて、焼成
することにより形成される。通常はこのように重
ね合めされたものにさらに電極膜を付与していな
いグリーンシートが適当枚数重ね合わされる。な
お、このときのグリーンシート７は、最外層のも
ののみ誘電率が低い素材のものを使用する。外部
電極６，６は、このようにして形成された積層体
の両側面およびその周囲を覆うように形成された
導電体である。したがつて、一方の側面側に形成
された外部電極６は上層の電極膜５と導通し、他
方の側面側に形成された外部電極６は下層の電極
膜５と導通することになる。
体４とこれらの間に埋設された二段の電極膜５と
外部電極６とで構成される。誘電体４は、セラミ
ツクからなり、三層のうち中央に配置される誘電
体４ｂは誘電率の高い素材が使用される。また、
三層の表裏両端に形成される最外層の誘電体４
ａ，４ｃは、中央の誘電体４ｂよりも十分に低誘
電率の素材が使用される。電極膜５は、誘電体４
の各層間に埋設されて、上段の電極膜５が端を一
方の側面のみに露出し、下段の電極膜５が端を対
向する他方の側面にのみ露出するようにしてい
る。これらの誘電体４ａ，４ｂ，４ｃと電極膜
５，５の形成は、例えば第２図に示すように、セ
ラミツクのグリーンシート７を３枚用意し、その
うち２枚の表面にのみ銀−パラジウムペースト８
等をプリントした後に互いに重ね合わせて、焼成
することにより形成される。通常はこのように重
ね合めされたものにさらに電極膜を付与していな
いグリーンシートが適当枚数重ね合わされる。な
お、このときのグリーンシート７は、最外層のも
ののみ誘電率が低い素材のものを使用する。外部
電極６，６は、このようにして形成された積層体
の両側面およびその周囲を覆うように形成された
導電体である。したがつて、一方の側面側に形成
された外部電極６は上層の電極膜５と導通し、他
方の側面側に形成された外部電極６は下層の電極
膜５と導通することになる。
上記のように構成されたこの実施例の積層コン
デンサ１と従来の積層コンデンサ１との実装時の
容量変化の程度の違いを示す。ここで、従来例に
おける誘電体４およびこの実施例における中層の
誘電体４ｂの誘電率εを10000とし、この実施例
の最外層の誘電体４ａ，４ｃの誘電率ε′を10とし
て比較する。
デンサ１と従来の積層コンデンサ１との実装時の
容量変化の程度の違いを示す。ここで、従来例に
おける誘電体４およびこの実施例における中層の
誘電体４ｂの誘電率εを10000とし、この実施例
の最外層の誘電体４ａ，４ｃの誘電率ε′を10とし
て比較する。
これらの積層コンデンサ１を、第３図に示すよ
うにプリント基板２に実装した場合、最下層の誘
電体４ｃの厚さd1とプリント基板２のベークライ
トの厚さd2との比が１：１のときで、この実施例
は従来例に比べ浮遊容量の影響を約1/2に抑える
ことができた。
うにプリント基板２に実装した場合、最下層の誘
電体４ｃの厚さd1とプリント基板２のベークライ
トの厚さd2との比が１：１のときで、この実施例
は従来例に比べ浮遊容量の影響を約1/2に抑える
ことができた。
また、これらの積層コンデンサ１をそれぞれ２
つずつ第４図に示すようにプリント基板２に並べ
て実装した場合には、お互いに向かい合う最外層
の誘電体４ａ，４ｃの厚さをそれぞれd3，d4と
し、２つの積層コンデンサ１，１間の距離をd3＋
d4としたときで、この実施例は従来例に比べ浮遊
容量の影響を約1/3に抑えることができた。
つずつ第４図に示すようにプリント基板２に並べ
て実装した場合には、お互いに向かい合う最外層
の誘電体４ａ，４ｃの厚さをそれぞれd3，d4と
し、２つの積層コンデンサ１，１間の距離をd3＋
d4としたときで、この実施例は従来例に比べ浮遊
容量の影響を約1/3に抑えることができた。
以上説明したように、この実施例は、外層の誘
電体４ａ，４ｂの誘電率が十分に低いことから、
外部の配線パターン３等との間で生ずる浮遊容量
の影響を十分に小さくすることができる。このた
め、実装時の配置によつて容量が許容範囲を越え
るというようなおそれがなくなり、使い勝手のよ
い積層コンデンサ１となる。
電体４ａ，４ｂの誘電率が十分に低いことから、
外部の配線パターン３等との間で生ずる浮遊容量
の影響を十分に小さくすることができる。このた
め、実装時の配置によつて容量が許容範囲を越え
るというようなおそれがなくなり、使い勝手のよ
い積層コンデンサ１となる。
第１図はの発明の実施例である積層コンデンサ
の縦断面正面図、第２図は同積層コンデンサの形
成手順を示すための斜視図、第３図および第４図
は積層コンデンサの実装時における正面図および
平面図である。 １…積層コンデンサ、４…誘電体、５…電極
膜。
の縦断面正面図、第２図は同積層コンデンサの形
成手順を示すための斜視図、第３図および第４図
は積層コンデンサの実装時における正面図および
平面図である。 １…積層コンデンサ、４…誘電体、５…電極
膜。
Claims (1)
- １ 誘電体内に複数の電極膜を埋設した積層コン
デンサにおいて、表裏両面に形成される外層のセ
ラミツク層を内層のセラミツク層よりも低誘電率
にしたことを特徴とする積層コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325886A JPS62210612A (ja) | 1986-03-11 | 1986-03-11 | 積層コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325886A JPS62210612A (ja) | 1986-03-11 | 1986-03-11 | 積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62210612A JPS62210612A (ja) | 1987-09-16 |
| JPH0449246B2 true JPH0449246B2 (ja) | 1992-08-11 |
Family
ID=12937754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325886A Granted JPS62210612A (ja) | 1986-03-11 | 1986-03-11 | 積層コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62210612A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3233090B2 (ja) * | 1998-02-06 | 2001-11-26 | 株式会社村田製作所 | 高圧用積層コンデンサ |
| JP3275818B2 (ja) | 1998-02-12 | 2002-04-22 | 株式会社村田製作所 | 積層コンデンサ |
| KR101376843B1 (ko) * | 2012-11-29 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643716A (en) * | 1979-09-18 | 1981-04-22 | Tdk Electronics Co Ltd | Solid*layerrbuilt electronic circuit parts |
-
1986
- 1986-03-11 JP JP5325886A patent/JPS62210612A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62210612A (ja) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6246054B2 (ja) | ||
| JP2000195742A (ja) | 積層セラミックコンデンサ | |
| JPH0449246B2 (ja) | ||
| JPH06232005A (ja) | Ｌｃ複合部品 | |
| JPS6341205B2 (ja) | ||
| JPH0440265Y2 (ja) | ||
| JPH087622Y2 (ja) | 貫通型積層コンデンサ | |
| JPH07142285A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JPH0115159Y2 (ja) | ||
| JP2592158Y2 (ja) | 積層型部品 | |
| JPH05175071A (ja) | 積層セラミックコンデンサ | |
| JP2982916B2 (ja) | 積層セラミック電子部品およびその製造法 | |
| JPS6366412B2 (ja) | ||
| JPH08181453A (ja) | コンデンサ内蔵配線板 | |
| JPS5840813A (ja) | コンデンサ内蔵プリント基板 | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JPH06267789A (ja) | 積層チップ型ｃ・ｒ複合電子部品 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| KR960004956Y1 (ko) | 디라미네이션(Delamination)이 없는 적층세라믹 콘덴서 | |
| JPH02906Y2 (ja) | ||
| JPS628040B2 (ja) | ||
| JPH0115150Y2 (ja) | ||
| JPH0320918B2 (ja) | ||
| JPS6328585Y2 (ja) | ||
| JPH05243745A (ja) | 多層セラミック基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |