JPH0450984B2 - - Google Patents
Info
- Publication number
- JPH0450984B2 JPH0450984B2 JP22787984A JP22787984A JPH0450984B2 JP H0450984 B2 JPH0450984 B2 JP H0450984B2 JP 22787984 A JP22787984 A JP 22787984A JP 22787984 A JP22787984 A JP 22787984A JP H0450984 B2 JPH0450984 B2 JP H0450984B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- resolver
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、レゾルバとその出力信号を復調す
るフエーズ・ロツクド・ループ（PLL）回路と
からなる回転体の速度検出装置の改良に関する。
るフエーズ・ロツクド・ループ（PLL）回路と
からなる回転体の速度検出装置の改良に関する。
回転体の移動位置または速度を検出する装置の
１つとして、レゾルバとその出力信号を復調する
PLL回路とを用いた速度検出装置が知られてい
る。
１つとして、レゾルバとその出力信号を復調する
PLL回路とを用いた速度検出装置が知られてい
る。
第４図はかかる速度検出装置の従来例を示すブ
ロツク図である。同図おいて、１は基準信号発振
器、２，８はカウンタ（分周器）、３は励磁回路、
４は図示されない被回転体に機械的に結合されて
いるレゾルバ、５は位相比較回路、６は比例積分
（PI）調節器の如き調節器、７はＶ／Ｆ変換器、
９は２相信号発生回路、１０はＤ形フリツプフロ
ツプ（Ｄ−FF）からなる周波数検出装置である。
ロツク図である。同図おいて、１は基準信号発振
器、２，８はカウンタ（分周器）、３は励磁回路、
４は図示されない被回転体に機械的に結合されて
いるレゾルバ、５は位相比較回路、６は比例積分
（PI）調節器の如き調節器、７はＶ／Ｆ変換器、
９は２相信号発生回路、１０はＤ形フリツプフロ
ツプ（Ｄ−FF）からなる周波数検出装置である。
すなわち、基準信号発振器１からの基準周波数
信号N0は、カウンタ２において例えば１／Ｎに
分周されて0の信号となり、この信号0により励
磁回路３を介してレゾルバ４が励磁される。レゾ
ルバ４の出力信号は位相比較回路５に与えられ、
こゝで２相信号発生回路９からの出力との位相差
が検出される。調節器６はこの位相差を零にすべ
く所定の出力を出し、Ｖ／Ｆ変換器７ではこの出
力に応じた周波数信号を出力する。分周器８はこ
の出力を所定の分周比Ｎで分周し、２相信号発生
回路９ではこの分周出力に応じた２相信号を発生
して上記位相比較回路５に与える。つまり、位相
比較回路５、調節器６、Ｖ／Ｆ変換器７、カウン
タ８および２相信号発生回路９によつてPLL回
路が形成される。したがつて、レゾルバの出力周
波数をとすると、２相信号発生回路９の出力周
波数もとなり、したがつてカウンタ８の入力周
波数、すなわちＶ／Ｆ変換器７の出力周波数は
Nとなる。そこで、同の如くこのＶ／Ｆ変換器
７の出力をＤ−FF１０のデータ入力端子Ｄに入
力する一方、基準信号発振器１の出力をそのクロ
ツク端子CLKに入力することにより、Ｄ−FF１
０の出力からは回転体の速度に比例したパルス信
号を得ることができる。なお、Ｄ−FF１０の後
段に周波数／電圧（Ｆ／Ｖ）変換器を設けること
により、回転速度をアナログ信号として取り出す
こともできる。
信号N0は、カウンタ２において例えば１／Ｎに
分周されて0の信号となり、この信号0により励
磁回路３を介してレゾルバ４が励磁される。レゾ
ルバ４の出力信号は位相比較回路５に与えられ、
こゝで２相信号発生回路９からの出力との位相差
が検出される。調節器６はこの位相差を零にすべ
く所定の出力を出し、Ｖ／Ｆ変換器７ではこの出
力に応じた周波数信号を出力する。分周器８はこ
の出力を所定の分周比Ｎで分周し、２相信号発生
回路９ではこの分周出力に応じた２相信号を発生
して上記位相比較回路５に与える。つまり、位相
比較回路５、調節器６、Ｖ／Ｆ変換器７、カウン
タ８および２相信号発生回路９によつてPLL回
路が形成される。したがつて、レゾルバの出力周
波数をとすると、２相信号発生回路９の出力周
波数もとなり、したがつてカウンタ８の入力周
波数、すなわちＶ／Ｆ変換器７の出力周波数は
Nとなる。そこで、同の如くこのＶ／Ｆ変換器
７の出力をＤ−FF１０のデータ入力端子Ｄに入
力する一方、基準信号発振器１の出力をそのクロ
ツク端子CLKに入力することにより、Ｄ−FF１
０の出力からは回転体の速度に比例したパルス信
号を得ることができる。なお、Ｄ−FF１０の後
段に周波数／電圧（Ｆ／Ｖ）変換器を設けること
により、回転速度をアナログ信号として取り出す
こともできる。
上述の如き装置は分解能の高い速度検出が可能
である反面、回転方向の判別ができないこと、ま
た回転速度が下がるにつれてＤ形フリツプフロツ
プ回路の出力周波数も低くなるため、低速時には
検出のむだ（遅れ）時間が大きくなるという問題
がある。
である反面、回転方向の判別ができないこと、ま
た回転速度が下がるにつれてＤ形フリツプフロツ
プ回路の出力周波数も低くなるため、低速時には
検出のむだ（遅れ）時間が大きくなるという問題
がある。
この発明は、レゾルバを励磁する基準発振器と
は別の基準発振器を設けるとともに、該別の発振
器の出力周波数をPLL回路内に設けられている
Ｖ／Ｆ変換器の出力周波数範囲外とし、このＶ／
Ｆ変換器からの出力周波数との別の発振器からの
出力周波数との差に応じたパルス信号を取り出し
てアナログ信号に変換した後、２つの基準発振器
の周波数差をアナログ量で補正することにより、
低速時における速度検出のためのむだ時間を少な
くするとともに、回転方向の判別をも可能ならし
めるようにしたものである。
は別の基準発振器を設けるとともに、該別の発振
器の出力周波数をPLL回路内に設けられている
Ｖ／Ｆ変換器の出力周波数範囲外とし、このＶ／
Ｆ変換器からの出力周波数との別の発振器からの
出力周波数との差に応じたパルス信号を取り出し
てアナログ信号に変換した後、２つの基準発振器
の周波数差をアナログ量で補正することにより、
低速時における速度検出のためのむだ時間を少な
くするとともに、回転方向の判別をも可能ならし
めるようにしたものである。
第２図はレゾルバの回転速度とＶ／Ｆ変換器の
出力周波数との関係を示すグラフ、第３図はレゾ
ルバの回転速度とＤ−FF回路の出力周波数との
関係を示すグラフである。
出力周波数との関係を示すグラフ、第３図はレゾ
ルバの回転速度とＤ−FF回路の出力周波数との
関係を示すグラフである。
いま、レゾルバを励磁する基準発振器、新たに
設けられる基準発振器をそれぞれ第１、第２発振
器とし、第１発振器の出力周波数を10MHzとする
と、レゾルバが停止しているときのＶ／Ｆ変換器
の出力周波数Nは10MHzで、正転時にはその出
力周波数は増加し、逆転時には減少する。こゝ
で、Ｖ／Ｆ変換器の出力が正転時と逆転時とで
11MHz，9MHzの如くそれぞれ±1MHzずつ変動す
る場合を考えると、そのときの様子は第２図の直
線Ａのように表わされる一方、Ｄ−FFの出力周
波数putは第３図の折れ線Ｂの如くなることがわ
かる。これに対し、Ｄ−FFのクロツクを第２の
基準発振器から与え、その周波数をＶ／Ｆ変換器
の周波数範囲外である8MHzに選ぶことにすると、
Ｄ−FFの出力周波数は第３図の直線Ｃのように
１〜3MHzとなる。したがつて、第２の基準発振
器を設けるとともに、その出力周波数をＶ／Ｆ変
換器の出力周波数範囲外とすることにより、最低
周波数は1MHzとなり、検出のためのむだ時間を
殆んど無視できることがわかる。
設けられる基準発振器をそれぞれ第１、第２発振
器とし、第１発振器の出力周波数を10MHzとする
と、レゾルバが停止しているときのＶ／Ｆ変換器
の出力周波数Nは10MHzで、正転時にはその出
力周波数は増加し、逆転時には減少する。こゝ
で、Ｖ／Ｆ変換器の出力が正転時と逆転時とで
11MHz，9MHzの如くそれぞれ±1MHzずつ変動す
る場合を考えると、そのときの様子は第２図の直
線Ａのように表わされる一方、Ｄ−FFの出力周
波数putは第３図の折れ線Ｂの如くなることがわ
かる。これに対し、Ｄ−FFのクロツクを第２の
基準発振器から与え、その周波数をＶ／Ｆ変換器
の周波数範囲外である8MHzに選ぶことにすると、
Ｄ−FFの出力周波数は第３図の直線Ｃのように
１〜3MHzとなる。したがつて、第２の基準発振
器を設けるとともに、その出力周波数をＶ／Ｆ変
換器の出力周波数範囲外とすることにより、最低
周波数は1MHzとなり、検出のためのむだ時間を
殆んど無視できることがわかる。
第１図はこの発明の実施例を示す構成図であ
る。同図からも明らかなように、Ｖ／Ｆ変換器７
の出力周波数範囲外の周波数信号を出力する第２
の基準発振器１１を設け、この出力信号をＤ−
FF１０のクロツク信号端子CLKに入力するよう
にした点が従来例（第４図）との大きな相違点で
ある。こうすることによつて、Ｄ−FF１０の最
低周波数を発振器１１の周波数よつて制御するこ
とが可能となり、その結果、むだ時間を殆んどな
くすことができることになる。しかし、このよう
にすると、第１、第２の基準発振器の周波数差分
だけのオフセツトを持つことになるので、こゝで
は、Ｄ−FF１０の出力をＦ／Ｖ変換器１２によ
つてアナログ信号に変換するとともに、このアナ
ログ出力とオフセツト調整器１４からの出力とを
図示の如き極性で加算器１３により加算して補正
するようにしている。そして、該加算器１３から
は正転時には正の値、逆転時には負の値が得られ
ることから、回転方向の判別も可能となる。
る。同図からも明らかなように、Ｖ／Ｆ変換器７
の出力周波数範囲外の周波数信号を出力する第２
の基準発振器１１を設け、この出力信号をＤ−
FF１０のクロツク信号端子CLKに入力するよう
にした点が従来例（第４図）との大きな相違点で
ある。こうすることによつて、Ｄ−FF１０の最
低周波数を発振器１１の周波数よつて制御するこ
とが可能となり、その結果、むだ時間を殆んどな
くすことができることになる。しかし、このよう
にすると、第１、第２の基準発振器の周波数差分
だけのオフセツトを持つことになるので、こゝで
は、Ｄ−FF１０の出力をＦ／Ｖ変換器１２によ
つてアナログ信号に変換するとともに、このアナ
ログ出力とオフセツト調整器１４からの出力とを
図示の如き極性で加算器１３により加算して補正
するようにしている。そして、該加算器１３から
は正転時には正の値、逆転時には負の値が得られ
ることから、回転方向の判別も可能となる。
以上の説明では、第２の基準発振器１１の出力
周波数を、例えば9MHzの如くＶ／Ｆ変換器７の
出力周波数範囲の下側にとるようにしたが、これ
を12MHzの如く上側にとつても結果は同様であ
る。たゞ、このときのＤ−FFの出力周波数は第
３図の一点鎖線Ｄの如く、アナログ速度信号の極
性が9MHzの場合と逆になる点で若干相違する。
周波数を、例えば9MHzの如くＶ／Ｆ変換器７の
出力周波数範囲の下側にとるようにしたが、これ
を12MHzの如く上側にとつても結果は同様であ
る。たゞ、このときのＤ−FFの出力周波数は第
３図の一点鎖線Ｄの如く、アナログ速度信号の極
性が9MHzの場合と逆になる点で若干相違する。
この発明によれば、レゾルバとその出力信号を
復調するPLL回路とを用いた速度検出装置にお
いて、レゾルバを励磁する基準発振器とは別に
Ｖ／Ｆ変換器の動作周波数範囲外の周波数信号を
出力する第２の基準発振器を設け、この発振器か
らの出力信号をＤ形フリツプフロツプ回路のクロ
ツク信号として用いるようにしたため、速度検出
のためのむだ時間を極めて小さくすることが可能
となるばかりでなく、クロツク周波数を変えたこ
とによつて生じるオフセツトをアナログ信号にし
た後で補正するようにしているので、回転方向に
よつてアナログ信号の極性が異なる結果、回転方
向の判別も可能になるという顕著な効果がもたら
されるものである。
復調するPLL回路とを用いた速度検出装置にお
いて、レゾルバを励磁する基準発振器とは別に
Ｖ／Ｆ変換器の動作周波数範囲外の周波数信号を
出力する第２の基準発振器を設け、この発振器か
らの出力信号をＤ形フリツプフロツプ回路のクロ
ツク信号として用いるようにしたため、速度検出
のためのむだ時間を極めて小さくすることが可能
となるばかりでなく、クロツク周波数を変えたこ
とによつて生じるオフセツトをアナログ信号にし
た後で補正するようにしているので、回転方向に
よつてアナログ信号の極性が異なる結果、回転方
向の判別も可能になるという顕著な効果がもたら
されるものである。
第１図はこの発明の実施例を示す構成図、第２
図はレゾルバの回転速度とＶ／Ｆ変換器の出力周
波数との関係を示すグラフ、第３図はレゾルバの
回転速度とＤ形フリツプフロツプ回路の出力周波
数との関係を示すグラフ、第４図は速度検出装置
の従来例を示す構成図である。 符号説明、１，１１……基準発振器、２，８…
…カウンタ、３……励磁回路、４……レゾルバ、
５……位相比較回路、６……調節器、７……電
圧／周波数（Ｖ／Ｆ）変換器、９……２相信号発
生回路、１０……Ｄ形フリツプフロツプ（Ｄ−
FF）、１２……周波数／電圧（Ｆ／Ｖ）変換器、
１３……加算器、１４……オフセツト調整器。
図はレゾルバの回転速度とＶ／Ｆ変換器の出力周
波数との関係を示すグラフ、第３図はレゾルバの
回転速度とＤ形フリツプフロツプ回路の出力周波
数との関係を示すグラフ、第４図は速度検出装置
の従来例を示す構成図である。 符号説明、１，１１……基準発振器、２，８…
…カウンタ、３……励磁回路、４……レゾルバ、
５……位相比較回路、６……調節器、７……電
圧／周波数（Ｖ／Ｆ）変換器、９……２相信号発
生回路、１０……Ｄ形フリツプフロツプ（Ｄ−
FF）、１２……周波数／電圧（Ｆ／Ｖ）変換器、
１３……加算器、１４……オフセツト調整器。
Claims (1)
- １ 回転体に取り付けられたレゾルバと、所定周
波数の基準信号を発生する基準信号発振器と該基
準信号を所定の分周比で分周する分周器と励磁回
路とからなり該レゾルバを励磁する励磁系と、入
力信号に応じた電圧信号を出力する調節器と該電
圧信号に応じた周波数信号を出力する電圧／周波
数変換器と該周波数信号を所定の分周比で分周す
る分周器と該分周器出力周波数に応じた２相信号
を発生する２相信号発生器と該２相信号と前記レ
ゾルバ出力との位相差を検出し該位相差信号を前
記調節器入力として与える位相比較器とからなり
レゾルバ出力を復調するPLL回路と、前記電
圧／周波数変換器の出力周波数範囲外の周波数信
号を出力する他の基準信号発振器と、該他の基準
周波数と前記電圧／周波数変換器の出力周波数と
の差をパルス信号として取り出す周波数検出手段
と、該パルス信号をアナログ信号に変換する周波
数／電圧変換器と、該アナログ信号を前記２つの
基準発振器の出力周波数差に応じて補正する補正
手段とを備えてなることを特徴とする速度検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22787984A JPS61107163A (ja) | 1984-10-31 | 1984-10-31 | 速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22787984A JPS61107163A (ja) | 1984-10-31 | 1984-10-31 | 速度検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107163A JPS61107163A (ja) | 1986-05-26 |
| JPH0450984B2 true JPH0450984B2 (ja) | 1992-08-17 |
Family
ID=16867772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22787984A Granted JPS61107163A (ja) | 1984-10-31 | 1984-10-31 | 速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107163A (ja) |
-
1984
- 1984-10-31 JP JP22787984A patent/JPS61107163A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107163A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529922A (en) | Resolver-type rotational positioning arrangement | |
| US4556885A (en) | System for detecting position or speed | |
| US7859254B2 (en) | Clock generation circuit, analog-digital angle converter using the same, and angle detection apparatus | |
| US4475105A (en) | System for detecting mechanical movement | |
| JPH0770168B2 (ja) | 磁気ディスク装置用ｐｌｌ回路 | |
| JPS61191121A (ja) | 発振装置 | |
| JPH0450984B2 (ja) | ||
| JPH0438291B2 (ja) | ||
| US4584537A (en) | Synchronized oscillator lock detector | |
| JPS6280559A (ja) | 速度検出装置 | |
| JP6146054B2 (ja) | ３相整流器 | |
| JPH07336217A (ja) | 信号処理回路 | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| JPH0754906B2 (ja) | 安定した固定周波数を発生する回路装置 | |
| JPH1090005A (ja) | 変位測定装置 | |
| JPS63160494A (ja) | 信号処理回路 | |
| JPH098656A (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH0236090Y2 (ja) | ||
| JPS63290967A (ja) | レゾルバ速度検出装置 | |
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| JPH057948B2 (ja) | ||
| JPH08279716A (ja) | 角度変調回路 | |
| JPH0659030B2 (ja) | 周波数シンセサイザ | |
| JPS58132604A (ja) | 回転角度検出方法 |