JPS61107163A - 速度検出装置 - Google Patents
速度検出装置Info
- Publication number
- JPS61107163A JPS61107163A JP22787984A JP22787984A JPS61107163A JP S61107163 A JPS61107163 A JP S61107163A JP 22787984 A JP22787984 A JP 22787984A JP 22787984 A JP22787984 A JP 22787984A JP S61107163 A JPS61107163 A JP S61107163A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- converter
- resolver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、レゾルバとその出力信号を復調するフェー
ズ・ロックド・ループ（Ｐ Ｌ Ｌ）回路とからなる回
転体の速度検出装置の改良に関する。
ズ・ロックド・ループ（Ｐ Ｌ Ｌ）回路とからなる回
転体の速度検出装置の改良に関する。
回転体の移動位置または速度を検出する装置の１つとし
て、レゾルバとその出力信号を復調するＰＬＬ回路とを
用いた速度検出装置が知られている。
て、レゾルバとその出力信号を復調するＰＬＬ回路とを
用いた速度検出装置が知られている。
第４図はかかる速度検出装置の従来例を示すブロック図
である。同図において、１は基準信号発振器、２．８は
カウンタ（分周器）、３は励磁回路、４は図示されない
被回転体に８！械的に結合されているレゾルバ、５は位
相比較回路、６は比例積分（Ｆ’Ｉ）調節器の如き調節
器、７はＶ／Ｆ変換器、９は２相信号発生回路、１０は
Ｄ形フリップフロップ（Ｄ −Ｆ Ｆ）からなる周波数
検出装置である。
である。同図において、１は基準信号発振器、２．８は
カウンタ（分周器）、３は励磁回路、４は図示されない
被回転体に８！械的に結合されているレゾルバ、５は位
相比較回路、６は比例積分（Ｆ’Ｉ）調節器の如き調節
器、７はＶ／Ｆ変換器、９は２相信号発生回路、１０は
Ｄ形フリップフロップ（Ｄ −Ｆ Ｆ）からなる周波数
検出装置である。
すなわち、基準信号発振器１からの基準周波数信号Ｎｆ
０は、カウンタ２において例えば１／Ｈに分周されてｆ
ｏの信号となり、この信号ｆ０により励磁回路３を介し
てレゾルバ４が励磁される。
０は、カウンタ２において例えば１／Ｈに分周されてｆ
ｏの信号となり、この信号ｆ０により励磁回路３を介し
てレゾルバ４が励磁される。
レゾルバ４の出力信号は位相比較回路５に与えられ、こ
＼で２相信号発生回路９からの出力との位相差が検出さ
れる。調節器６はこの位相差を零にすべく所定の出力を
出し、Ｖ／Ｆ変換器７ではこの出力に応じた周波数信号
を出力する。分周器８はこの出力を所定の分周比Ｎで分
周し、２相信号発生回路９ではこの分周出力に応じた２
相信号を発生して上記位相比較回路５に与える。つまり
、位相比較回路５、調節器６、Ｖ／Ｆ変換器７、カウン
タ８および２相信号発生回路９によってＰＬＬ回路が形
成される。したがって、レゾルバの出力周波数をｆとす
ると、２相信号発生回路９の出力周波数もｆとなり、し
たがってカウンタ８の入力周波数、すなわちＶ／Ｆ変換
器７の出力周波数はＮｆとなる。そこで、同図の如くこ
のＶ／Ｆ変換器７の出力をＤ−ＦＦＩＯのデータ入力端
子りに入力する一方、基準信号発振器１の出力をそのク
ロック端子ＣＬＫに入力することにより、Ｄ−ＦＦＩＯ
の出力からは回転体の速度に比例したパルス信号を得る
ことができる。なお、Ｄ−ＦＦＩＯの後段に周波数／電
圧（Ｆ／Ｖ）変換器を設けることにより、回転速度をア
ナログ信号として取り出すこともできる。
＼で２相信号発生回路９からの出力との位相差が検出さ
れる。調節器６はこの位相差を零にすべく所定の出力を
出し、Ｖ／Ｆ変換器７ではこの出力に応じた周波数信号
を出力する。分周器８はこの出力を所定の分周比Ｎで分
周し、２相信号発生回路９ではこの分周出力に応じた２
相信号を発生して上記位相比較回路５に与える。つまり
、位相比較回路５、調節器６、Ｖ／Ｆ変換器７、カウン
タ８および２相信号発生回路９によってＰＬＬ回路が形
成される。したがって、レゾルバの出力周波数をｆとす
ると、２相信号発生回路９の出力周波数もｆとなり、し
たがってカウンタ８の入力周波数、すなわちＶ／Ｆ変換
器７の出力周波数はＮｆとなる。そこで、同図の如くこ
のＶ／Ｆ変換器７の出力をＤ−ＦＦＩＯのデータ入力端
子りに入力する一方、基準信号発振器１の出力をそのク
ロック端子ＣＬＫに入力することにより、Ｄ−ＦＦＩＯ
の出力からは回転体の速度に比例したパルス信号を得る
ことができる。なお、Ｄ−ＦＦＩＯの後段に周波数／電
圧（Ｆ／Ｖ）変換器を設けることにより、回転速度をア
ナログ信号として取り出すこともできる。
上述の如き装置は分解能の高い速度検出が可能である反
面、回転方向の判別ができないこと、また回転速度が下
がるにつれてＤ形フリップフロップ回路の出力周波数も
低くなるため、低速時には検出のむだ（遅れ）時間が大
きくなるという問題がある。
面、回転方向の判別ができないこと、また回転速度が下
がるにつれてＤ形フリップフロップ回路の出力周波数も
低くなるため、低速時には検出のむだ（遅れ）時間が大
きくなるという問題がある。
この発明は、レゾルバを励磁する基準発振器とは別の基
準発振器を設けるとともに、該別の発振器の出力周波数
をＰＬＬ回路内に設けられているＶ／Ｆ変換器の出力周
波数範囲外とし、このＶ／Ｆ変換器からの出力周波数と
別の発振器からの出力周波数との差に応じたパルス信号
を取り出してアナログ信号に変換した後、２つの基準発
振器の周波数差をアナログ量で補正することにより、低
速時における速度検出のためのむだ時間を少なくすると
ともに、回転方向の判別をも可能ならしめるようにした
ものである。
準発振器を設けるとともに、該別の発振器の出力周波数
をＰＬＬ回路内に設けられているＶ／Ｆ変換器の出力周
波数範囲外とし、このＶ／Ｆ変換器からの出力周波数と
別の発振器からの出力周波数との差に応じたパルス信号
を取り出してアナログ信号に変換した後、２つの基準発
振器の周波数差をアナログ量で補正することにより、低
速時における速度検出のためのむだ時間を少なくすると
ともに、回転方向の判別をも可能ならしめるようにした
ものである。
第２図はレゾルバの回転速度とＶ／Ｆ変換器の出力周波
数との関係を示すグラフ、第３図はレゾルバの回転速度
とＤ−ＦＦ回路の出力周波数との関係を示すグラフであ
る。
数との関係を示すグラフ、第３図はレゾルバの回転速度
とＤ−ＦＦ回路の出力周波数との関係を示すグラフであ
る。
いま、レゾルバを励磁する基準発振器、新たに設けられ
る基準発振器をそれぞれ第１．第２発振器とし、第１発
振器の出力周波数をＩＯＭＨ，とすると、レゾルバが停
止しているときのＶ／Ｆ変換器の出力周波数ＮｆはＩＯ
ＭＨ，で、正転時にはその出力周波数は増加し、逆転時
には減少する。
る基準発振器をそれぞれ第１．第２発振器とし、第１発
振器の出力周波数をＩＯＭＨ，とすると、レゾルバが停
止しているときのＶ／Ｆ変換器の出力周波数ＮｆはＩＯ
ＭＨ，で、正転時にはその出力周波数は増加し、逆転時
には減少する。
こ−で、Ｖ／Ｆ変換器の出力が正転時と逆転時とで１
ＩＭＨ，，９ＭＨ，の如くそれぞれ±ＩＭＨ。
ＩＭＨ，，９ＭＨ，の如くそれぞれ±ＩＭＨ。
ずつ変動する場合を考えると、そのときの様子は第２図
の直線Ａのように表わされる一方、Ｄ−ＦＦの出力周波
数ｆ、□は第３図の折れ線Ｂの如くなることがわかる。
の直線Ａのように表わされる一方、Ｄ−ＦＦの出力周波
数ｆ、□は第３図の折れ線Ｂの如くなることがわかる。
これに対し、Ｄ−ＦＦのクロックを第２の基準発振器か
ら与え、その周波数をＶ／Ｆ変換器の周波数範囲外であ
る８ＭＨ，に選ぶことにすると、Ｄ−ＦＦの出力周波数
は第３図の直線Ｃのように１〜３ＭＨ，となる。したが
って、第２の基準発振器を設けるとともに、その出力周
波数をＶ／Ｆ変換器の出力周波数範囲外とすることによ
り、最低周波数はＩＭＨ，となり、検出のためのむだ時
間を殆んど無視できることがわかる。
ら与え、その周波数をＶ／Ｆ変換器の周波数範囲外であ
る８ＭＨ，に選ぶことにすると、Ｄ−ＦＦの出力周波数
は第３図の直線Ｃのように１〜３ＭＨ，となる。したが
って、第２の基準発振器を設けるとともに、その出力周
波数をＶ／Ｆ変換器の出力周波数範囲外とすることによ
り、最低周波数はＩＭＨ，となり、検出のためのむだ時
間を殆んど無視できることがわかる。
第１図はこの発明の実施例を示す構成図である。
同図からも明らかなように、Ｖ／Ｆ変換器７の出力周波
数範囲外の周波数信号を出力する第２の基準発振器１１
を設け、この出力信号をＤ−ＦＦＩＯのクロツタ信号端
子ＣＬＫに入力するようにした点が従来例（第４図）と
の大きな相違点である。
数範囲外の周波数信号を出力する第２の基準発振器１１
を設け、この出力信号をＤ−ＦＦＩＯのクロツタ信号端
子ＣＬＫに入力するようにした点が従来例（第４図）と
の大きな相違点である。
こうすることによって、Ｄ−ＦＦ １０の最低周波数を
発振器１１の周波数によって制御することが可能となり
、その結果、むだ時間を殆んどなくすことができること
になる。しかし、このようにすると、第１．第２の基準
発振器の周波数差分だけのオフセントを持つことになる
ので、こ＼では、Ｄ−ＦＦ １０の出力をＦ／Ｖ変換器
１２によってアナログ信号に変換するとともに、このア
ナログ出力とオフセット調整器１４からの出力とを図示
の如き極性で加算器１３により加算して補正するように
している。そして、該加算器１３からは正転時には正の
値、逆転時には負の値が得られることから、回転方向の
判別も可能となる。
発振器１１の周波数によって制御することが可能となり
、その結果、むだ時間を殆んどなくすことができること
になる。しかし、このようにすると、第１．第２の基準
発振器の周波数差分だけのオフセントを持つことになる
ので、こ＼では、Ｄ−ＦＦ １０の出力をＦ／Ｖ変換器
１２によってアナログ信号に変換するとともに、このア
ナログ出力とオフセット調整器１４からの出力とを図示
の如き極性で加算器１３により加算して補正するように
している。そして、該加算器１３からは正転時には正の
値、逆転時には負の値が得られることから、回転方向の
判別も可能となる。
以上の説明では、第２の基準発振器１１の出力周波数を
、例えば９ＭＨ，の如＜Ｖ／Ｆ変換器７の出力周波数範
囲の下側にとるようにしたが、これを１２ＭＨ，の如く
上側にとっても結果は同様である。たソ′、このときの
Ｄ−ＦＦの出力周波数は第３図の一点鎖線りの如く、ア
ナログ速度信号の極性が９ＭＨ，の場合と逆になる点で
若干相違する。
、例えば９ＭＨ，の如＜Ｖ／Ｆ変換器７の出力周波数範
囲の下側にとるようにしたが、これを１２ＭＨ，の如く
上側にとっても結果は同様である。たソ′、このときの
Ｄ−ＦＦの出力周波数は第３図の一点鎖線りの如く、ア
ナログ速度信号の極性が９ＭＨ，の場合と逆になる点で
若干相違する。
この発明によれば、レゾルバとその出力信号を復調する
ＰＬＬ回路とを用いた速度検出装置において、レゾルバ
を励磁する基準発振器とは別に■／Ｆ変換器の動作周波
数範囲外の周波数信号を出力する第２の基準発振器を設
け、この発振器からの出力信号をＤ形フリップフロフプ
回路のクロック信号として用いるようにしたため、速度
検出のためのむだ時間を極めて小さくすることが可能と
なるばかりでなく、クロック周波数を変えたことによっ
て生じるオフセットをアナログ信号にした後で補正する
ようにしているので、回転方向によってアナログ信号の
極性が異なる結果、回転方向の判別も可能になるという
顕著な効果がもたらされるものである。
ＰＬＬ回路とを用いた速度検出装置において、レゾルバ
を励磁する基準発振器とは別に■／Ｆ変換器の動作周波
数範囲外の周波数信号を出力する第２の基準発振器を設
け、この発振器からの出力信号をＤ形フリップフロフプ
回路のクロック信号として用いるようにしたため、速度
検出のためのむだ時間を極めて小さくすることが可能と
なるばかりでなく、クロック周波数を変えたことによっ
て生じるオフセットをアナログ信号にした後で補正する
ようにしているので、回転方向によってアナログ信号の
極性が異なる結果、回転方向の判別も可能になるという
顕著な効果がもたらされるものである。
第１図はこの発明の実施例を示す構成図、第２図はレゾ
ルバの回転速度とＶ／Ｆ変換器の出力周波数との関係を
示すグラフ、第３図はレゾルバの回転速度とＤ形フリッ
プフロフプ回路の出力周波数との関係を示すグラフ、第
４図は速度検出装置の従来例を示す構成図である。 符号説明 １．１１・・・基準発振器、２，８・・・カウンタ、３
・・・励磁回路、４・・・レゾルバ、５・・・位相比較
回路、６・・・調節器、７・・・電圧／周波数（Ｖ／Ｆ
）変換器、９・・・２相信号発生回路、１０・・・Ｄ形
フリソプフロンブ（Ｄ−ＦＦ） 、１２・・・周波数／
電圧（Ｆ／Ｖ）変換器、１３・・・加算器、１４・・・
オフセット調整器。
ルバの回転速度とＶ／Ｆ変換器の出力周波数との関係を
示すグラフ、第３図はレゾルバの回転速度とＤ形フリッ
プフロフプ回路の出力周波数との関係を示すグラフ、第
４図は速度検出装置の従来例を示す構成図である。 符号説明 １．１１・・・基準発振器、２，８・・・カウンタ、３
・・・励磁回路、４・・・レゾルバ、５・・・位相比較
回路、６・・・調節器、７・・・電圧／周波数（Ｖ／Ｆ
）変換器、９・・・２相信号発生回路、１０・・・Ｄ形
フリソプフロンブ（Ｄ−ＦＦ） 、１２・・・周波数／
電圧（Ｆ／Ｖ）変換器、１３・・・加算器、１４・・・
オフセット調整器。
Claims (1)
- 回転体に取り付けられたレゾルバと、所定周波数の基準
信号を発生する基準信号発振器と該基準信号を所定の分
周比で分周する分周器と励磁回路とからなり該レゾルバ
を励磁する励磁系と、入力信号に応じた電圧信号を出力
する調節器と該電圧信号に応じた周波数信号を出力する
電圧／周波数変換器と該周波数信号を所定の分周比で分
周する分周器と該分周器出力周波数に応じた２相信号を
発生する２相信号発生器と該２相信号と前記レゾルバ出
力との位相差を検出し該位相差信号を前記調節器入力と
して与える位相比較器とからなりレゾルバ出力を復調す
るＰＬＬ回路と、前記電圧／周波数変換器の出力周波数
範囲外の周波数信号を出力する他の基準信号発振器と、
該他の基準周波数と前記電圧／周波数変換器の出力周波
数との差をパルス信号として取り出す周波数検出手段と
、該パルス信号をアナログ信号に変換する周波数／電圧
変換器と、該アナログ信号を前記２つの基準発振器の出
力周波数差に応じて補正する補正手段とを備えてなるこ
とを特徴とする速度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22787984A JPS61107163A (ja) | 1984-10-31 | 1984-10-31 | 速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22787984A JPS61107163A (ja) | 1984-10-31 | 1984-10-31 | 速度検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107163A true JPS61107163A (ja) | 1986-05-26 |
| JPH0450984B2 JPH0450984B2 (ja) | 1992-08-17 |
Family
ID=16867772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22787984A Granted JPS61107163A (ja) | 1984-10-31 | 1984-10-31 | 速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107163A (ja) |
-
1984
- 1984-10-31 JP JP22787984A patent/JPS61107163A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450984B2 (ja) | 1992-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529922A (en) | Resolver-type rotational positioning arrangement | |
| US4556885A (en) | System for detecting position or speed | |
| US4475105A (en) | System for detecting mechanical movement | |
| JPH07231688A (ja) | Ｐｌｌシステム | |
| JPS61191121A (ja) | 発振装置 | |
| JPS61107163A (ja) | 速度検出装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPH0590962A (ja) | 周波数シンセサイザ | |
| JPH0438291B2 (ja) | ||
| JPS609374B2 (ja) | 位相同期発振器 | |
| JPH1090005A (ja) | 変位測定装置 | |
| JP3314793B2 (ja) | 位置決め制御装置 | |
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| JPS6280559A (ja) | 速度検出装置 | |
| JP2551560B2 (ja) | Ｐｌｌ発振器 | |
| KR960006943B1 (ko) | 디지탈 위상동기루프(pll) | |
| JPH0236090Y2 (ja) | ||
| JPH0779571A (ja) | インバータの制御装置 | |
| JPH04288A (ja) | デジタルｐｌｌモータ制御装置 | |
| JPH1198011A (ja) | Ｐｌｌ回路 | |
| JPS63290967A (ja) | レゾルバ速度検出装置 | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| JPS6124319A (ja) | 制御系入力用検出装置 | |
| JPH0130395B2 (ja) | ||
| JPS6126492A (ja) | 無整流子電動機 |