JPH0451060B2 - - Google Patents
Info
- Publication number
- JPH0451060B2 JPH0451060B2 JP60140770A JP14077085A JPH0451060B2 JP H0451060 B2 JPH0451060 B2 JP H0451060B2 JP 60140770 A JP60140770 A JP 60140770A JP 14077085 A JP14077085 A JP 14077085A JP H0451060 B2 JPH0451060 B2 JP H0451060B2
- Authority
- JP
- Japan
- Prior art keywords
- plastic
- semiconductor device
- semiconductor devices
- charging
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
［産業上の利用分野］
この発明は、プラスチツク封止半導体デバイス
の静電破壊防止方法に関し、特に、高度に集積化
されたプラスチツク封止LSI（大規模集積回路：
Large Scale Integrated Circuits）やVLSI（超
大規模集積回路：Very Large Scale Integrated
Circuits）等の半導体デバイスの静電破壊防止方
法に関する。 ［従来の技術］ 周知のように、半導体デバイスはエポキシ樹脂
などを用いたプラスチツク封止材によつて封止さ
れ、環境から保護されている。しかし、従来のプ
ラスチツク封止材では、使用環境中の水分が封止
材中の不純物を溶解して進入し、アルミニウム配
線を腐蝕するようになるなどの欠点があり十分で
はない。 ところで、近年、半導体デバイスの超微細加工
技術が進歩し、今日では、ミクロンあるいはサブ
ミクロンのオーダまで加工することができるよう
になつている。このような加工技術を用いて開発
された半導体デバイスは、高度に集積化されてい
るので、環境からの保護は一層強化される必要が
ある。このため、このような半導体デバイスに用
いられるプラスチツク封止材は、高純度化すなわ
ち低電気伝導化されている。 ［発明が解決しようとする問題点］ このように、高純度化すなわち低電気伝導化さ
れた封止材はアルミニウム配線の腐蝕防止には大
いに効果があるものの、他方では、静電気を帯電
しやすいという欠点を有する。このような静電気
は、封止材が外界の空気と摩擦したり、マーキン
グ工程などで他の絶縁物と摩擦して発生するが、
特に問題となるのは、製品輸送中において、封止
材と製品収納用チユーブとの間の摩擦で生じる静
電気である。このような静電気の帯電は、封止材
の表面抵抗値（ρs）が1010〜1012Ωを越えると急
激に高まる傾向にあり、特に冬場に生じやすい。 このように、帯電した静電気は、サージ電圧と
してデバイスに作用し、デバイス内の電気的に弱
い絶縁層たとえばゲート酸化膜などを破壊する。
集積度については、にたとえば64Kダイナツク
RAMを含めて、これよりも高度に集積化された
半導体デバイスが破壊されやすい。 ところで、上述の製品輸送中に静電破壊が生じ
た場合には、出荷時に良品であつたものが、使時
には不良品となつているので、逐一再検査を行な
わなければならず、極めて煩雑である。 従来、半導体デバイスを環境から有効に保護す
るという特性を犠牲にすることなく、このような
輸送中の帯電を防止するために、製品収納チユー
ブの内面や封止プラスチツクの表面に低絶縁抵抗
値を有する塗料を塗布することが行なわれてき
た。しかし、冬場で大気が乾燥しているときに
は、抵抗値の増大や塗膜の剥離が生じるおそれが
あり、信頼性ならびに作業性の面で問題が多い。 なお、製品収納チユーブをアルミニウム等の金
属製にする方法もあるが、中の製品が外から見え
ないため、製品の確認をする際不便であるという
問題がある。 それゆえに、この発明の目的は、封止材の特性
を犠牲にすることなく、プラスチツク封止LSI，
VLSIなどの半導体デバイスを輸送する時や、基
板に実装する前に保管をしているときに発生する
静電気の帯電を減少させて、半導体デバイスを静
電破壊から防ぐ方法を提供することである。 ［問題点を解決するための手段］ この発明では、半導体デバイスの封止プラスチ
ツク部材の表面に水素炎による焼成処理膜を形成
させて、その表面抵抗を下げるようにしている。 ［作用］ この発明の半導体デバイスの封止プラスチツク
部材の表面は表面抵抗値が低いので、静電気の帯
電が減少する。 ［実施例］ 次に、この発明の実施例について詳細に説明す
る。ここで説明する実施例は、封止プラスチツク
部材の表面を適宜面荒しまたはアルコール，アセ
トンもしくはトリクレン等の溶剤による洗浄等の
表面処理を行なつた後、その表面にたとえば、 (1) 加熱あるいはプラズマ加熱された金属を溶射
し、もしくは、 (2) 真空蒸着やスパツタリングなどの化学堆積法
（CVD）あるいは物理蒸着法（PVD）により、
もしくは、 (3) 無電解めつきなどのめつき処理により、封止
プラスチツク表面に金属被膜を形成し、あるい
は、また、 (4) 低圧水銀ランプの発する紫外線により、また
はプラズマもしくはコロナ放電により発生する
オゾンや活性酸素によりプラスチツク表面を処
理し、または、 (5) レーザ光線や水素炎によりプラスチツク表面
をを焼成処理して 封止プラスチツク表面に薄い酸化膜などを形成
することにより、封止プラスチツク表面の表面抵
抗を低下させるものである。ここにおいて、上述
の実施例は単に例示にすぎず、この発明は上述の
(1)〜(5)の方法に限定されるものではない。 なお、上述の各処理を実施する際には、半導体
デバイスの各々のリード間の短絡を防止するため
に、リードの周囲をマスク等により遮蔽する必要
があるが、アース（地絡）ピンについてはこの限
りではない。 また、上述の(1)および(2)については、電気伝導
度が高く、かつ耐酸化性に優れた金，白金，銀，
アルミニウムまたは銅などが好ましく、さらに必
要に応じて、金属の酸化防止のため、表面に塗料
を塗布してもよい。 以下に、実験した本発明の実施例と比較例とに
ついて詳細に説明し、その実験によつて得られた
結果について述べる。 実施例 １ まず、エポキシ樹脂で封止した256Kダイナミ
ツクRAMの封止プラスチツクパツケージをトリ
クレンにより者沸洗浄し、次に、その表面および
裏面に金属アルミニウムをプラズマ溶射して、金
属被膜を形成させた。 これを、プラスチツク製の製品用チユーブに詰
めて、約４秒サイクルで回転させ、摩擦を生じさ
せて、封止プラスチツク表面に静電気を帯電させ
る実験を１週間実施した後、半導体デバイスの各
ピンの特性をチエツクした。その結果を第１表に
示す。 実施例 ２ 実施例１と同様に、予めトリクレンにより煮沸
洗浄処理した256KダイナツクRAMの表面および
裏面を金属アルミニウムを用いてスパツタリング
処理（PVD）を行ない、金属被膜を形成させた。
これを、上述と同様の方法で帯電実験に供した
後、半導体デバイスの各ピンの特性をチエツクし
た。その結果を第１表に示す。 実施例 ３ 実施例１および実施例２に用いたのと同じ封止
パツケージの表面および裏面にアルミニウムを用
いて無電解めつき処理を行ない、同様の帯電実験
に供した後、半導体デバイスの各ピンの特性をチ
エツクした。その結果を第１表に示す。 実施例 ４ 実施例１〜実施例３に用いたのと同じ封止パツ
ケージの表面および裏面を水素炎により焼成処理
し、同様の帯電実験に供した後、半導体デバイス
の各ピンの特性をチエツクした。その結果を第１
表に示す。なおこの実施例においては、トリクレ
ンによる煮沸洗浄は行なわなかつた。 比較例１および比較例２ 実施例１〜実施例４で用いたのと同じ封止パツ
ケージを何ら表面処理することなくそのまま同様
の帯電実験に供した。比較例１は、25℃、相対湿
度50％でその表面抵抗値（ρs）が1012Ω以下の低
抵抗値を有する塗料を製品収納チユーブの内面に
塗布したものであり、比較例２はその塗料を塗布
しなかつたものである。その結果を第１表に示
す。
の静電破壊防止方法に関し、特に、高度に集積化
されたプラスチツク封止LSI（大規模集積回路：
Large Scale Integrated Circuits）やVLSI（超
大規模集積回路：Very Large Scale Integrated
Circuits）等の半導体デバイスの静電破壊防止方
法に関する。 ［従来の技術］ 周知のように、半導体デバイスはエポキシ樹脂
などを用いたプラスチツク封止材によつて封止さ
れ、環境から保護されている。しかし、従来のプ
ラスチツク封止材では、使用環境中の水分が封止
材中の不純物を溶解して進入し、アルミニウム配
線を腐蝕するようになるなどの欠点があり十分で
はない。 ところで、近年、半導体デバイスの超微細加工
技術が進歩し、今日では、ミクロンあるいはサブ
ミクロンのオーダまで加工することができるよう
になつている。このような加工技術を用いて開発
された半導体デバイスは、高度に集積化されてい
るので、環境からの保護は一層強化される必要が
ある。このため、このような半導体デバイスに用
いられるプラスチツク封止材は、高純度化すなわ
ち低電気伝導化されている。 ［発明が解決しようとする問題点］ このように、高純度化すなわち低電気伝導化さ
れた封止材はアルミニウム配線の腐蝕防止には大
いに効果があるものの、他方では、静電気を帯電
しやすいという欠点を有する。このような静電気
は、封止材が外界の空気と摩擦したり、マーキン
グ工程などで他の絶縁物と摩擦して発生するが、
特に問題となるのは、製品輸送中において、封止
材と製品収納用チユーブとの間の摩擦で生じる静
電気である。このような静電気の帯電は、封止材
の表面抵抗値（ρs）が1010〜1012Ωを越えると急
激に高まる傾向にあり、特に冬場に生じやすい。 このように、帯電した静電気は、サージ電圧と
してデバイスに作用し、デバイス内の電気的に弱
い絶縁層たとえばゲート酸化膜などを破壊する。
集積度については、にたとえば64Kダイナツク
RAMを含めて、これよりも高度に集積化された
半導体デバイスが破壊されやすい。 ところで、上述の製品輸送中に静電破壊が生じ
た場合には、出荷時に良品であつたものが、使時
には不良品となつているので、逐一再検査を行な
わなければならず、極めて煩雑である。 従来、半導体デバイスを環境から有効に保護す
るという特性を犠牲にすることなく、このような
輸送中の帯電を防止するために、製品収納チユー
ブの内面や封止プラスチツクの表面に低絶縁抵抗
値を有する塗料を塗布することが行なわれてき
た。しかし、冬場で大気が乾燥しているときに
は、抵抗値の増大や塗膜の剥離が生じるおそれが
あり、信頼性ならびに作業性の面で問題が多い。 なお、製品収納チユーブをアルミニウム等の金
属製にする方法もあるが、中の製品が外から見え
ないため、製品の確認をする際不便であるという
問題がある。 それゆえに、この発明の目的は、封止材の特性
を犠牲にすることなく、プラスチツク封止LSI，
VLSIなどの半導体デバイスを輸送する時や、基
板に実装する前に保管をしているときに発生する
静電気の帯電を減少させて、半導体デバイスを静
電破壊から防ぐ方法を提供することである。 ［問題点を解決するための手段］ この発明では、半導体デバイスの封止プラスチ
ツク部材の表面に水素炎による焼成処理膜を形成
させて、その表面抵抗を下げるようにしている。 ［作用］ この発明の半導体デバイスの封止プラスチツク
部材の表面は表面抵抗値が低いので、静電気の帯
電が減少する。 ［実施例］ 次に、この発明の実施例について詳細に説明す
る。ここで説明する実施例は、封止プラスチツク
部材の表面を適宜面荒しまたはアルコール，アセ
トンもしくはトリクレン等の溶剤による洗浄等の
表面処理を行なつた後、その表面にたとえば、 (1) 加熱あるいはプラズマ加熱された金属を溶射
し、もしくは、 (2) 真空蒸着やスパツタリングなどの化学堆積法
（CVD）あるいは物理蒸着法（PVD）により、
もしくは、 (3) 無電解めつきなどのめつき処理により、封止
プラスチツク表面に金属被膜を形成し、あるい
は、また、 (4) 低圧水銀ランプの発する紫外線により、また
はプラズマもしくはコロナ放電により発生する
オゾンや活性酸素によりプラスチツク表面を処
理し、または、 (5) レーザ光線や水素炎によりプラスチツク表面
をを焼成処理して 封止プラスチツク表面に薄い酸化膜などを形成
することにより、封止プラスチツク表面の表面抵
抗を低下させるものである。ここにおいて、上述
の実施例は単に例示にすぎず、この発明は上述の
(1)〜(5)の方法に限定されるものではない。 なお、上述の各処理を実施する際には、半導体
デバイスの各々のリード間の短絡を防止するため
に、リードの周囲をマスク等により遮蔽する必要
があるが、アース（地絡）ピンについてはこの限
りではない。 また、上述の(1)および(2)については、電気伝導
度が高く、かつ耐酸化性に優れた金，白金，銀，
アルミニウムまたは銅などが好ましく、さらに必
要に応じて、金属の酸化防止のため、表面に塗料
を塗布してもよい。 以下に、実験した本発明の実施例と比較例とに
ついて詳細に説明し、その実験によつて得られた
結果について述べる。 実施例 １ まず、エポキシ樹脂で封止した256Kダイナミ
ツクRAMの封止プラスチツクパツケージをトリ
クレンにより者沸洗浄し、次に、その表面および
裏面に金属アルミニウムをプラズマ溶射して、金
属被膜を形成させた。 これを、プラスチツク製の製品用チユーブに詰
めて、約４秒サイクルで回転させ、摩擦を生じさ
せて、封止プラスチツク表面に静電気を帯電させ
る実験を１週間実施した後、半導体デバイスの各
ピンの特性をチエツクした。その結果を第１表に
示す。 実施例 ２ 実施例１と同様に、予めトリクレンにより煮沸
洗浄処理した256KダイナツクRAMの表面および
裏面を金属アルミニウムを用いてスパツタリング
処理（PVD）を行ない、金属被膜を形成させた。
これを、上述と同様の方法で帯電実験に供した
後、半導体デバイスの各ピンの特性をチエツクし
た。その結果を第１表に示す。 実施例 ３ 実施例１および実施例２に用いたのと同じ封止
パツケージの表面および裏面にアルミニウムを用
いて無電解めつき処理を行ない、同様の帯電実験
に供した後、半導体デバイスの各ピンの特性をチ
エツクした。その結果を第１表に示す。 実施例 ４ 実施例１〜実施例３に用いたのと同じ封止パツ
ケージの表面および裏面を水素炎により焼成処理
し、同様の帯電実験に供した後、半導体デバイス
の各ピンの特性をチエツクした。その結果を第１
表に示す。なおこの実施例においては、トリクレ
ンによる煮沸洗浄は行なわなかつた。 比較例１および比較例２ 実施例１〜実施例４で用いたのと同じ封止パツ
ケージを何ら表面処理することなくそのまま同様
の帯電実験に供した。比較例１は、25℃、相対湿
度50％でその表面抵抗値（ρs）が1012Ω以下の低
抵抗値を有する塗料を製品収納チユーブの内面に
塗布したものであり、比較例２はその塗料を塗布
しなかつたものである。その結果を第１表に示
す。
【表】
【表】
第１表の結果から明らかなように、本発明の実
施例１〜４は不良発生数が皆無であり、封止プラ
スチツク部材の帯電による半導体デバイスの静電
破壊防止に著しい効果がある。なお、上述の処理
方法(4)および表面焼成処理方法(5)は予め封止パツ
ケージの表面処理をする必要がないので特に好ま
しい。 ［発明の効果］ 以上のように、この発明によれば、半導体デバ
イスの封止プラスチツク部材の表面に形成された
膜は表面抵抗を下げるので、静電気の帯電は減少
するため、半導体デバイスは静電破壊を起こすこ
とがなくなる。
施例１〜４は不良発生数が皆無であり、封止プラ
スチツク部材の帯電による半導体デバイスの静電
破壊防止に著しい効果がある。なお、上述の処理
方法(4)および表面焼成処理方法(5)は予め封止パツ
ケージの表面処理をする必要がないので特に好ま
しい。 ［発明の効果］ 以上のように、この発明によれば、半導体デバ
イスの封止プラスチツク部材の表面に形成された
膜は表面抵抗を下げるので、静電気の帯電は減少
するため、半導体デバイスは静電破壊を起こすこ
とがなくなる。
Claims (1)
- 【特許請求の範囲】 １ 封止プラスチツク部材によつて封止された半
導体デバイスにおいて、帯電による静電破壊を防
止する方法であつて、 前記封止プラスチツク部材の表面に水素炎によ
る焼成処理膜を形成して、表面抵抗を下げること
により静電破壊を防止するようにしたことを特徴
とする半導体デバイスの静電破壊防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14077085A JPS622557A (ja) | 1985-06-27 | 1985-06-27 | 半導体デバイスの静電破壊防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14077085A JPS622557A (ja) | 1985-06-27 | 1985-06-27 | 半導体デバイスの静電破壊防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622557A JPS622557A (ja) | 1987-01-08 |
| JPH0451060B2 true JPH0451060B2 (ja) | 1992-08-18 |
Family
ID=15276339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14077085A Granted JPS622557A (ja) | 1985-06-27 | 1985-06-27 | 半導体デバイスの静電破壊防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622557A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756670B1 (en) | 1988-08-26 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its manufacturing method |
| JPH0642495B2 (ja) * | 1988-10-17 | 1994-06-01 | 株式会社半導体エネルギー研究所 | 電子装置及びその作製方法 |
| KR101870550B1 (ko) | 2014-01-27 | 2018-06-25 | 다니엘리 앤드 씨. 오피시네 메카니케 쏘시에떼 퍼 아찌오니 | 코일 형태의 압연 스트립들을 검사하기 위한 스테이션 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58102545A (ja) * | 1981-12-15 | 1983-06-18 | Nec Corp | 混成集積回路 |
-
1985
- 1985-06-27 JP JP14077085A patent/JPS622557A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS622557A (ja) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3585461A (en) | High reliability semiconductive devices and integrated circuits | |
| US4468411A (en) | Method for providing alpha particle protection for an integrated circuit die | |
| JPH045267B2 (ja) | ||
| JP4056394B2 (ja) | ワイヤボンディングのための銅メタライゼーションダイの処理方法 | |
| US4423548A (en) | Method for protecting a semiconductor device from radiation indirect failures | |
| JP2002110613A (ja) | プラズマ洗浄装置及びプラズマ洗浄方法 | |
| JPH0451060B2 (ja) | ||
| Kubacki | Low temperature plasma deposition of silicon nitride to produce ultra-reliable, high performance, low cost sealed chip-on-board (SCOB) assemblies | |
| JPS58199543A (ja) | 半導体装置のパツケ−ジ | |
| US3181229A (en) | Hermetically sealed semiconductor device and method for producing it | |
| US2807558A (en) | Method of sealing a semi-conductor device | |
| GB2235444A (en) | A method of producing insulating layers | |
| JPS6310547A (ja) | 半導体装置 | |
| JPH0198668A (ja) | 樹脂組成物 | |
| JPS6132810B2 (ja) | ||
| Takaoka et al. | Development of Anti-ESD Backgrinding Tape | |
| JPH05152378A (ja) | テープキヤリアパツケージ | |
| JPS6051262B2 (ja) | 半導体装置 | |
| JPS5816549A (ja) | 半導体装置の容器 | |
| Kubacki | Low temperature plasma deposition of silicon nitride to produce ultra-reliable, high performance, low cost sealed chip-on-board (SCOB) Assemblies | |
| JPS63239822A (ja) | 薄層物質の処理方法 | |
| JPS6021890A (ja) | セラミツク材料からのアルフア粒子の放出を減少させる方法 | |
| JPH0276249A (ja) | 電子装置およびその作製方法 | |
| JPH0478173B2 (ja) | ||
| KR20230038664A (ko) | 세정된 패키징 기판 및 세정된 패키징 기판 제조방법 |