JPH0451070B2 - - Google Patents
Info
- Publication number
- JPH0451070B2 JPH0451070B2 JP58174633A JP17463383A JPH0451070B2 JP H0451070 B2 JPH0451070 B2 JP H0451070B2 JP 58174633 A JP58174633 A JP 58174633A JP 17463383 A JP17463383 A JP 17463383A JP H0451070 B2 JPH0451070 B2 JP H0451070B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- amorphous silicon
- multilayer reflective
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
本発明は薄膜トランジスタに関するものであ
る。薄膜トランジスタは液晶表示装置や密着型イ
メージセンサ等の大面積デバイスに使用される能
動素子であり、半導体膜としては硫化ガドミウ
ム，セレン化カドミウム，単結晶シリコン、多結
晶シリコン、非晶質シリコン等が使われている。
これらの半導体材料は程度の差はあるがいずれも
光導電体であり、薄膜トランジスタが光にさらさ
れる液晶表示装置等では遮光が必要である。この
遮光の方法としては従来は以下に述べる方法が取
られている。
る。薄膜トランジスタは液晶表示装置や密着型イ
メージセンサ等の大面積デバイスに使用される能
動素子であり、半導体膜としては硫化ガドミウ
ム，セレン化カドミウム，単結晶シリコン、多結
晶シリコン、非晶質シリコン等が使われている。
これらの半導体材料は程度の差はあるがいずれも
光導電体であり、薄膜トランジスタが光にさらさ
れる液晶表示装置等では遮光が必要である。この
遮光の方法としては従来は以下に述べる方法が取
られている。
第１図は遮光膜を金属とした従来素子の一例を
示している。図において１はガラス基板、２はゲ
ート電極、３はゲート絶縁膜、４はソース電極、
５はドレイン電極、６は半導体膜、７は半導体膜
と８の遮光用金属とを絶縁するための絶縁膜であ
る。この例では薄膜トランジスタのソース，ドレ
イン電極側へ入射してくる光を８の金属遮光膜で
阻止する構造になつている。たしかに金属の吸収
係数は大きく、数千オングストロームの膜厚で充
分な遮光能が得られるが、この方法には以下に述
べる欠点がある。
示している。図において１はガラス基板、２はゲ
ート電極、３はゲート絶縁膜、４はソース電極、
５はドレイン電極、６は半導体膜、７は半導体膜
と８の遮光用金属とを絶縁するための絶縁膜であ
る。この例では薄膜トランジスタのソース，ドレ
イン電極側へ入射してくる光を８の金属遮光膜で
阻止する構造になつている。たしかに金属の吸収
係数は大きく、数千オングストロームの膜厚で充
分な遮光能が得られるが、この方法には以下に述
べる欠点がある。
第２図は第１図に示した薄膜トランジスタを液
晶表示装置に応用した場合の等価回路を示してい
る。図において９はドレイン電極、１０はゲート
電極、１１はソース電極、１２は液晶の等価的な
容量、１３はソース，ドレイン間容量である。該
ソース，ドレイン間容量は主に第１図における
４，５，８の金属と７の絶縁膜から構成されるも
のである。液晶表示装置においては第２図に示す
ようにドレインにパルスが加わるため液晶容量１
２とソース，ドレイン間容量１３の分圧比に応じ
た電荷が液晶容量１２に蓄積され、その画素の表
示コントラストを低下させる原因となる。薄膜ト
ランジスタには他に色々な構造がありそれに対す
る遮光膜の形成位置も様々であるが、いずれの場
合にも寄生容量は増加しコントラストは低下す
る。絶縁膜７を厚くすればこの影響を軽減するこ
とができるが、形成時間は増加し、基板を加熱す
る時間が長くなるため生じるアニール効果の増大
が素子に悪影響を与える。
晶表示装置に応用した場合の等価回路を示してい
る。図において９はドレイン電極、１０はゲート
電極、１１はソース電極、１２は液晶の等価的な
容量、１３はソース，ドレイン間容量である。該
ソース，ドレイン間容量は主に第１図における
４，５，８の金属と７の絶縁膜から構成されるも
のである。液晶表示装置においては第２図に示す
ようにドレインにパルスが加わるため液晶容量１
２とソース，ドレイン間容量１３の分圧比に応じ
た電荷が液晶容量１２に蓄積され、その画素の表
示コントラストを低下させる原因となる。薄膜ト
ランジスタには他に色々な構造がありそれに対す
る遮光膜の形成位置も様々であるが、いずれの場
合にも寄生容量は増加しコントラストは低下す
る。絶縁膜７を厚くすればこの影響を軽減するこ
とができるが、形成時間は増加し、基板を加熱す
る時間が長くなるため生じるアニール効果の増大
が素子に悪影響を与える。
次に遮光膜が非晶質半導体である場合の従来例
を第３図，第４図に示す。この場合半導体は非晶
質シリコン膜と限定されている。図において１
４，１６は0.1％以上の不純物をドープした非晶
質シリコンからなる遮光膜、１５は絶縁膜であ
る。この絶縁膜は非晶質シリコンに不純物をドー
プし吸収係数を増加させて遮光膜を増大させたも
のである。しかし実施例から分るように、不純物
をドーピングすると抵抗が低がり絶縁膜による分
離が必要である。このことは前記金属遮光膜の欠
点と同じ欠点があることを示している。またこの
ような膜でも吸収係数は可視光の範囲で103から
５×105cm-1程度であり、可視光全域にわたつて
透過光を入射光の0.01％とするのに約5μｍの膜厚
が必要である。薄膜トランジスタの厚さが1μｍ
程度であることを考えるとこの値はかなり大き
い。
を第３図，第４図に示す。この場合半導体は非晶
質シリコン膜と限定されている。図において１
４，１６は0.1％以上の不純物をドープした非晶
質シリコンからなる遮光膜、１５は絶縁膜であ
る。この絶縁膜は非晶質シリコンに不純物をドー
プし吸収係数を増加させて遮光膜を増大させたも
のである。しかし実施例から分るように、不純物
をドーピングすると抵抗が低がり絶縁膜による分
離が必要である。このことは前記金属遮光膜の欠
点と同じ欠点があることを示している。またこの
ような膜でも吸収係数は可視光の範囲で103から
５×105cm-1程度であり、可視光全域にわたつて
透過光を入射光の0.01％とするのに約5μｍの膜厚
が必要である。薄膜トランジスタの厚さが1μｍ
程度であることを考えるとこの値はかなり大き
い。
次に遮光膜としてアルゴンスパツタ法で形成し
た非晶質シリコンを用いた例と、それを逆スタガ
ード型の薄膜トランジスタに応用した例を第５
図、第６図に示す。図において１４，１６が遮光
膜である。この膜は非晶質シリコンにアルゴンを
ドープすることにより、その欠陥準位密度を大き
くし光吸収係数と抵抗率を増大させたものである
としている。しかしこの膜はスパツタ法で形成さ
れるため、例えば第６図に示した逆スタガード型
や第４図の逆コプレーナー型のように半導体膜と
遮光膜が直接接触する場合には界面がスパツタに
よつてダメージを受け、界面準位が増加し、オフ
リーク電流が大きくなるという欠点がある。これ
は半導体材料が非晶質シリコン以外のものである
場合やグロー放電法で形成された非晶質シリコン
である場合特に顕著である。
た非晶質シリコンを用いた例と、それを逆スタガ
ード型の薄膜トランジスタに応用した例を第５
図、第６図に示す。図において１４，１６が遮光
膜である。この膜は非晶質シリコンにアルゴンを
ドープすることにより、その欠陥準位密度を大き
くし光吸収係数と抵抗率を増大させたものである
としている。しかしこの膜はスパツタ法で形成さ
れるため、例えば第６図に示した逆スタガード型
や第４図の逆コプレーナー型のように半導体膜と
遮光膜が直接接触する場合には界面がスパツタに
よつてダメージを受け、界面準位が増加し、オフ
リーク電流が大きくなるという欠点がある。これ
は半導体材料が非晶質シリコン以外のものである
場合やグロー放電法で形成された非晶質シリコン
である場合特に顕著である。
本発明の目的は上記従来構造の欠点を除去せし
め、寄生容量を増加させずしかも薄膜トランジス
タの特性を劣化させることのない遮光膜を備えた
薄膜トランジスタを提供することである。
め、寄生容量を増加させずしかも薄膜トランジス
タの特性を劣化させることのない遮光膜を備えた
薄膜トランジスタを提供することである。
本発明によれば、絶縁基板と、該絶縁基板に設
けられたシリコン膜と、該シリコン膜のいずれか
一方の主面に所定の間隔をおいて設けられたソー
ス、ドレイン電極と、前記シリコン膜のいずれか
一方の主面にゲート絶縁膜を介して設けられたゲ
ート電極と、前記シリコン膜の少なくとも一方の
主面にゲート電極またはソース、ドレイン電極を
介して形成されるかあるいはゲート電極、ソー
ス、ドレイン電極がすべて前記主面の同じ側にあ
るときはその反対側の主面に形成される非晶質シ
リコン膜と絶縁膜を交互に積層した多層反射膜を
備えた薄膜トランジスタが得られる。
けられたシリコン膜と、該シリコン膜のいずれか
一方の主面に所定の間隔をおいて設けられたソー
ス、ドレイン電極と、前記シリコン膜のいずれか
一方の主面にゲート絶縁膜を介して設けられたゲ
ート電極と、前記シリコン膜の少なくとも一方の
主面にゲート電極またはソース、ドレイン電極を
介して形成されるかあるいはゲート電極、ソー
ス、ドレイン電極がすべて前記主面の同じ側にあ
るときはその反対側の主面に形成される非晶質シ
リコン膜と絶縁膜を交互に積層した多層反射膜を
備えた薄膜トランジスタが得られる。
以下、本発明の薄膜トランジスタについて詳細
に説明する。
に説明する。
まず、本発明の中心をなす非晶質シリコンを使
つた絶縁性の多層反射膜について説明する。多層
反射膜自体については良く知られた技術である。
これは屈折率の異なる膜を交互に積層し、その屈
折率差による光の干渉を利用して反射増大膜とす
るものである。反射の中心波長は屈折率と膜厚に
よつて決まる。一般に、屈折率の差が大きい程薄
い膜で大きな反射率が得られる。多層反射膜に使
われる代表的な膜としては硫化亜鉛とフツ化マグ
ネシウム，酸化セリウムとフツ化マグネシウム，
二酸化硅素と二酸化チタニウムなどの組合せがあ
る。もちろんこれらの膜を本発明に適用すること
ができるが本発明では特に非晶質シリコンを半導
体膜とする薄膜トランジスタに適した多層反射膜
を用いる。非晶質シリコンに適した遮光膜の例と
しては、明導電率が10-7（Ωcm）-1以下の非晶質シ
リコン膜とSiO2やSiNx膜の組合せがある。SiO2
やSiNxは絶縁体であり、非晶質シリコンも条件
を選べば充分明導電率の低い膜を作ることができ
る。従つてこの多層反射膜は絶縁体であるとみな
してさしつかえない。この組合せによる多層反射
膜の特性を調べるために行つた実験を以下に示
す。第７図は実験に用いた多層反射膜の構造を示
している。図において１７はガラス基板、１８，
２０，２２，２４は水素とSiF4のガス混合比
SiF4／H2が３０，基板温度300℃，圧力0.1Torr
の条件でグロー放電法により形成したフツ素と水
素を含んだ非晶質シリコンで、膜厚はそれぞれ１
８が390Å，２０が330Å，２２が430Å，２４が
5000Åである。１９，２１，２３はSiH4，NH3，
N2の混合比を３：４：60，基板温度300℃，圧力
0.1Torrでグロー放電法により形成したSiNx膜
で、膜厚はそれぞれ１９が540Å，２１が470Å，
２３が610Åである。２５は入射光、２６は反射
光である。この場合それぞれの層の役割は２４が
薄膜トランジスタの代りの下地であり、１８，１
９の組が550nm，２０，２１の組が480nm，２
２，２３の組が620nmの波長の光を中心に反射す
る反射増大膜である。屈折率は非晶質シリコンが
3.6，SiNxが2.53である。この多層反射膜の可視
域における反射率を第８図に示す。図から明らか
なように反射率は可視光全域にわたつてほぼ90％
以上となつており、膜厚が0.277μｍと薄いにもか
かわらず良好な反射特性を示している。さらに、
この多層反射膜では非晶質シリコンが大きな吸収
係数を持つているため透過率がより減少するとい
う特長を持つている。図で点線で示したのが２４
の非晶質シリコンに透過する光の割合を示したも
ので、非晶質シリコンの短波長での吸収係数が大
きいため500nm以下では１％以下の透過率となつ
ている。これよりこの多層反射膜に660nmを中心
波長とする反射増大膜を加えれば可視光全域にわ
たつて透過率を１％以下とすることが可能であ
る。このようにわずか0.μｍ以下の膜厚で充分な
遮光能を持つた絶縁性の多層反射膜が得れるわけ
である。ただし、寄生容量の増加をある程度許す
なら光導電性のよい非晶質シリコン膜を用いるこ
とも可能である。本実験より、室内光程度の照度
下での薄膜トランジスタにおいては、２０，２１
の480nmの反射膜は不要であることが分る。なぜ
ならば非晶質シリコンの短波長域での吸収係数は
極めて大きく、２０，２１の反射膜を除いても１
８，２２の非晶質シリコンで短波長光が充分吸収
されるからである。また、該半導体膜を非晶質シ
リコンに限るならば長波長域の透過光が10％程度
あつても非晶質シリコン自体の吸収係数が小さい
ため問題とならない。もちろん入射光が強くなれ
ばそれだけ層数は必要である。
つた絶縁性の多層反射膜について説明する。多層
反射膜自体については良く知られた技術である。
これは屈折率の異なる膜を交互に積層し、その屈
折率差による光の干渉を利用して反射増大膜とす
るものである。反射の中心波長は屈折率と膜厚に
よつて決まる。一般に、屈折率の差が大きい程薄
い膜で大きな反射率が得られる。多層反射膜に使
われる代表的な膜としては硫化亜鉛とフツ化マグ
ネシウム，酸化セリウムとフツ化マグネシウム，
二酸化硅素と二酸化チタニウムなどの組合せがあ
る。もちろんこれらの膜を本発明に適用すること
ができるが本発明では特に非晶質シリコンを半導
体膜とする薄膜トランジスタに適した多層反射膜
を用いる。非晶質シリコンに適した遮光膜の例と
しては、明導電率が10-7（Ωcm）-1以下の非晶質シ
リコン膜とSiO2やSiNx膜の組合せがある。SiO2
やSiNxは絶縁体であり、非晶質シリコンも条件
を選べば充分明導電率の低い膜を作ることができ
る。従つてこの多層反射膜は絶縁体であるとみな
してさしつかえない。この組合せによる多層反射
膜の特性を調べるために行つた実験を以下に示
す。第７図は実験に用いた多層反射膜の構造を示
している。図において１７はガラス基板、１８，
２０，２２，２４は水素とSiF4のガス混合比
SiF4／H2が３０，基板温度300℃，圧力0.1Torr
の条件でグロー放電法により形成したフツ素と水
素を含んだ非晶質シリコンで、膜厚はそれぞれ１
８が390Å，２０が330Å，２２が430Å，２４が
5000Åである。１９，２１，２３はSiH4，NH3，
N2の混合比を３：４：60，基板温度300℃，圧力
0.1Torrでグロー放電法により形成したSiNx膜
で、膜厚はそれぞれ１９が540Å，２１が470Å，
２３が610Åである。２５は入射光、２６は反射
光である。この場合それぞれの層の役割は２４が
薄膜トランジスタの代りの下地であり、１８，１
９の組が550nm，２０，２１の組が480nm，２
２，２３の組が620nmの波長の光を中心に反射す
る反射増大膜である。屈折率は非晶質シリコンが
3.6，SiNxが2.53である。この多層反射膜の可視
域における反射率を第８図に示す。図から明らか
なように反射率は可視光全域にわたつてほぼ90％
以上となつており、膜厚が0.277μｍと薄いにもか
かわらず良好な反射特性を示している。さらに、
この多層反射膜では非晶質シリコンが大きな吸収
係数を持つているため透過率がより減少するとい
う特長を持つている。図で点線で示したのが２４
の非晶質シリコンに透過する光の割合を示したも
ので、非晶質シリコンの短波長での吸収係数が大
きいため500nm以下では１％以下の透過率となつ
ている。これよりこの多層反射膜に660nmを中心
波長とする反射増大膜を加えれば可視光全域にわ
たつて透過率を１％以下とすることが可能であ
る。このようにわずか0.μｍ以下の膜厚で充分な
遮光能を持つた絶縁性の多層反射膜が得れるわけ
である。ただし、寄生容量の増加をある程度許す
なら光導電性のよい非晶質シリコン膜を用いるこ
とも可能である。本実験より、室内光程度の照度
下での薄膜トランジスタにおいては、２０，２１
の480nmの反射膜は不要であることが分る。なぜ
ならば非晶質シリコンの短波長域での吸収係数は
極めて大きく、２０，２１の反射膜を除いても１
８，２２の非晶質シリコンで短波長光が充分吸収
されるからである。また、該半導体膜を非晶質シ
リコンに限るならば長波長域の透過光が10％程度
あつても非晶質シリコン自体の吸収係数が小さい
ため問題とならない。もちろん入射光が強くなれ
ばそれだけ層数は必要である。
次に本発明の薄膜トランジスタのいくつかの実
施例を示す。第９図，第１０図は前記非晶質シリ
コン膜とSiNx膜からなる絶縁性多層反射膜を遮
光に用いた、非晶質シリコンを半導体膜とする薄
膜トランジスタを示している。図において２７は
ガラス基板、２８，２９，３０はそれぞれMoか
らなるゲート，ソース，ドレイン電極、３１はグ
ロー放電法により、基板温度300℃，圧力
0.3Torr，SiH4，NH3，N2の混合比２：１：９
で形成したSiNx膜、３２は基板温度300℃，圧力
0.3Torr，でSiH4のグロー放電法により形成した
非晶質シリコン膜，３３はガラス面から非晶質シ
リコン，SiNx，非晶質シリコン…という順に８
層重ね合せた絶縁性多層反射膜で、非晶質シリコ
ンは基板温度300℃，圧力0.1Torr，ガス混合比
SiF4／H2が30の条件でグロー放電法により形成
したもので、膜厚は順に390Å，330Å，430Å，
430Åである。またSiNxは基板温度300℃，圧力
0.1Torr，SiH4，NH3，N2の混合比３：４：60
でグロー放電法により形成したもので、膜厚は順
に540Å，470Å，610Å，610Åである。３４は３
３と同様な絶縁性多層反射膜で表面から３２の非
晶質シリコン膜に向つて、非晶質シリコン，
SiNx，非晶質シリコン…の順に積層したもので
ある。
施例を示す。第９図，第１０図は前記非晶質シリ
コン膜とSiNx膜からなる絶縁性多層反射膜を遮
光に用いた、非晶質シリコンを半導体膜とする薄
膜トランジスタを示している。図において２７は
ガラス基板、２８，２９，３０はそれぞれMoか
らなるゲート，ソース，ドレイン電極、３１はグ
ロー放電法により、基板温度300℃，圧力
0.3Torr，SiH4，NH3，N2の混合比２：１：９
で形成したSiNx膜、３２は基板温度300℃，圧力
0.3Torr，でSiH4のグロー放電法により形成した
非晶質シリコン膜，３３はガラス面から非晶質シ
リコン，SiNx，非晶質シリコン…という順に８
層重ね合せた絶縁性多層反射膜で、非晶質シリコ
ンは基板温度300℃，圧力0.1Torr，ガス混合比
SiF4／H2が30の条件でグロー放電法により形成
したもので、膜厚は順に390Å，330Å，430Å，
430Åである。またSiNxは基板温度300℃，圧力
0.1Torr，SiH4，NH3，N2の混合比３：４：60
でグロー放電法により形成したもので、膜厚は順
に540Å，470Å，610Å，610Åである。３４は３
３と同様な絶縁性多層反射膜で表面から３２の非
晶質シリコン膜に向つて、非晶質シリコン，
SiNx，非晶質シリコン…の順に積層したもので
ある。
この構造の薄膜トランジスタでは遮光能を持つ
た３３，３４の多層反射膜が絶縁体であるため寄
生容量は発生せず、しかもこの多層反射膜の膜厚
が約0.4μｍと薄いため多層反射膜形成時の熱によ
る非晶質シリコン半導体膜の特性変化も起きにく
い。さらに、この多層反射膜はグロー放電法で形
成された膜であるためスパツタと比較してダメー
ジが少く、半導体面をあらすことがない。従つて
従来構造の欠点はすべて解決されている。
た３３，３４の多層反射膜が絶縁体であるため寄
生容量は発生せず、しかもこの多層反射膜の膜厚
が約0.4μｍと薄いため多層反射膜形成時の熱によ
る非晶質シリコン半導体膜の特性変化も起きにく
い。さらに、この多層反射膜はグロー放電法で形
成された膜であるためスパツタと比較してダメー
ジが少く、半導体面をあらすことがない。従つて
従来構造の欠点はすべて解決されている。
なお、この例では半導体は非晶質シリコンであ
るが他の材料例えば多結晶シリコン、単結晶シリ
コンでも可能である。また、基板２７がセラミツ
ク等の不透明体である場合には３３の多層反射膜
ははぶくことができる。さらに付けくわえれば半
導体と接触しない方の遮光膜は従来方法の高抵抗
非晶質シリコン膜とすることも可能である。
るが他の材料例えば多結晶シリコン、単結晶シリ
コンでも可能である。また、基板２７がセラミツ
ク等の不透明体である場合には３３の多層反射膜
ははぶくことができる。さらに付けくわえれば半
導体と接触しない方の遮光膜は従来方法の高抵抗
非晶質シリコン膜とすることも可能である。
以上の説明で明らかなように、本発明の薄膜ト
ランジスタは従来の薄膜トランジスタに比べ、寄
生容量の増加がなく安定でしかも光感度がないと
いう優れた特長を持つている。
ランジスタは従来の薄膜トランジスタに比べ、寄
生容量の増加がなく安定でしかも光感度がないと
いう優れた特長を持つている。
第１図は従来の金属遮光膜を用いた薄膜トラン
ジスタの例，第２図は第１図の薄膜トランジスタ
を液晶表示素子に用いた場合の等価回路，第３
図，第４図は従来の半導体遮光膜を用いた薄膜ト
ランジスタの例，第５図，第６図は特にスパツタ
によつて高抵抗化した非晶質シリコンを遮光膜と
した薄膜トランジスタの例，第７図は本発明の薄
膜トランジスタに用いる絶縁性多層反射膜の特性
を調べるために形成した多層反射膜、第８図は第
７図の多層反射膜の反射及び透過特性，第９図，
第１０図は本発明の薄膜トランジスタを示してい
る。 １…ガラス基板、２，１０…ゲート電極、３…
ゲート絶縁膜、４，１１…ソース電極、５，９…
ドレイン電極、６…半導体膜、７…絶縁膜、８…
金属遮光膜、１２…液晶容量、１３…ソース，ド
レイン間容量、１４，１６…半導体遮光膜、１５
…絶縁膜、１７…ガラス基板、１８，２０，２
２，２４…非晶質シリコン膜、１９，２１，２３
…SiNx膜、２５…入射光、２６…反射光、２７
…ガラス基板、２８…ゲート電極、２９…ソース
電極、３０…ドレイン電極、３１…SiNx膜、３
２…非晶質シリコン膜、３３，３４…絶縁性多層
反射膜。
ジスタの例，第２図は第１図の薄膜トランジスタ
を液晶表示素子に用いた場合の等価回路，第３
図，第４図は従来の半導体遮光膜を用いた薄膜ト
ランジスタの例，第５図，第６図は特にスパツタ
によつて高抵抗化した非晶質シリコンを遮光膜と
した薄膜トランジスタの例，第７図は本発明の薄
膜トランジスタに用いる絶縁性多層反射膜の特性
を調べるために形成した多層反射膜、第８図は第
７図の多層反射膜の反射及び透過特性，第９図，
第１０図は本発明の薄膜トランジスタを示してい
る。 １…ガラス基板、２，１０…ゲート電極、３…
ゲート絶縁膜、４，１１…ソース電極、５，９…
ドレイン電極、６…半導体膜、７…絶縁膜、８…
金属遮光膜、１２…液晶容量、１３…ソース，ド
レイン間容量、１４，１６…半導体遮光膜、１５
…絶縁膜、１７…ガラス基板、１８，２０，２
２，２４…非晶質シリコン膜、１９，２１，２３
…SiNx膜、２５…入射光、２６…反射光、２７
…ガラス基板、２８…ゲート電極、２９…ソース
電極、３０…ドレイン電極、３１…SiNx膜、３
２…非晶質シリコン膜、３３，３４…絶縁性多層
反射膜。
Claims (1)
- １ 絶縁基板と、該絶縁基板に設けられたシリコ
ン膜と、該シリコン膜のいずれか一方の主面に所
定の間隔をおいて設けられたソース、ドレイン電
極と、前記シリコン膜のいずれか一方の主面にゲ
ート絶縁膜を介して設けられたゲート電極と、前
記シリコン膜の少なくとも一方の主面にゲート電
極またはソース、ドレイン電極を介して形成され
るかあるいはゲート電極、ソース、ドレイン電極
がすべて前記主面の同じ側にあるときはその反対
側の主面に形成される非晶質シリコン膜と絶縁膜
を交互に積層した多層反射膜を備えた薄膜トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174633A JPS6066470A (ja) | 1983-09-21 | 1983-09-21 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174633A JPS6066470A (ja) | 1983-09-21 | 1983-09-21 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066470A JPS6066470A (ja) | 1985-04-16 |
| JPH0451070B2 true JPH0451070B2 (ja) | 1992-08-18 |
Family
ID=15982001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58174633A Granted JPS6066470A (ja) | 1983-09-21 | 1983-09-21 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066470A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07112053B2 (ja) * | 1990-04-13 | 1995-11-29 | 富士ゼロックス株式会社 | 薄膜スイッチング素子アレイ |
| JPH08190106A (ja) * | 1995-01-10 | 1996-07-23 | Victor Co Of Japan Ltd | アクティブマトリクス装置及びその駆動方法 |
| JP2016048706A (ja) * | 2014-08-27 | 2016-04-07 | 三菱電機株式会社 | アレイ基板およびその製造方法 |
| KR20220106156A (ko) * | 2019-11-27 | 2022-07-28 | 코닝 인코포레이티드 | 반도체 소자 제조용 유리 웨이퍼 |
-
1983
- 1983-09-21 JP JP58174633A patent/JPS6066470A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6066470A (ja) | 1985-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5084777A (en) | Light addressed liquid crystal light valve incorporating electrically insulating light blocking material of a-SiGe:H | |
| US5622814A (en) | Method for fabricating active substrate | |
| JP3908552B2 (ja) | 液晶表示装置及びその製造方法 | |
| CN1790144B (zh) | 薄膜晶体管阵列面板和液晶显示器 | |
| JPS59204274A (ja) | 薄膜トランジスタ | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| JPH1195687A (ja) | 表示装置 | |
| JPH0582065B2 (ja) | ||
| WO2018043472A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
| TWI240909B (en) | Method of crystallizing amorphous silicon with regions of different polysilicon grain size, liquid crystal display device and fabrication method thereof | |
| JPH1039334A (ja) | アレイ基板および液晶表示装置 | |
| JPH0786615B2 (ja) | 液晶ライトバルブ | |
| JPH0451070B2 (ja) | ||
| JP5445207B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004179450A (ja) | 半導体装置およびその製造方法 | |
| JPH0422027B2 (ja) | ||
| JPH09318935A (ja) | 液晶表示装置 | |
| CN103003744B (zh) | 液晶显示装置及其制造方法 | |
| JP3475101B2 (ja) | 液晶表示装置 | |
| JP3102995B2 (ja) | 液晶ライトバルブ | |
| JPS60117690A (ja) | 半導体装置 | |
| JP3463005B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR101290282B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP3112361B2 (ja) | 表示装置用薄膜トランジスタ基板およびそれを用いた液晶表示装置 | |
| JP2848741B2 (ja) | 液晶空間光変調素子 |