JPH0451085B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はボルテージフオロア（エミツタフオロ
ア）の改良に関する。

背景技術とその問題点 第１図について従来の一般的なボルテージフオ
ロアについて説明する。NPN形のトランジスタ
３のベースよりコンデンサ４を介して入力端子１
が導出され、そのエミツタより出力端子２が導出
される。トランジスタ３のコレクタは正電源＋Ｂ
に接続され、エミツタは負荷抵抗器７を通じて負
荷電源−Ｂに接続される。５及び６は電源＋Ｂ及
び−Ｂ間に直列接続されたベースバイアス用抵抗
器である。

斯る第１図のボルテージフオロアは次の様な欠
点がある。第２図はこの第１図のボルテージフオ
ロアの出力レベル（Ｖ）に対する歪率（全高調波
歪率）（％）及びノイズレベル率（％）の特性を
両対数グラフで示したものである。THDは歪率
特性曲線を示し、この歪率特性曲線THDは最小
値は、ほぼ0.1％であつて、このボルテージフオ
ロアはかなり歪率が悪く、ダイナミツクレンジが
狭いことが解る。又、Ｎはノイズレベル率特性曲
線を示し、このノイズレベル率特性曲線Ｎは出力
レベルの増大に従つて歪率特性曲線THDと重な
つて45゜の傾斜で降下し、歪率特性曲線THDが最
小になつた時点以降そのまま出力レベルの増大に
従つて降下していく。これに対し歪率特性曲線
THDは出力レベルの増大に従つて、最小値を越
えると今度は上昇していく。

又、第１図のボルテージフオロアは、トランジ
スタ３のベース・エミツタ間に0.6〜0.7V程度の
電位差V_BEがあるため、コンデンサ４を除去し
て、入力端子１に直流電圧を供給した場合、これ
をそのまま出力端子２に伝達することができな
い。

更に、この第１図のボルテージフオロアは、ト
ランジスタ３のベース・エミツタ間の電圧V_BEに
温度特性があるので、出力信号の直流レベルは−
2.3ｍＶ／℃程度の割合で変化してしまう。

そこで、本発明者は第１図のボルテージフオロ
アの欠点を改良した、第３図に示すごときボルテ
ージフオロアを先に提案した。以下これについて
説明する。１１は入力端子、１２は出力端子であ
る。出力端子１２及び接地間には負荷抵抗器２０
が接続されている。１３及び１４は特性の等し
い、例えばNPN形のトランジスタである。但し、
一方のトランジスタ１４は、そのコレクタおよび
ベース間が直結されてダイオードとされている。
トランジスタ１３のベースから入力端子１１が導
出される。トランジスタ１３及び１４の各エミツ
タは共通に接続されて、定電流源を構成する
NPN形のトランジスタ１９のコレクタに接続さ
れる。トランジスタ１９のエミツタは負電源−Ｂ
に接続される。このトランジスタ１９に対して
は、これと同じ特性のNPN形のトランジスタ１
８が接続されてカレントミラー２２が構成され
る。尚、このトランジスタ１８はそのコレクタ・
ベース間が直結されてダイオードとされる。即
ち、トランジスタ１８及び１９の各ベースが互い
に接続され、その接続点が定電流源１７を介して
正電源＋Ｂに接続されると共に、トランジスタ１
８及び１９の各エミツタが共通に接続されて、負
電源−Ｂに接続される。２１は電流折返回路（カ
レントミラー回路）であつて、PNP形のトラン
ジスタ１５及び１６で構成されているが、一方の
トランジスタ１５はそのコレクタベース間が直結
されてダイオードとされている。他方のトランジ
スタ１６は定電流源を構成することになる。トラ
ンジスタ１３のコレクタがトランジスタ１５のコ
レクタに接続され、トランジスタ１４のコレクタ
がトランジスタ１６のコレクタに接続される。そ
して、トランジスタ１５及び１６の各ベースが共
通に接続されると共に、その各エミツタが共通に
接続されて正電源＋Ｂに接続される。

この第３図のボルテージフオロアの作用効果を
説明しよう。定電流源１７の定電流をI₀とする。
カレントミラー回路２２のトランジスタ１８及び
１９は、同じ特性であるので、トランジスタ１９
のコレクタにも同じ定電流I₀が流れる。そして、
電流折返回路２１によつてトランジスタ１３及び
１４のコレクタ電流は互いに等しい値のI₀／２に
なされる。尚、定電流源I₀としては１〜２ｍＡ程
度である。

トランジスタ１６及び１９は上述したように
夫々定電流源として作用する。又、トランジスタ
１４のベース・エミツタ（エミツタ・コレクタ）
間は直流電源として作用する。更に、トランジス
タ１３には、次のような負帰還ループが形成され
る。即ち、トランジスタ１３のコレクタ電流が電
流折返回路２１によつて折返された後、トランジ
スタ１４のエミツタに出力され、これによつて、
トランジスタ１３のエミツタに負帰還が掛けられ
る。かくすると、第３図の回路はトランジスタ１
３のベースより入力端子１１が導出され、エミツ
タがトランジスタ１９からなる負荷抵抗器（定電
流源）を通じて負電源−Ｂに接続され、コレクタ
が正電源＋Ｂに接続され、エミツタよりトランジ
スタ１４からなる電源を介して出力端子１２が導
出されて成るボルテージフオロアを構成すること
になる。

しかして、第３図の回路において、トランジス
タ１５，１６のベースバイアスは互いに等しいの
で、これらのコレクタ電流も上述した様に互いに
等しく、従つてトランジスタ１３，１４のエミツ
タ電流も互いに等しい。又、トランジスタ１３の
ベース・エミツタ間電圧と、トランジスタ１４の
ベース・エミツタ間電圧とは互いに等しい。従つ
て入力端子１１の直流電位と出力端子１２の直流
電位とが等しくなりこれら入出力端子１１，１２
間に直流電位差を生じることがない。

更に、トランジスタ１３のベース・エミツタ間
電圧が温度によつて変化しても、トランジスタ１
４のベース・エミツタ間電圧も同時に変化するの
で温度変化によつて入出力端子１１，１２間に直
流電位差が生じることがない。

更に、第１図の回路と比較すると、歪率の最小
値は第４図に示す如く0.01％程度となつて、歪率
が改善されると共に、ダイナミツクレンジも拡大
される。

尚、トランジスタ１５，１６の各エミツタに抵
抗値の等しい抵抗器（数百Ω〜1KΩ）を接続す
ることができるが、その場合には直線性が良好と
なり、且つノイズを減少させることができる。

ところで斯る第３図のボルテージフオロアにお
いて、負荷抵抗器２０を小さくするに従つて、第
４図に示すごとく歪率特性曲線THDの右側の部
分が矢印ａ方向に悪化し、ダイナミツクレンジが
狭くなるという欠点がある。そしで定電流源を構
成するトランジスタ１９の定電流I₀を無理に増大
させると、歪率は良好となるが、その代わりに消
費電力が大となると共に、ノイズが増加して好ま
しくない。

発明の目的 斯る点に鑑み本発明は第３図に示したごときボ
ルテージフオロアの改良に係わり、特に負荷抵抗
器の抵抗値が小さくても歪率が悪化せず、又、ダ
イナミツクレンジが狭くならず、しかもノイズの
増加の虞のないボルテージフオロアを提案せんと
するものである。

発明の概要 本発明によるボルテージフオロアはベースに入
力信号が供給されるトランジスタと、このトラン
ジスタのエミツタに接続された定電流源と、トラ
ンジスタのコレクタに接続されてそのコレクタ電
流のｎ（＞１）倍の電流を折り返す電流折返回路
と、この電流折返回路及び定電流源間に接続さ
れ、折返電流が流された時、順方向降下電圧がト
ランジスタのベース・エミツタ間電圧と等しくな
る様構成されたダイオードとを有し、トランジス
タのコレクタ、電流折返回路、ダイオード、トラ
ンジスタのエミツタにより負帰還回路を形成する
と共に、電流折返回路及びダイオードの接続中点
より出力信号を得る様にしたものである。

斯る本発明によれば、負荷抵抗器の抵抗値が小
さくても歪率が悪化せず、ダイナミツクレンジが
狭くならず、しかもノイズの増加の虞のないボル
テージフオロアを得ることができる。

実施例 以下に第５図を参照して本発明のIC化に好適
な一実施例を説明するも、第５図において、第３
図と対応する部分には同一符号を付して重複説明
を省略する。電流折返回路２１は、特性の等しい
PNP形のトランジスタ１５，１６₁，１６₂，１６
_３…１６ｎ及びその各エミツタと正電源＋Ｂとの
間に接続された抵抗値の等しい抵抗器２３，２４
_１，２４₂，２４₃…２４ｎから構成されている。
但し、トランジスタ１５はそのコレクタ・ベース
間が直結されてダイオードとされている。そし
て、トランジスタ１５，１６₁，１６₂，１６₃…
１６ｎの各ベースは共通に接続され、トランジス
タ１６₁，１６₂，１６₃…１６ｎの各コレクタは
共通に接続されている。

又、ダイオード１４はトランジスタ１３と同特
性のNPN形のトランジスタ１４₁，１４₂，１４₃
…１４ｎから構成され、夫々各コレクタ及びベー
スが直結されてダイオードとされ、各トランジス
タ１４₁，１４₂，１４₃…１４ｎの各コレクタが
共通接続されて電流折返回路２１の各トランジス
タ１６₁，１６₂，１６₃…１６ｎの各コレクタに
接続され、各エミツタが共通接続されてトランジ
スタ１３のエミツタ及びトランジスタ１９のコレ
クタに接続される。更にトランジスタ１４₁，１
４₂，１４₃…１４ｎの各コレクタの共通接続点が
出力端子１２に接続される。そして、トランジス
タ１３のコレクタ、電流折返回路２１、ダイオー
ド１４、トランジスタ１３のエミツタにより負帰
還回路を構成する。

しかして、定電流源１７の定電流をI₀とする
と、トランジスタ１３のコレクタにはI₀／２の電
流が流れ、電流折返回路２１からはダイオード１
４に対しnI₀／２の折返電流が流れる。従つて、
定電流源を構成するトランジスタ１９のコレクタ
には（ｎ＋１）・I₀／２の定電流が流れることに
なる。又カレントミラー回路２２にあつては、ト
ランジスタ１８及び１９のコレクタ電流が１：
（ｎ＋１）／２となる様に、トランジスタ１８及
び１９のエミツタ面積をこれと同じ比にするか、
又は、抵抗器２５及び２６の逆数の比をこれと同
じにする。

斯る第５図のボルテージフオロアによれば、負
荷抵抗器２０の抵抗値の小ささに応じて電流折返
回路２１のトランジスタ１６の個数及びダイオー
ド１４の個数を増やすことにより、負荷抵抗器２
０の抵抗値が小さくなつても歪率が悪化したり、
ダイナミツクレンジが狭くなることはない。尚、
ｎが大きく成る程負帰還ループの利得が増大する
ので、歪率が向上し、ｎが10のときの最小値は
0.001％程度となる。

又、定電流源を構成するトランジスタ１９に過
大な電流を流す必要がないので、これによつて消
費電力が増大したり、ノイズが増加したりする虞
もない。

次に第６図を参照して、本発明のIC化に好適
な他の実施例を説明するも、第６図において第５
図と対応する部分には同一符号を付して重複説明
を省略する。この実施例では、電流折返回路２１
においてトランジスタ１６を１個のみにし、且つ
トランジスタ１５及び１６の特性を同じくし、エ
ミツタ抵抗器２４の抵抗値をエミツタ抵抗器２３
の抵抗値の１／ｎに設定した場合である。この場
合においても電流折返回路２１の折返電流は
nI₀／２になる。尚、ダイオード１４の構成は第
５図と同様である。

又、第５図のボルテージフオロアの変形例とし
て、次の様な構成も取り得る。即ち、電流折返回
路１６として特性の等しいトランジスタ１５及び
１６を夫々１個ずつ設け、しかもその各エミツタ
抵抗器２３，２４の抵抗値を等しくする。そし
て、トランジスタ１６のエミツタ面積をトランジ
スタ１５のエミツタ面積のｎ倍にする。又、トラ
ンジスタ１３と同じ特性のダイオード構成のトラ
ンジスタ１４を夫々１個ずつ設け、トランジスタ
１４のエミツタ面積をトランジスタ１３のエミツ
タ面積のｎ倍にする。この様にしても、そきの作
用効果は第５図と同様となる。

尚、上述においては、ダイオード１４，１５，
１８としてIC化に好適な、トランジスタのコレ
クタ・ベース間を直結したダブルジヤンクシヨン
形のダイオードを用いた場合について述べたが、
デイスクリート回路の場合はシングルジヤンクシ
ヨン形のダイオードを用いてもよい。

又、本発明は２電源方式に限らず、１電源方式
も可能である。

次に第７図を参照して本発明によるボルテージ
フオロアの応用回路を説明する。第７図は本発明
によるボルテージフオロアをハイパスフイルタ
（アクテイブフイルタ）に適用した場合である。
３１及び３２は夫々ハイパスフイルタの入力端子
及び出力端子である。３３は上述した、本発明に
よるボルテージフオロアを示す。入力端子３１が
コンデンサ３４−３５を通じてボルテージフオロ
ア３３の入力端子１１に接続される。入力端子１
１が抵抗器３６を通じて接地される。出力端子３
２、即ちボルテージフオロア３３の出力端子１２
が帰還抵抗器３７を通じてコンデンサ３４，３５
の接続中点に接続される。斯るハイパスフイルタ
の特性の傾斜部の傾きは、−12dB／octとなる。

次に本発明によるボルテージフオロアをローパ
スフイルタに適用した場合の実施例について説明
するも、第８図において第７図と対応する部分に
同一符号を付して説明する。入力端子３１を抵抗
器３８−３９を通じて入力端子１１に接続する。
入力端子１１をコンデンサ４０を通じて接地す
る。出力端子３２即ちボルテージフオロア３３の
出力端子１２を帰還コンデンサ４１を通じて抵抗
器３８及び３９の接続中点に接続する。斯るロー
パスフイルタの傾斜部の傾きは−12dB／octとな
る。

又、第７図のハイパスフイルタの後段又は前段
に第８図のローパスフイルタを縦続接続すること
により、両傾斜部の傾きが夫々−12dB／octのバ
ンドパスフイルタを得ることができる。これらア
クテイブフイルタはボルテージフオロア３３の入
力インピーダンスが高いので、良好なアクテイブ
フイルタとなる。

発明の効果 上述せる本発明によれば、第３図に述べたボル
テージフオロアに比較して、負荷抵抗器の抵抗値
を小さくしても歪率が悪化せず、ダイナミツクレ
ンジが狭くならず、又、定電流源の電流を過大に
増大させる必要がないので、ノイズが増加したり
消費電力増大する虞もない。

【図面の簡単な説明】

第１図は従来のボルテージフオロアを示す回路
図、第２図はその歪率及びノイズレベル率の特性
を示す特性曲線図、第３図は他の従来のボルテー
ジフオロアを示す回路図、第４図はその説明に供
する歪率及びノイズレベル率の特性を示す特性曲
線図、第５図及び第６図は夫々本発明の各実施例
を示す回路図、第７図及び第８図は本発明による
ボルテージフオロアを応用したハイパスフイルタ
及びローパスフイルタを示す回路図である。 １３はトランジスタ、１４はダイオード、１９
は電流源を構成するトランジスタ、２１は電流折
返回路である。

Claims (1)

【特許請求の範囲】
1. １ ベースに入力信号が供給されるトランジスタ
   と、該トランジスタのエミツタに接続された定電
   流源と、上記トランジスタのコレクタに接続され
   てそのコレクタ電流のｎ（＞１）倍の電流を折り
   返す電流折返回路と、上記電流折返回路及び上記
   電流源間に接続され、上記折り返し電流が流され
   た時、順方向降下電圧が上記トランジスタのベー
   ス・エミツタ間電圧と等しくなるように構成され
   たダイオードを有し、上記トランジスタのコレク
   タ、電流折返回路、ダイオード、トランジスタの
   エミツタにより負帰還回路を形成すると共に、上
   記電流折返回路及び上記ダイオードの接続中点よ
   り出力信号を得るようにしたことを特徴とするボ
   ルテージフオロア。