JPS5995713A - ボルテ−ジフォロア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はボルテージフォロア（エミッタフォロア）の改
良に関する。

背景技術とその問題点 第１図について従来の一般的なボルテージフォロアにつ
いて説明する。ＮＰＮ形のトランジスタ（３）のベース
よりコンデンサ（４）を介して入力端子（１）が導出さ
れ、そのエミッタより出力端子（２）が導出される。ト
ランジスタ（３）のコレクタは正電源子Ｂに接続され、
エミッタは負荷抵抗器（７）を通じて負荷電源−Ｂに接
続される。（５）及び（６）は電源子Ｂ及び−８間に直
列接続されたベースバイアス用抵抗器である。

斯る第１図のボルテージフォロアは次の様な欠点がある
。第２図はこの第１図のボルテージフォロアの出力レベ
ル（Ｖ）に刻する歪率（全ｆ：５調波歪率）（％）及び
ノイズレベル率（％）の特性を両対数グラフで示したも
のである。Ｔ　ＨＤは歪率特性曲線を示し、この歪率特
性曲線Ｔ　ＨＤの最小値は、はぼ０．１％であって、こ
のボルテージフォロアはかなり歪率が悪（、グイナミソ
クレンジが狭いことが解る。又、Ｎばノイズレベル率特
性曲線を示し、このノイズレベル率特性曲線Ｎは出力レ
ヘルの増大に従って歪率特性曲線Ｔ　ＨＤと重なって４
５“の傾斜で降下し、歪率特性曲線ＴＨＤが最小になっ
た時点以降そのまま出力レベルの増大に従って降下して
いく。これに対し歪率特性曲線Ｔ　ＨＩ）は出力レベル
の増大に従って、最小値を越えると今度は上昇していく
。

又、第１図のボルテージフォロアは、トランジスタ（３
）のベース・エミッタ間に０．６〜０．７Ｖ程度の電位
差ＶＢｌｉがあるため、コンデンサ（４）を除去しζ、
入力端子（１）に直流電圧を供給した場合、これをその
まま出力端子（２）に伝達することができない。

更に、この第１図のボルテージフォロアは、トランジス
タ（３）のベース・エミッタ間の電圧ＶＩ’ｌＦに温度
特性があるので、出力信号の直流レベルは−２，３ｍＶ
／　”Ｃ程度の割合で変化してしまう。

そこで、本発明者は第１図のボルテージフォロアの欠点
を改良した、第３図に示すごときボルテージフォロアを
先に提案した。以下これについて説明する。（１１）は
入力端子、（１２）は出力端子である。出力端子（１２
）及び接地間には負荷抵抗器（２０）が接続されている
。（１３）及び（１４）は特性の等しい、例えばＮＰＮ
形のトランジスタである。但し、一方のトランジスタ（
１４）は、そのコレクタおよびベース間が直結されてダ
イオードとされている。トランジスタ（１３）のベース
から入力端子（１１）が導出される。トランジスタ（１
３）及び（１４）の各エミッタは共通に接続されて、定
電流源を構成するＮＰＮ形のトランジスタ（１９）のコ
レクタに接続される。トランジスタ（１９）のエミッタ
は負電源−Ｂに接続される。このトランジスタ（１９）
に対しては、これと同じ特性のＮＰＮ形のトランジスタ
（１８）が接続されてカレントミラー（２２）が構成さ
れる。尚、このトランジスタ（１８）はそのコレクタ・
ベース間が直結されてダイオードとされる。即ぢ、トラ
ンジスタ（１８）及び（１９）の各ベースが互いに接続
され、その接続点が定電流源（１７）を介して正電源子
Ｂに接続されると共に、トランジスタ（１８）及び（１
９）の各エミッタが共通に接続されて、負電源−Ｂに接
続される。（２１〉は電流折返回路（カレントミラー回
路）であって、ＰＮＰ形のトランジスタ（１５）及び（
１６）で構成されているが、一方のトランジスタ（１５
）はそのコレクタヘース間が直結されてダイオードとさ
れている。他方のトランジスタ（１６）は定電流源を構
成することになる。トランジスタ（１３）のコレクタが
トランジスタ（１５）のコレクタに接続され、トランジ
スタ（１４）のコレクタがトランジスタ（１６）のコレ
クタに接続される。そして、トランジスタ（１５）及び
（１６）の各ベースが共通に接続されると共に、その各
エミッタが共通に接続されて正電源子Ｂに接続される。

この第３図のボルテージフォロアの作用効果を説明しよ
う。定電流源（１７）の定電流をＩｏとする。カレント
ミラー回路（２２）のトランジスタ（１８）及び（１９
）は、同じ特性であるので、トランジスタ（１９）のコ
レクタにも同じ定電流１ｏが流れる。そして、電流折返
回路（２１）によって１−ランジスタ（１３）及び（１
４）のコレクタ電流は互いに等しい値のＩ　ｏ　／　２
になされる。尚、定電流１ｏとしては１〜２ｍＡ程度で
ある。

トランジスタ（１６）及び（１９）は上述したように夫
々定電流源として作用する。又、トランジスタ（１４）
のベース・エミッタ（エミッタ・コレクタ）間は直流電
源として作用する。更に、トランジスタ（１５）のエミ
ッタ・コレクタ（エミッタ・ベース）間の電圧降下は小
さいので、この間はほぼ短絡されているものと見做すこ
とができる。更に、トランジスタ（１４）からなる電源
から見たトランジスタ（１６）からなる定電流源のイン
ピーダンスは充分に大きいので、このトランジスタ（１
６）は接続されていないものと等価となる。かくすると
、第３図の回路はトランジスタ（１３）のベースより入
力端子（１１）が導出され、エミッタがトランジスタ（
１９）からなる負荷抵抗器（定電流源）を通じて負電源
−Ｂに接続され、コレクタが正電源→Ｂに接続され、エ
ミッタよりトランジスタ（１４）からなる電源を介して
出力端子（１２）が導出されて成るボルテージフォロア
を構成するごとになる。

しかして、第３図の回路において、トランジスタ（１５
）、（１６）のベースバイアスは互いに等しいので、こ
れらのコレクタ電流も上述した様に互いに等しく、従っ
てトランジスタ（１３）、（１４）のエミッタ電流も互
いに等しい。又、トランジスタ（１３）　（７）ベース
・エミッタ間電圧と、１−ランシスタ（１４）のベース
・エミッタ間電比とは互いに等しい。従って入力端子（
１１）の直流電位と出刃端子（１２）の直流電位とが等
しくなりこれら入出力端子（１１）、（１２）間に直流
電位差を生じることがない。

更に、トランジスタ（１３）のベース・エミッタ聞電圧
が温度によって変化しても、トランジスタ（１４）のベ
ース・エミッタ間電圧も同時に変化するので温度変化に
よって人出刃端子（１１）、（１２）間に直流電位差が
生じることがない。

更に、第１図の回路と比較すると、歪率の最小値は第４
図に示す如＜　０．０１％程度となゲζ、歪率が改善さ
れると共に、ダイナミックレンジも拡大される。

尚、トランジスタ（１５）、（１６）の各エミッタに抵
抗値の等しい抵抗器（数百Ω〜ｌｋΩ）を接続すること
ができるが、その場合には直線性が良好となり、且つノ
イズを減少させることができる。

ところで斯る第３図のボルテージフォロアにおいて、負
荷抵抗器（２０）を小さくするに従って、第４図に示す
ごとく歪率特性曲線ＴＨＤのる側の部分が矢印ａ方向に
ｉ１１％化し、ダイナミックレンジが狭くなるという欠
点がある。そこで定電流源を構成するトランジスタ（１
９）の定電流１ｏを無理に増大させると、歪率は良好と
なるが、その代わりに消貿電力か大となると共に、ノイ
ズが増加して好ましくない。

発明の目的 斯る点に鑑み本発明は第３図に示したごときボルテージ
フォロアの改良に係わり、特に負荷抵抗器の抵抗値が小
さくても歪率が悪化せず、又、ダイナミックレンジが狭
くならず、しかもノイズの増加の虞のないボルテージフ
ォロアを提案せんとするものである。

発明の概要 本発明によるホルテー・ジフォロアはベースに人力信号
が供給されるトランジスタと、このトランジスタのエミ
ッタに接続された定電流源と、トランジスタのコレクタ
に接続されてそのコレクタ電流のｎ（＞１）倍の電流を
折り返す電流折返回路と、この電流折返回路及び定電流
源間に接続され、折返電流が流された時、順方向降−ト
電圧がトランジスタのベース・エミッタ間電圧と等しく
なる様構成されたダイオードとを有し、電流折返回路及
びダイオードの接続中点より出力信号を得る様にしたも
のである。

斯る本発明によれば、負荷抵抗器の抵抗（ｉ＋￥が小さ
くても歪率が悪化せず、ダイナミックレンジが狭くなら
ず、しかもノイズの増加の虞のないボルテージフォロア
を得ることができる。

実施例 以下に第５図を参照して本発明のＩＣ化に好適な一実施
例を説明するも、第５図において、第３図と対応する部
分には同一符号を付して重複説明を省略する。電流折返
回路（２１）は、特性の等しいＰＮＰ形のトランジスタ
（１５）、（１６１）、（１６２）、（，１６３）　　
・・・　（１６ｎ）及びその各エミッタと正電源子Ｂと
の間に接続された抵抗値の等しい抵抗器（２３）、（２
４１）、（２４２）、（２４３）・・・　（２４ｎ）か
ら構成されている。但し、トランジスタ（１５）はその
コレクタ・ベース間が直結されてダイオードとされてい
る。そして、トランジスタ（１５）、（１６＋　）、（
１６２）、（１６３）　　・・・　（１６ｎ）の各ベー
スは共通に接続され、トランジスタ（１６１）、（１６
２）、（１６３）　　・・・（１６ｎ　）の各コレクタ
は共通に接続されている。

又、ダイオード（１４）はトランジスタ（１３）と同特
性のＮ　Ｐ　Ｎ形のトランジスタ（１４１）、（１４２
）、（１４３）　　・・・　（１４ｎ）から構成され、
夫々各コレクク及びベースが直結されてダイオードとさ
れ、各トランジスタ（１４１）、（１４２）、（１４３
）　　・・・　（１４ｎ）の各コレクタが共通接続され
”ζ電流折返回路（２１）の各トランジスタ（１６１）
、（１６２）、（１６３）　　・・・　（１６ｎ）の各
コレクタに接続され、各エミッタが共通接続されてトラ
ンジスタ（１３）のエミッタ及びトランジスタ（１９）
のコレクタに接続される。更にトランジスタ（１４１）
、（１４２）、（１４３）　　・・・　（１４ｎ　）の
各コレクタの共通接続点が出力端子（１２）に接続され
る。

しかして、定電流源（１７）の定電流をＴｏとすると、
トランジスタ（１３）のコレクタにばＩ　ｏ　／　２の
電流が流れ、電流折返回路（２１）からは゛ダイオード
（１４）に対しｎｌｏ／２の折返電流が流れる。

従って、定電流源を構成するトランジスタ（１９）のコ
レクタには（ｎ＋１）　　・Ｉ　ｏ　／　２の定電流が
流れるごとになる。又カレントミラー回路（２２）にあ
っては、トランジスタ（１８）及び（１９）のコレクタ
電流が１：（ｎ＋１）／２となる様に、トランジスタ（
１８）及び（１９）のエミッタ面積をこれと同じ比にす
るか、又は、抵抗器（２５）及び（２６）の逆数の比を
これと同じにする。

斯る第５図のボルテージフォロアによれば、負荷抵抗器
（２０）の抵抗値の小ささに応じて電流折返回路（２１
）のトランジスタ（１６）の個数及びダイオード（１４
）の個数を増やすことにより、負荷抵抗器【２０）の抵
抗値が小さくなっても歪率が悪化したり、グイナミソク
レンジが狭くなることばない。面、歪率の最小値は０．
００１％程度となる。

又、定電流源を構成するトランジスタ（１９）に過大な
電流を流す必要がないので、これによって消費電力が増
大したり、ノイズが増加したりする虞もない。

次に第６図を参照して、本発明のＩＣ化に好適な他の実
施例を説明するも、第６図において第５図と対応する部
分には同一符号を付して重複説明を省略する。この実施
例では、電流折返回路（２１）においてトランジスタ（
１６）を１１固のみにし、且つトランジスタ（１５）及
び（１６）の特性を同じくし、エミッタ抵抗器（２４）
の抵抗値をエミッタ抵抗器（２３）の抵抗値の１／ｎに
設定した場合である。この場合においても電流折返回路
（２１）の折返電流はｎｌｏ　／　２になる。尚、ダイ
オード（１４）の構成は第５図と同様である。

又、第５図のボルテージフォロアの変形例とし一〇、次
の様な構成も取り得る。即ち、電流折返回路（１６）と
して特性の等しいトランジスタ（１５）及び（１６）を
夫々１個ずつ設け、しかもその各エミッタ抵抗器（２３
）、（２４）の抵抗値を等しくする。そして、トランジ
スタ（１６）のエミッタ面積をトランジスタ（１５）の
エミッタ面積のｎ倍にする。又、トランジスタ（１３）
と同じ特性のダイオード構成のトランジスタ（１４）を
夫々１個ずつ設け、トランジスタ（１４）のエミッタ面
積をトランジスタ（１３）のエミッタ面積のｎ倍にする
。この様にしても、そきの作用効果は第５図と同様とな
る。

尚、上述においては、ダイオード（１４）、（１５）、
（１８）としてＩＣ化に好適な、トランジスタのコレク
タ・ベース間を直結したダブルジャンクション形のダイ
オードを用いた場合について述べたが、ディスクリート
回路の場合はシングルジャンクション形のダイオードを
用い′ζもよい。

又、本発明は２電源方式に限らず、■電源方式も可能で
ある。

次に第７図を参照して本発明によるポルチーシフＡロア
の応用回路を説明する。第７図は本発明によるボルテー
ジフォロアをバイパスフィルタ（アクティブフィルタ）
に適用した場合である。

（３１）及び（３２）は夫々バイパスフィルタの入力端
子及び出力端子である。（３３）は上述した、本発明に
よるボルテージフォロアを示す。入力端子（３１）がコ
ンデンサ（３４）　−（３５）を通じてボルテージフォ
ロア（３３）の入力端子（１１）に接続される。入力端
子（１１）が抵抗器（３６）を通じて接地される。出力
端子（３２）　、即ちボルテージフォロア（３３）の出
力端子（１２）が帰還抵抗器（３７）を通してコンデン
サ（３４）、（３５）の接続中点に接続される。ｊυ［
るバイパスフィルタの特性の傾斜部の傾きは、−１２ｃ
ｌＢ／　ｏｃｔとなる。

次に本発明によるボルテージフォロアをローパスフィル
タに適用した場合の実施例について説明するも、第８図
において第７図と対応する部分に同一符号をイ」シて説
明する。入力端子（３１）を抵抗器（３８）　−（３９
）を通じて入力端子（１１）に接続する。入力端子（１
１）をコンデンサ（４０）を通じて接地する。出力端子
（３２）即ちボルテージフォロア（３３）の出力端子（
１２）を帰還コンデンサ（４１）を通じて抵抗器（３Ｂ
）及び（３９）の接続中点に接続する。斯るローパスフ
ィルタの領♀ミ）部の傾きは一１２ｄＢ／　ｏｃｔとな
る。

又、第７図のバイパスフィルタの後段又は前段に第８図
のローパスフィルタを縦続接続することにより、両像斜
部の傾きが夫々−１２ｄＢ／　ｏｃｔのバンドパスフィ
ルタを得ることができる。これらアクティブフィルタは
ボルテージフォロア（３３）の人力インピーダンスが商
いので、良好なアクティブフィルタとなる。

発明の効果 上述せる本発明によれば、第３図に述べたボルテージフ
ォロアに比較して、負荷抵抗器の抵抗値を小さくしても
歪率が恕化せ′」”、ダイナミックレンジが狭くならず
、又、定電流源の電流を過大に増大させる必要がないの
で、ノイズが増加したり消ｖＲ電力増大する虞もない。

【図面の簡単な説明】

第１図は従来のボルテージフォロアを示す回路図、第２
図はその歪率及びノイズレベル率の特性をボず特性曲線
図、第３図は他の従来のボルテージフォロアを示す回路
図、第４図はその説明に供する歪率及びノイズレベル率
の特性を示す特性曲線図、第５図及び第６図は夫々本発
明の各実施例を示す回路図、第７図及び第８図は本発明
によるボルテージフォロアを応用したバイパスフィルタ
及びローパスフィルタを示す回路図である。 （１３）はトランジスタ、（１４）はダイオード、（１
９）は電流源を構成するトランジスタ、（２１）は電流
折返回路である。 第１図 ｐ 第３図　　　　　第冬図 會゛Ｂ 第５図

Claims (1)

【特許請求の範囲】
1. ベースに人力信号が供給されるトランジスタと、該トラ
   ンジスタのエミッタに接続された定電流源と、上記トラ
   ンジスタのコレクタに接続され°ζそのコレクタ電流の
   ｎ　（＞１）倍の電流を折り返す電流折返回路と、」二
   記電流折返回路及び上記定電流源間に接続され、上記折
   返電流が流された時、順方向降−ト電圧が上記１−ラン
   ジスタのベース・エミッタ間電圧と等しく成る様に構成
   されたダイオードとを有し、上記電流折返回路及び上記
   タイオードの接続中点より出力信号を得る様にしたこと
   を特徴とするボルテージフォロア。