JPH0451515A - 半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、半導体装置の製法に関する。

〔発明の概要〕

本発明は、半導体装置の製法において、半導体基体に不
純物をイオン注入する工程と、窒素雰囲気中で不純物を
拡散する工程と、不純物拡散の温度より低温度で酸化処
理して基体表面に結晶欠陥をとり込む膜厚の酸化膜を形
成する工程を有することにより、イオン注入に基因した
結晶欠陥の発生を防止するようにしたものである。

〔従来の技術〕

第４図は一般的な縦型ｐｎＰトランジスタの構成を示す
。この縦型ｐｎｐ　）ランジスタ（１）は、Ｐ形半導体
基板（２）の−主面にｎ影領域（３）、該ｎ影領域（３
）内にｐ形埋込み層即ちコレクタ領域（４）を形成した
後、ｎ形エピタキシャル層（５）を成長し、次いでコレ
クタ領域（４）に達するＰ形ブラングイン領域（６）を
形成して之に囲まれたｎ形ベース領域（７）を形成しく
なお、ベース領域（７〕としてはエピタキシャル層（５
）に之より高濃度のｎ影領域（８）を形成して構成され
る）、さらにｐ形エミッタ領域（９）、ｐ形コレクタ取
出し領域（１０）、及びｎ形ベース取出し領域（１１）
を形成して構成される。（１２）はＳｉｎｇ等による絶
縁膜、（１３）はエミッタ電極、（１４）はベース電極
、（Ｉ５）はコレクタ電極を示す。

この構成においては、例えばボロンのイオン注入により
コレクタ領域（４）を形成するが、このイオン注入時に
ボロンをＩ　Ｘ１０１５ｃｍ−”程度まで濃度を上げる
と、ＧＳＦ等の結晶欠陥が発生し、エピタキシャル成長
後にＧＳＦ（三角の結晶欠陥）として観測され、コレク
タ・エミッタ間の耐圧が低下しリーク電流発生を招く。

従来は、この対策として、例えば （ｉ）　　薄いＳｉＯ□膜を通してイオン注入する時の
Ｓｉｎ、膜厚を適正化してイオン注入直後の表面濃度を
適正化する、 （１１）　　埋込み層によるコレクタ領域の形成は一般
に１２００°Ｃ程度の高温で拡散が行われるが、第５図
に示すような拡散プログラムを構成し、まず、Ｎ２雰囲
気中、８０分の熱処理で不純物拡散を行い、次に、０□
雰囲気中、１３分の熱処理、最後のＨ２と０□の混合ガ
ス雰囲気（以下Ｈ２１０□雰囲気という）中、２７分の
熱処理で表面にＳｉＯ□膜を形成してこの５ｉＯｚ膜中
にイオン注入時の結晶欠陥層（ダメージ層）を取り込む
、 等の方法がとられている。

［発明が解決しようとする課題］ しかしながら、上述の（ｉ）、（ｉｉ）で示す方法にお
いては対策が未だ不充分であり、結晶欠陥発生にばらつ
きが見られ、トラブルの原因となっている。又、これら
の方法においては結晶欠陥の発生によりコレクタ領域（
４）の高濃度化が図れず、電流特性の面で性能低下して
しまう。この原因は、１２００°Ｃ程度の高温で、Ｎ２
雰囲気中での拡散と酸化を連続して行っている為に酸化
時の０□の供給によりダメージを核としたＧＳＦ　（結
晶欠陥）がＳｉＯ□膜の膜厚以上に成長してしまい、ダ
メージ層を酸化膜（Ｓ　ｉ　Ｏｚ膜）中に取り込んでも
ＧＳＦが残存してしまう為に結晶欠陥が発生すると考え
られる。

本発明は、上述の点に鑑み、イオン注入による不純物拡
散領域の形成に際し、結晶欠陥の発生を防止できるよう
にした半導体装置の製法を提供するものである。

［課題を解決するための手段］ 本発明は、半導体基体に不純物をイオン注入する工程と
、窒素雰囲気中でこの不純物を拡散する工程と、不純物
拡散の温度より低温度で酸化処理して基体表面に結晶欠
陥をとり込む膜厚の酸化膜を形成する工程を有すること
を特徴とする。

〔作用〕

上述の本発明においては、不純物をイオン注入し、窒素
雰囲気中にて不純物を拡散した後、不純物拡散の温度よ
り低温度で酸化を行うことにより、イオン注入時のダメ
ージを核としたＧＳＦ　（結晶欠陥）の成長を抑えなが
ら、ダメージ層が酸化膜に取り込まれる。この結果、結
晶欠陥の発生が防止される。また、結晶欠陥の発生が防
止できるので、例えば縦型バイポーラトランジスタの埋
込み層によるコレクタ領域の形成に適用した場合、コレ
クタ領域の高濃度化が図られ、電流特性が改善される。

〔実施例〕

以下、第１図乃至第３図を参照して本発明による半導体
装置の製法の実施例を、埋込み層をコレクタ領域とする
バイポーラトランジスタの製造に通用した場合につき説
明する。

第１図Ａに示すように、通常の方法により第１導電形の
半導体基体、本例ではｐ形のシリコン基体（２１）の−
主面に爾後形成するｐ形埋込み層によるコレクタ領域（
２７）とｐ形基体（２１）とを分離するためのｎ影領域
（２２）を形成する。（２３）は基体表面に形成した絶
縁膜例えばＳｉＯ□膜である。

次に、ＳｉＯ□膜（２３）上に所定パターンのレジスト
マスクを形成し、このレジストマスクを介してコレクタ
領域に対応する部分の５ｉＯｚ膜（２３）を選択的にエ
ツチング除去する。そして、第１図Ｂに示すようにこの
エツチングで形成された開口（２４）に臨む基体表面に
イオン注入時のチャンネリング防止及びイオン注入後の
Ｎ２雰囲気での拡散時の窒化防止のために薄い５ｉｎ２
膜（２５）を形成し、この薄いＳｉＯ□膜（２５）を通
してｎ影領域（２２）内にｐ形不純物例えばボロン（Ｂ
”）　（２６）をイオン注入する。（２６ａ）はボロン
イオン注入領域を示す。

次に、１２００’Ｃ程度の高温のＮ２雰囲気中にて例え
ば１１０分、熱処理してイオン注入されたボロンを拡散
し、第１図Ｃに示すように、Ｐ形コレクタ領域（２７）
を形成する。（２８）はイオン注入によるダメージ層で
ある。

その後、１２００℃程度の拡散温度よりも低温度例えば
９００°Ｃから１１００°Ｃの温度で酸化処理してコレ
クタ領域（２７）の表面に初期の薄い５ｉＯｚ膜（２５
）を含めてイオン注入のＲｐ＋（４ΔＲρ〜５ΔＲρ）
程度の深さｄまで（但しＲｐはイオン注入のピーク濃度
位置、ΔＲｐはピーク濃度位置のばらつき分）Ｓｉｎ２
中へ取り込み可能な膜厚ｔのＳｉＯ２膜（２９）を形成
する。この低温酸化処理により酸化時の結晶欠陥（Ｏ３
Ｆ）の成長が抑えられ且つイオン注入時のダメージ層（
２８）が５ｉｎ２膜（２７）中に取り込まれる。

ここで、拡散及び酸化のプログラムは、第２図に示すよ
うに拡散と酸化を分離して行う方法、或は第３図に示す
ように拡散と酸化を同一プログラム中で連続して行う方
法のいずれでもよい。即ち、第２図のプログラム例では
拡散炉においてＮ２雰囲気中、１２００″Ｃ１１１０分
のボロン拡散を行い、次に酸化炉においてＨ２１０２雰
囲気中、９００〜１１００℃の酸化処理を行う。酸化処
理の時間Ｘは適宜選択される。また、第３図のプログラ
ム例では同一熱処理炉内で、まず炉内をＮ２雰囲気とし
１２００℃、１１０分のボロン拡散を行い、続いてＨ２
１０２雰囲気ムこ置換して９００〜１１００”Ｃの酸化
処理を行う。

これ以後は、第１図Ｅに示すように、通常と同様にｎ形
のエピタキシャル層（３１）を成長し、次にコレクタ領
域（２７）に達するｐ゛プランニング領域３２）を形成
してベース領域（３３）を形成する。このベース領域（
３３）はエピタキシャル層（３１）と之より濃度の高い
ｎ影領域（３４）とにより構成される。次に、ｐ形エミ
ッタ領域（３５）及びｐ形コレクタ取出し領域（３６）
を形成し、さらにベー　大領域（３３）にベース取出し
領域（３７）を形成する。そして表面に形成したＳｉＯ
□膜（３８）をバターニングし、例えばＡ！によるエミ
ッタ電極（３９）、ベース電極（４０）及びコレクタ電
極（４１）を形成して目的の縦型ｐｎｐトランジスタ（
４２）を得る。

かかる製法によれば、埋込み層によるコレクタ領域（２
７）を形成するために、ボロンをイオン注入した後、拡
散処理し、続いて酸化処理を行う工程において、その酸
化工程では拡散温度より低温度で酸化を行うことにより
、ボロンイオン注入時のダメージを核とした結晶欠陥（
Ｏ３Ｆ）の成長を抑えながら、ＳｉＯ□膜（２９）中に
イオン注入によるダメージ層（２８）を取り込むことが
でき、この結果、結晶欠陥の発生を防止することができ
る。そして、結晶欠陥の発生が防止できることにより、
コレクタ領域（２７）の高濃度化を図ることができ、従
って、電流特性を改善することができる（ＶＣＥ＋ＳＡ
丁１　の低減、使用電流域の拡大）。尚、上側では縦形
ｐｎｐ　トランジスタにおけるボロン（Ｂ゛）のイオン
注入について述べたが、その他、Ｐ゛Ｓｂ”　、Ａｓ”
等のイオン注入時のダメージ層の除去を目的としたＳｉ
ｎ、膜の形成に適用できるものである。

〔発明の効果〕

本発明によれば、イオン注入時のダメージを核とした結
晶欠陥の成長を抑えて酸化膜にダメージ層をとり込むよ
うにしたことにより、結晶欠陥の発生を防止することが
でき、特性の良い半導体装置を製造することができる。

また、埋込み層によるコレクタ領域を有するバイポーラ
トランジスタの製造に適用した場合にはイオン注入によ
るコレクタ領域の高濃度化が図れるので電流特性の改善
を図ることができるものである。

【図面の簡単な説明】

第１図は本発明による半導体装置の製法の一例を示す工
程順の断面図、第２図及び第３図は拡散及び酸化プログ
ラムの例を示す線図、第４図は一般の縦型ｐｎｐ）ラン
ジスタの構成図、第５図はその拡散及び酸化プログラム
の例を示す線図である。 （２１）は半導体基体、 （２６）はボロンイオン注入、 （２７）はコレクタ領域、 （２８）はダメージ層、 （２９）は ｉ ０□ 膜である。 代 理 人 松 隈 秀 盛 第３図 ａ：ｐｎｐトラ〉ジλり ♂１９７

Claims (1)

【特許請求の範囲】
1. 　半導体基体に不純物をイオン注入する工程、窒素雰囲
   気中で上記不純物を拡散する工程、上記不純物拡散の温
   度より低温度で酸化処理して上記基体表面に結晶欠陥を
   とり込む膜厚の酸化膜を形成する工程を有することを特
   徴とする半導体装置の製法。