JPH0451528A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【Ｍ梁上の利用分野】

本発明は、微細な絶縁ゲート型電界効果トランジスタを
有する半導体装置及びその製造方法に関する。

【従来の技術】

ＭＯ８構造のデバイスにとって、高集積化と高速比を実
現する上での課題として、微細化とともに、拡散層面積
の縮小を挙げることができる。デバイスの微細化に伴っ
て電源電圧が（１／Ｋ）になると仮定すると、電界一定
の比例縮小側では、拡散層の面積が（１／Ｋ”　）にな
り、空乏層幅は基板濃度の増加に伴って（１／Ｋ）にな
るが、拡散層容量も（１／Ｋ）になるので、容量は減っ
てデバイス特性の向上が約束される。 すなわち、ゲートセルファラインプロセスによるＭＯ８
型電界効果トランジスタでは、最小線幅のアクティブ領
域と、同じく最小線幅のゲート電極を交叉させることで
、１つのトランジスタを形成することができ、この最小
面積のトランジスタを比例縮小してゆけばよい。しかし
、実際には、様々なプロセスマージンを設計に考慮しな
ければならないため、拡散層面積をルールに従って小さ
くするのは困難である。 なお、この種の装置に関連するものとしては、例えば、
Ｒ，Ｓ、Ｍｕ　ｌ　ｌ　ｅ　ｒ、Ｔ、Ｋａｍｉ−ｎｓ著
デバイス　エレクトロニクス　フォア　インテグレーテ
ッド　サーキット　セカンドエデイジョン　（ジョン　
ウィリー社、１９８６）ＪＪ４４４　Ａ＋４４９頁（Ｄ
ｅｖｉｃｅ　Ｅｌｅｃｔｒｏｎｉｃｓ　ｆｏｒ　Ｉｎｔ
−ｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ　２ｎｄ　ｅｄｉ
ｔｉｏｎ　、Ｊｏｈｎ　Ｖｉｌｅｙ　＆５ｏｎｓ、Ｉｎ
ｃ、１９８６）等が挙げられる。

【発明が解決しようとする課題】

第２図は、基本的なＭＯ８型電界効果トランジスタの断
面図及び平面レイアウト図である。基本的なＭＯ８型電
界効果トランジスタは、第２図をもとに説明すると、選
択的な酸化により素子間分離酸化膜３４を形成し、これ
により規定されたアクティブ領域に合わせてゲート電極
３６を形成し。 ゲート電極をマスクとして、イオン打ち込み法によりア
クティブ領域にソース及びドレインとなる拡散層３８を
形成し、さらに絶縁膜を被着した後。 この拡散層及びゲート電極にコンタクトホール６５を開
口し、配線を形成することで作られている。なお、図に
おいて４７は配線層、６２は、素子間分離酸化膜３４を
成長させるためのマスク層である。 上記の基本プロセスにおいて考えると、拡散層面積を増
大させているのは、（１）アクティブ領域とゲート電極
とを重ねるときの位置合わせずれに対する余裕の確保と
、（２）開拡散層へコンタクトホールを合わせる際の、
コンタクトホールとゲート電極の位置合わせずれに対す
る余裕の確保との２つの要因である。 拡散層領域を小さくし、寄生容量を低減することでデバ
イス特性を改善するには、この２つの位置合わせ余裕を
不要とするプロセス、デバイス構造が必要である。 さらに上記従来例においては、ゲート電極はアクティブ
領域と位置合わせにより形成しているため、ソース及び
ドレインを構成する拡散層がゲート電極に対して必ずし
も対称の位置に形成されなかった。 本発明の目的は、拡散層領域を小さくし、寄生容量を低
減させた絶縁ゲート型電界効果トランジスタを有する半
導体装置及びその製造方法を提供することにある。

【課題を解決するための手段】

上記目的は、（１）第１導電型の半導体基板内に設けら
れ、基板とは導電型の異なる第２導電型のソースとドレ
インを構成する拡散層と、該拡散層と電気的に接続され
た導電性の配線層と、該基板とは絶縁膜を介して配置さ
れたゲート電極とを有し、該ゲート電極によって、該拡
散層間を流れる電流を制御する絶縁ゲート型電界効果ト
ランジスタを有する半導体装置において、該ソースとド
レインを構成する拡散層の該ゲート電極の側の端と、そ
の逆の側の端とはそれぞれ該ゲート電極の中心に対して
対称であることを特徴とする半導体装置、（２）上記１
記載の半導体装置において、該絶縁ゲート型電界効果ト
ランジスタを他の素子と電気的に分離するため設けられ
た素子間分離絶縁膜は、厚さの異なる複数の領域よりな
ることを特徴とする半導体装置、（３）第１導電型の半
導体基板内に設けられ、基板とは導電型の異なる第２導
電型のソースとドレインを構成する拡散層と、該拡散層
と電気的に接続された導電性の配線層と。 該基板とは絶縁膜を介して配置されたゲート電極とを有
し、該ゲート電極によって、該拡散層間を流れる電流を
制御する絶縁ゲート型電界効果トランジスタ及び該絶縁
ゲート型電界効果トランジスタを他の素子と電気的に分
離するため設けられた素子間分離絶縁膜を有する半導体
装置において、該拡散層と該配線層は導電性の接続層を
介して電気的に接続し、該接続層は、該素子間分離絶縁
膜の一部と、該ゲート電極の一部との上に延びて配置さ
れていることを特徴とする半導体装置、（４）第１導電
型の半導体基板内に設けられ、基板とは導電型の異なる
第２導電型のソースとドレインを構成する拡散層と、該
拡散層と電気的に接続された導電性の配線層と、該基板
とは絶縁膜を介して配置されたゲート電極とを有し、該
ゲート電極によって、該拡散層間を流れる電流を制御す
る絶縁ゲート型電界効果トランジスタ及び該絶縁ゲート
型電界効果トランジスタを他の素子と電気的に分離する
ため設けられた素子間分離絶縁膜を有する半導体装置に
おいて、該素子間分離絶縁膜の該ゲート電極の側面と対
向する端と、該拡散層の該ゲート電極の側の端とは、そ
れぞれ該ゲート電極により規定される位置に配置されて
いることを特徴とする半導体装置、（５）上記３又は４
記載の半導体装置において、上記素子間分離絶縁膜は、
厚さの異なる複数の領域よりなることを特徴とする半導
体装置、（６）第１導電型の半導体基板表面に、各素子
を電気的に分離するための素子間分離絶縁膜を成長させ
る工程１、絶縁ゲート型電界効果トランジスタのゲート
絶縁膜を成長させる工程２、ゲート電極となる導体層と
少なくとも１層の第１の４！！縁膜を堆積し、それらを
所望のゲート電極形状に加工する工程３、基板全面に第
２の絶縁膜を堆積し、異方性ドライエツチングによりゲ
ート電極の側壁に第２の、Ｉ！縁膜を残す工程４、該第
２の絶縁膜をマスクとして第２の素子間分離絶縁膜を成
長させる行程５．該第２の絶縁膜を除去する工程６、少
なくとも該第２の素子間分離絶縁膜とゲート電極とをマ
スクに、基板とは導電型の異なる第２導電型の不純物を
イオン打ち込みして拡散層を形成する工程７、第３の絶
縁膜を堆積し、異方性ドライエツチングによりゲート電
極の側壁に第３の絶縁膜を残す工程８．少なくとも該第
３の絶縁膜と第２の素子間分離絶縁膜とをマスクとして
該拡散層にさらに第２導電型の不純物を導入し、ソース
及びドレインを形成することを特徴とする半導体装置の
製造方法、（７）上記６記載の半導体装置の製造方法に
おいて、上記＠２導電型の不純物を導入する方法は、上
記拡散層の上に形成された第２導電型の不純物を含む半
導体層からの拡散により行われることを特徴とする半導
体装置の製造方法、（８）第１導電型の半導体基板表面
に、各素子を電気的に分離するための素子間分離絶縁膜
を成長させる工程１、絶縁ゲート型電界効果トランジス
タのゲート絶縁膜を成長させる工程２．ゲート電極とな
る導体層と少なくとも１層の第１の＃！縁膜を堆積し、
それらを所望のゲート電極形状に加工する工程３、基板
全面に第２の絶縁膜を堆積し、異方性ドライエツチング
によりゲート電極の側壁に第２の絶縁膜を残す工程４、
該第２のｌＩ！縁膜をマスクとして第２の素子間分離絶
縁膜を成長させる行程５．該第２の絶縁膜を除去する工
程６、少なくとも該第２の素子間分離絶縁膜とゲート電
極とをマスクに、基板とは導電型の異なる第２導電型の
不純物をイオン打ち込みして拡散層を形成する工程７．
第３の絶縁膜を堆積し、異方性ドライエツチングにより
ゲート電極の側壁に第３の＃！縁膜を残す工程８、耐熱
性有機絶縁物膜を堆積する工程９、耐熱性有機絶縁物膜
にコンタクトホールを開口する工程１０．少なくともコ
ンタクトホール内に第２導電型の半導体層を堆積する工
程１１、該半導体層上に導電材を堆積する工程１２．異
方性ドライエツチングによりコンタクトホール内の導電
材を残し、他の導電材を除去する工程１３、異方性ドラ
イエツチングによりコンタクトホール内の半導体層を残
し、他の半導体層層を除去する工程１４、耐熱性有機絶
縁物膜を除去する工程１５、第４の絶縁膜を堆積する工
程１６、該第４の絶縁膜をエッチバックして上記導電材
の表面を露出させる工程１７及び上記導電材と接続する
配線層を形成する工程１８を有することを特徴とする半
導体装置の製造方法によって達成される。 第１図に本発明の絶縁ゲート型電界効果トランジスタの
一例の構造を示した。ここでは、上記拡散層の面積を大
きくしている２つの要因に対して、小さな拡散層に対し
て配線層と接続する接続層４６′が自己整合的にコンタ
クトする構造と、素子間分離絶縁膜を２段酸化する自己
整合化プロセスにより対応した。 この特徴をデバイス形成プロセスにそって以下にまとめ
る。 アクティブ領域を分離する素子間分離絶縁膜は一度に形
成するのではなく、初めに主にゲート電極と直行する方
向に対して素子間分離酸化膜３４を形成し１次にゲート
電極３６形成後、ゲート電極３６とその側壁（図示せず
）をマスクに、ゲート電極と平行方向に選択酸化するこ
とでゲート電極に自己整合的に第２の素子間分離酸化膜
５２を形成する。これにより、最小のアクティブ領域が
実現される。 この小さなアクティブ領域に作られる拡散層に対して合
わせ余裕を置かずにコンタクトホールを形成するため、
拡散層３８に接触する多結晶シリコン４３は、ゲート電
極形成直後に作るのではなく、−旦平坦な耐熱性有機絶
縁膜４１（第３図ｄ参照）を堆積し、拡散層を露出させ
るためのコンタクトホールを開口した後に、コンタクト
ホール内壁に被着させる。堆積したときには、この多結
晶シリコンは１層間膜である上記耐熱性有機絶縁膜の表
面でつながっているが、コンタクトホール内の空間をタ
ングステン等の金属で埋めた後に。 上記耐熱性有機絶縁膜の表面よりわずかに掘り下げるエ
ッチバック法を適用することで、自己整合でコンタクト
ホール毎に分離される。 本構造では、ゲート電極３６を耐熱性有機絶縁膜で埋め
た後に、拡散層面積よりも寸法の大きなコンタクトホー
ルを開口しなければならない。また、このコンタクトホ
ールは、微細なトランジスタでは、ゲート電極３６や素
子間分離酸化膜３４．５２に重なるのは当然である。こ
のため、コンタクトホールの開口時に、素子間分離酸化
膜３４と。 ゲート電極を被っている酸化膜３７．３９が削られない
ようにすることが必要となるが、本方式で用いるように
耐熱性有機絶縁膜は酸素プラズマで加工でき、酸化膜は
酸素プラズマの加工耐性が極めて高いため、耐熱性有機
絶縁膜に対するコンタクトホール開口の加工は下地を削
る二となく、段差部でも自由に行うことができる。

【作用】

本発明の半導体装置は、デバイスの動作上は負荷であり
ながら、実際には加工上の制約から従来の半導体装置で
は設けられていたトランジスタの拡散層の不要部分を取
り除いている。すなわち、素子間分離酸化膜の形成はゲ
ート電極と自己整合化することでプロセスの加工マージ
ンを不要なものとし、さらに有機膜を用いてコンタクト
ホールを開口するので、コンタクトホールのパターン形
成は、下地を全く削ること無く行うことができるため、
ここでのプロセスマージンが不要となる。 よって、拡散層の大きさを決めるゲート電極と配線層へ
のコンタクトホールがともにマージンをもつ必要がなく
、最小の拡散層面積を実現できる。

【実施例】

実施例１ 本発明の実施例を第３図（ａ）から第３図（ｇ）を使っ
て、詳細に説明する。 第３図（ａ）に示したように、単結晶半導体基板にＮ型
のＭＯＳ）−ランジスタとＰ型のＭＯＳトランジスタが
作られるウェル領域を、公知のイオン打ち込み法と熱処
理法によって形成する。ここではＮ型Ｍ−、ＯＳを例に
説明を行う。基板３１は。 ボロンを含むＰ型のシリコン基板で、約１０Ω・備の抵
抗率であり、Ｎ型のＭＯＳトランジスタが作られるＰ型
ウェル３２は、約１０１５／ｃｎ３の濃度のボロンを含
む。さらに、同図に示しであるように、素子間分離酸化
膜３４は約４００ｎｍの厚みに公知の熱酸化法で成長さ
せる。この酸化膜の下にできるリーク電流のパスを無く
すために、酸化膜の成長前に、不純物としてボロンを導
入したが、酸化膜の成長後でもよい。 次に、約１０ｎｍのゲート酸化膜３５を熱酸化法で成長
させた後、ゲート電極３６とその上層に。 酸化膜３７と窒化膜３３をＣＶＤ法で堆積する。 ここでは、ゲート電極３６には、約１１００ｎの厚みの
高濃度のＰを含む多結晶シリコンを用し１ているが、こ
れは、多結晶シリコンとシリサイドの積層膜であるポリ
サイドや、タングステン等の金属であっても構わない。 また、Ｎ型ＭＯＳトランジスタとＰ型ＭｏＳトランジス
タとで、ゲート電極の導電型が異なっていても構わない
ことは言うまでもない、なお、ゲート電極を被っている
酸化膜３７の膜厚は、約１５０ｎｍ、窒化膜３３の膜厚
は約１５０ｎｍである。 本発明の特徴の一つは、コンタクトホール自己整合プロ
セスにより形成する点である。ゲート電極上へのコンタ
クトホールも拡散層と同時に形成するため、この窒化膜
３３を堆積するまえに、ゲート電極上へのコンタクトホ
ール形成部の酸化膜３７をレジスト法を用いて除去する
。このパターニングは素子間分離酸化膜上で行えばよく
、そのため拡散層のレイアウトに影響することはない。 ゲート電極３６をその上の酸化膜３７、窒化膜３３と共
に同図中に示したようにパターニングする。 次に（第３図（ｂ））に示すように、熱酸化により約５
ｎｍの酸化膜（図示せず）をゲート電極側面に形成し、
窒化膜５１をＣＶＤ法で２００ｎｍ堆積後、異方性エツ
チングを行い、ゲート電極側面のみに選択的に窒化膜５
１を残す。 次に（第３図（Ｃ））に示すように、窒化膜３３．５１
をマスクに熱酸化法により厚さ２００ｎｍの第２の素子
間分離酸化膜５２を形成し、その後熱リン酸系によるウ
ェットエツチングにより窒化膜３３．５１を除去する。 素子間分離酸化膜とこのゲート電極をマスクにして、Ｎ
型の不純物であるＡｓを、イオン打ち込み法で導入する
。イオン打ち込み量は、約１０１３／ｃ”である。 次に（第３図（ｄ））に示したように、ウェハー全体に
、段差被覆性の良好な方法で酸化膜３９を堆積し、公知
のドライエツチング法を用いて異方性ドライエツチング
を行なうと、ゲート電極３６の側壁にのみ酸化膜が残り
、ゲート電極が絶縁される。ここで堆積する酸化膜の膜
厚は、６０ｎｍである。なお、ゲート長が微細になり、
不純物の横方向拡散が無視できないトランジスタでは、
この側壁酸化膜３９を形成した後で、１０”／（ｍ”を
越える不純物をイオン打ち込みして、横方向拡散を側壁
酸化膜で相殺するという方法も使える。この場合は前述
した１０１３／ｃｎ”程度の不純物打ち込みは行なわな
い。 また、一般的な集積回路では、寸法の異なるデバイスが
混在しており、また、その用途によって、寸法も異なっ
てくるので、必ずしも、本実施例に示したような微細な
デバイスだけを使用する訳ではない。このため、寸法の
大きなデバイスでは、この工程で拡散層の形成を終了さ
せる必要がある。 ただし、コンタクト形成については、デバイスの寸法に
依らず後述する本発明のプロセスを用いる。 さらに、ＰＩＱ　（ポリイミドイソインドロキナゾリン
ジオン）を塗布し、約５００ｎｍ厚みの耐熱性有機絶縁
物膜４１を形成すると表面はほぼ平坦になる。 次に第３図（ｅ）に示すように、この耐熱性有機絶縁物
膜４１の上に酸化膜系の塗布膜（図示せず）を形成し、
さらにホトレジストを塗布してコンタクトホールのレジ
ストパターン（図示せず゛）を作る。この行程図は省略
しである。この方法は多層レジスト法として最下層の膜
にＰＩＱを用いたものと同じである。耐熱性有機絶縁物
膜４１へのコンタクトホールの開口は、レジストパター
ンを下地酸化膜系塗布膜に転写し、これをマスクに耐熱
性有機絶縁物膜４１を酸素プラズマにより加工する。酸
素プラズマでは下地となる酸化膜及びシリコンは全く削
られないため、従来のコンタクトホール形成時に起こる
下地削れの問題は回避することができる。残った酸化膜
系塗布膜をエツチングし、露出した拡散層表面をフッ硝
酸系希釈液で洗浄してドライエツチングによる損傷層を
除去した後、公知のＣＶＤ法で多結晶シリコン４３を５
０ｎｍの厚みに堆積する。膜厚はコンタクトホール径（
本実施例では０．２５μｍ）に依存し、少なくとも、コ
ンタクトホールが埋まらない厚さである。 さらに、図では省略しであるが、レジストマスクを用い
て、それぞれの拡散層と伝導型の同じ不純物のＡｓを、
イオン打ち込み法で導入する。これにより不純物を拡散
させ、拡散層３８を形成する。 レジストマスクを除去し、表面を洗浄した後、表面全体
にタングステン４６を堆積し、コンタクトホール内にも
埋め込む。 次に第３図（ｆ）に示すようにタングステン４６を多結
晶シリコン４３表面が露出するまでエッチバックしてコ
ンタクトホール内部に詰め込まれたタングステンを接続
層４６′として残す。さらに多結晶シリコン４３をエッ
チバックし、耐熱性有機絶縁物膜４１の表面を露出させ
、拡散層に接触する多結晶シリコンをそれぞれ分離独立
させコンタクトホールを分離する。この後耐熱性有機絶
縁物膜４１をアッシャにより除去する。 次に、第３図（ｇ）に示したように、下地として形状被
覆性のよい酸化膜（図示せず）を５０ｎｍ堆積し、つい
で眉間酸化膜としてＢＰＳＧ　（ボロンリンガラス）５
４を堆積して、熱処理を行なう。 この熱処理で、表面はほぼ平坦になる。この際、上記酸
化膜によりＢＰＳＧから多結晶シリコンへの不純物混入
を防ぐことができる。熱処理により平坦化してからエッ
チバックして、接続層４６′のタングステン表面を露出
させる。そのあとで、表面全体に配線層となるタングス
テン５５を堆積してパターンニングを行い、第１図に示
した配線層４７を形成する。この後、必要に応じて配線
工程を繰り返すが、ここでは省略しである。このように
して第１図に示したトランジスタを製造した。 第４図は、本発明のトランジスタの平面パターンを５コ
ンタクト層まで示したものである。ここで、６２は、素
子間分離酸化膜を成長させるためのマスク層、３６は、
ゲート電極、６５は、コンタクトホール、６６は、ゲー
ト電極上のコンタクトホールを開口するため酸化膜除去
用のマスクである。 本発明では、ゲート電極へのコンタクトホール形成のた
め、酸化膜除去工程をはさまなければならない。しかし
、この工程は半自己整合で行なわれるために、それに必
要なマスクは、第４図に示したように、実際のコンタク
トホールに比べて大きなものでよく、微細なＭＯＳトラ
ンジスタの作成に、この工程が支障になることはない。

【発明の効果】

本発明によれば、ゲート電極長が０．３μｍを切るよう
な微細なデバイスでも、自己整合プロセスによって、拡
散層容量の小さな、高性能デバイスが実現できた。また
、従来のトランジスタと違って、拡散層に接する多結晶
シリコンの形成に際して、耐熱性の有機膜を使うためエ
ツチングの際の下地削れを考えなくてよいのも大きな特
徴である。さらにまた、多結晶シリコンからの不純物拡
散法が使えるので１通常のイオン打ち込み法に比べて、
拡散層を薄くすることができた。

【図面の簡単な説明】

第１図は、本発明の一実施例の絶縁ゲート型電界効果ト
ランジスタの断面図、第２図は、従来の絶縁ゲート型電
界効果トランジスタの断面図及び平面レイアウト図、第
３＠は、第１図に示した本発明のトランジスタの製造工
程を示すプロセス工程図、第４図は、その平面レイアウ
ト図である。 ３１・・・基板　　　　　　３２・・・Ｐ型ウェル３３
．５１・・・窒化膜 ３４・・・素子間分離酸化膜 ３５・・・ゲート酸化膜　　３６・・・ゲート電極３７
．３９・・・酸化膜　　３８・・・拡散層４１・・・耐
熱性有機絶縁物膜 ４３・・・多結晶シリコン ４６．５５・・・タングステン ４６′・・・接続層　　　　４７・・・配線層５２・・
・第２の素子間分離酸化膜 ５４・・・ＢＰＳＧ　　　　　６２・・・マスク層６５
・・・コンタクトホール

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の半導体基板内に設けられ、基板とは導
   電型の異なる第２導電型のソースとドレインを構成する
   拡散層と、該拡散層と電気的に接続された導電性の配線
   層と、該基板とは絶縁膜を介して配置されたゲート電極
   とを有し、該ゲート電極によって、該拡散層間を流れる
   電流を制御する絶縁ゲート型電界効果トランジスタを有
   する半導体装置において、該ソースとドレインを構成す
   る拡散層の該ゲート電極の側の端と、その逆の側の端と
   はそれぞれ該ゲート電極の中心に対して対称であること
   を特徴とする半導体装置。 ２、請求項１記載の半導体装置において、該絶縁ゲート
   型電界効果トランジスタを他の素子と電気的に分離する
   ため設けられた素子間分離絶縁膜は、厚さの異なる複数
   の領域よりなることを特徴とする半導体装置。 ３、第１導電型の半導体基板内に設けられ、基板とは導
   電型の異なる第２導電型のソースとドレインを構成する
   拡散層と、該拡散層と電気的に接続された導電性の配線
   層と、該基板とは絶縁膜を介して配置されたゲート電極
   とを有し、該ゲート電極によって、該拡散層間を流れる
   電流を制御する絶縁ゲート型電界効果トランジスタ及び
   該絶縁ゲート型電界効果トランジスタを他の素子と電気
   的に分離するため設けられた素子間分離絶縁膜を有する
   半導体装置において、該拡散層と該配線層は導電性の接
   続層を介して電気的に接続し、該接続層は、該素子間分
   離絶縁膜の一部と、該ゲート電極の一部との上に延びて
   配置されていることを特徴とする半導体装置。 ４、第１導電型の半導体基板内に設けられ、基板とは導
   電型の異なる第２導電型のソースとドレインを構成する
   拡散層と、該拡散層と電気的に接続された導電性の配線
   層と、該基板とは絶縁膜を介して配置されたゲート電極
   とを有し、該ゲート電極によって、該拡散層間を流れる
   電流を制御する絶縁ゲート型電界効果トランジスタ及び
   該絶縁ゲート型電界効果トランジスタを他の素子と電気
   的に分離するため設けられた素子間分離絶縁膜を有する
   半導体装置において、該素子間分離絶縁膜の該ゲート電
   極の側面と対向する端と、該拡散層の該ゲート電極の側
   の端とは、それぞれ該ゲート電極により規定される位置
   に配置されていることを特徴とする半導体装置。 ５、請求項３又は４記載の半導体装置において、上記素
   子間分離絶縁膜は、厚さの異なる複数の領域よりなるこ
   とを特徴とする半導体装置。 ６、第１導電型の半導体基板表面に、各素子を電気的に
   分離するための素子間分離絶縁膜を成長させる工程１、
   絶縁ゲート型電界効果トランジスタのゲート絶縁膜を成
   長させる工程２、ゲート電極となる導体層と少なくとも
   １層の第１の絶縁膜を堆積し、それらを所望のゲート電
   極形状に加工する工程３、基板全面に第２の絶縁膜を堆
   積し、異方性ドライエッチングによりゲート電極の側壁
   に第２の絶縁膜を残す工程４、該第２の絶縁膜をマスク
   として第２の素子間分離絶縁膜を成長させる行程５、該
   第２の絶縁膜を除去する工程６、少なくとも該第２の素
   子間分離絶縁膜とゲート電極とをマスクに、基板とは導
   電型の異なる第２導電型の不純物をイオン打ち込みして
   拡散層を形成する工程７、第３の絶縁膜を堆積し、異方
   性ドライエッチングによりゲート電極の側壁に第３の絶
   縁膜を残す工程８、少なくとも該第３の絶縁膜と第２の
   素子間分離絶縁膜とをマスクとして該拡散層にさらに第
   ２導電型の不純物を導入し、ソース及びドレインを形成
   することを特徴とする半導体装置の製造方法。 ７、請求項６記載の半導体装置の製造方法において、上
   記第２導電型の不純物を導入する方法は、上記拡散層の
   上に形成された第２導電型の不純物を含む半導体層から
   の拡散により行われることを特徴とする半導体装置の製
   造方法。 ８、第１導電型の半導体基板表面に、各素子を電気的に
   分離するための素子間分離絶縁膜を成長させる工程１、
   絶縁ゲート型電界効果トランジスタのゲート絶縁膜を成
   長させる工程２、ゲート電極となる導体層と少なくとも
   １層の第１の絶縁膜を堆積し、それらを所望のゲート電
   極形状に加工する工程３、基板全面に第２の絶縁膜を堆
   積し、異方性ドライエッチングによりゲート電極の側壁
   に第２の絶縁膜を残す工程４、該第２の絶縁膜をマスク
   として第２の素子間分離絶縁膜を成長させる行程５、該
   第２の絶縁膜を除去する工程６、少なくとも該第２の素
   子間分離絶縁膜とゲート電極とをマスクに、基板とは導
   電型の異なる第２導電型の不純物をイオン打ち込みして
   拡散層を形成する工程７、第３の絶縁膜を堆積し、異方
   性ドライエッチングによりゲート電極の側壁に第３の絶
   縁膜を残す工程８、耐熱性有機絶縁物膜を堆積する工程
   ９、耐熱性有機絶縁物膜にコンタクトホールを開口する
   工程１０、少なくともコンタクトホール内に第２導電型
   の半導体層を堆積する工程１１、該半導体層上に導電材
   を堆積する工程１２、異方性ドライエッチングによりコ
   ンタクトホール内の導電材を残し、他の導電材を除去す
   る工程１３、異方性ドライエッチングによりコンタクト
   ホール内の半導体層を残し、他の半導体層層を除去する
   工程１４、耐熱性有機絶縁物膜を除去する工程１５、第
   ４の絶縁膜を堆積する工程１６、該第４の絶縁膜をエッ
   チバックして上記導電材の表面を露出させる工程１７及
   び上記導電材と接続する配線層を形成する工程１８を有
   することを特徴とする半導体装置の製造方法。