JPH0451680A - 映像処理回路 - Google Patents
映像処理回路Info
- Publication number
- JPH0451680A JPH0451680A JP16036790A JP16036790A JPH0451680A JP H0451680 A JPH0451680 A JP H0451680A JP 16036790 A JP16036790 A JP 16036790A JP 16036790 A JP16036790 A JP 16036790A JP H0451680 A JPH0451680 A JP H0451680A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- horizontal
- character pattern
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、入力映像信号の映像に、文字や絵などを重畳
表示するための映像処理回路に関する。
表示するための映像処理回路に関する。
[従来の技術]
このような映像処理回路として、使用チャンネルを表示
する文字表示ICがある。この文字表示ICでは、入力
する複合映像信号の水平同期信号を計数する垂直カウン
タにより垂直方向位置を知り、垂直同期信号を基準とし
て自己発振のクロックを計数する水平カウンタにより水
平方向位置を知り、両カウンタの計数値が所定値に達し
たときに、表示しようとする文字の映像パターンを入力
複合映像信号に重畳するようにしている。
する文字表示ICがある。この文字表示ICでは、入力
する複合映像信号の水平同期信号を計数する垂直カウン
タにより垂直方向位置を知り、垂直同期信号を基準とし
て自己発振のクロックを計数する水平カウンタにより水
平方向位置を知り、両カウンタの計数値が所定値に達し
たときに、表示しようとする文字の映像パターンを入力
複合映像信号に重畳するようにしている。
[発明か解決しようとする課題]
従来例では、重畳表示する文字などは、一般にモニタ画
面の右上又は右下に来るようにタイミング設定されてい
る。しかし、モニタ画面の右側ということは、それだけ
垂直同期信号から離れることになる。換言すれば、水平
カウンタか多数のタロツクを計数した後に文字表示を始
めることになる。従って、従来例では、水平方向の表示
位置か、自己発振器の発振周波数の変化に敏感であり、
使用する部品のバラツキを抑えるか、又は、発振周波数
調整用のトリマコンデンサや可変抵抗が必要になる。前
者では、商品価格が高くなってしまい、また、後者では
、回路規模が大型化し、調節の手間が加わる。
面の右上又は右下に来るようにタイミング設定されてい
る。しかし、モニタ画面の右側ということは、それだけ
垂直同期信号から離れることになる。換言すれば、水平
カウンタか多数のタロツクを計数した後に文字表示を始
めることになる。従って、従来例では、水平方向の表示
位置か、自己発振器の発振周波数の変化に敏感であり、
使用する部品のバラツキを抑えるか、又は、発振周波数
調整用のトリマコンデンサや可変抵抗が必要になる。前
者では、商品価格が高くなってしまい、また、後者では
、回路規模が大型化し、調節の手間が加わる。
更には、チャンネル表示以外にも表示したい情報が近年
増えてきており、これらの衝突、及びその回避が問題と
なる。
増えてきており、これらの衝突、及びその回避が問題と
なる。
本発明は、このような課題を解決する映像処理回路を提
示することを目的とする。
示することを目的とする。
[課題を解決するための手段]
本発明に係る映像処理回路は、入力複合映像信号から水
平及び垂直同期信号を分離する同期分離手段と、当該同
期分離手段により分離された水平同期信号の直後に、指
定のパターン信号を当該入力複合映像信号に重畳するパ
ターン発生手段とからなることを特徴とする。
平及び垂直同期信号を分離する同期分離手段と、当該同
期分離手段により分離された水平同期信号の直後に、指
定のパターン信号を当該入力複合映像信号に重畳するパ
ターン発生手段とからなることを特徴とする。
[作用コ
上記手段により、上記指定のパターン信号によるパター
ンの画面上での表示位置は、水平方向表示位置決定用の
クロックの周波数変動によってもあまり変動しなくなる
。従って、当該クロックの周波数を調整するための素子
も削減できる。
ンの画面上での表示位置は、水平方向表示位置決定用の
クロックの周波数変動によってもあまり変動しなくなる
。従って、当該クロックの周波数を調整するための素子
も削減できる。
以下、図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例の回路構成ブロツク図を示す
。1oは複合映像信号の入力端子、12は複合映像信号
から垂直同期信号VD及び水平同期信号HDを分離する
同期分離回路、14は、同期分離回路12からの水平同
期信号HD及び垂直同期信号VDを基準に、指定された
文字表示位置で指定された文字のパターン信号を発生す
る文字パターン発生回路である。16は出力電圧を外部
制御でき、表示文字の輝度レベルを決定する電池、18
は文字パターン発生回路14の出力に従い、入力端子1
0に入力する複合映像信号、又は電池16を選択するス
イッチ、20は、目的の文字が重畳された複合映像信号
の出力端子である。また、22゜24はそれぞれ、文字
パターン発生回路14において表示位置制御用のクロッ
クを発生する発振回路の発振周波数を決定するコンデン
サ及び抵抗である。
。1oは複合映像信号の入力端子、12は複合映像信号
から垂直同期信号VD及び水平同期信号HDを分離する
同期分離回路、14は、同期分離回路12からの水平同
期信号HD及び垂直同期信号VDを基準に、指定された
文字表示位置で指定された文字のパターン信号を発生す
る文字パターン発生回路である。16は出力電圧を外部
制御でき、表示文字の輝度レベルを決定する電池、18
は文字パターン発生回路14の出力に従い、入力端子1
0に入力する複合映像信号、又は電池16を選択するス
イッチ、20は、目的の文字が重畳された複合映像信号
の出力端子である。また、22゜24はそれぞれ、文字
パターン発生回路14において表示位置制御用のクロッ
クを発生する発振回路の発振周波数を決定するコンデン
サ及び抵抗である。
また、26は文字パターン発生回路14に、表示すべき
文字及びその表示位置を示す制御信号を供給する制御回
路である。本実施例では、制御回路26は文字パターン
発生回路14に対し、画面左上に表示するような制御信
号を供給する。言い換えれば、水平同期信号に近い位置
に表示するということであり、画面の右から左に走査す
るタイプのモニタ装置では、画面右側ということになる
。
文字及びその表示位置を示す制御信号を供給する制御回
路である。本実施例では、制御回路26は文字パターン
発生回路14に対し、画面左上に表示するような制御信
号を供給する。言い換えれば、水平同期信号に近い位置
に表示するということであり、画面の右から左に走査す
るタイプのモニタ装置では、画面右側ということになる
。
同期分離回路12は入力端子10からの複合映像信号か
ら水平同期信号HD及び垂直同期信号VDを分離して文
字パターン発生回路14に供給し、制御回路26は、所
定の文字(例えば、チャンネルの数字)及びその表示位
置を制御信号を文字パターン発生回路14に供給する。
ら水平同期信号HD及び垂直同期信号VDを分離して文
字パターン発生回路14に供給し、制御回路26は、所
定の文字(例えば、チャンネルの数字)及びその表示位
置を制御信号を文字パターン発生回路14に供給する。
文字パターン発生回路14は、同期分離回路12からの
水平同期信号HD及び垂直同期信号VDを基準に内部の
発振回路によるクロックを計数して、制御回路26から
指示された表示位置で、制御回路26から指示された文
字のパターンを示すパターン信号を発生する。
水平同期信号HD及び垂直同期信号VDを基準に内部の
発振回路によるクロックを計数して、制御回路26から
指示された表示位置で、制御回路26から指示された文
字のパターンを示すパターン信号を発生する。
スイッチ18は文字パターン発生回路14が文字パター
ン信号を発生しているときには電池16側に接続し、そ
れ以外では入力端子10側に接続する。これにより、制
御回路26が指定する文字パターンが入力端子10に入
力する複合映像信号に重畳され、出力端子20から出力
される。
ン信号を発生しているときには電池16側に接続し、そ
れ以外では入力端子10側に接続する。これにより、制
御回路26が指定する文字パターンが入力端子10に入
力する複合映像信号に重畳され、出力端子20から出力
される。
第2図は文字パターン発生回路14の水平方向のタイミ
ングの一例を示すタイミング・チャートである。第2図
では、水平同期信号から3クロツク目に文字パターン信
号Bのパターンを表示するとしており、参考のため、水
平同期信号から20クロツク目に、文字パターン信号C
のパターンを表示すると場合を併記した。第2図(1)
は本来の発振周波数のクロックによるタイミングを示し
、同(2)は温度などの外的条件により発振周波数が変
化した場合のタイミングを示す。文字パターン信号Bの
水平位置ずれはΔbであるのに対し、文字パターン信号
Cの水平位置ずれはΔCである。
ングの一例を示すタイミング・チャートである。第2図
では、水平同期信号から3クロツク目に文字パターン信
号Bのパターンを表示するとしており、参考のため、水
平同期信号から20クロツク目に、文字パターン信号C
のパターンを表示すると場合を併記した。第2図(1)
は本来の発振周波数のクロックによるタイミングを示し
、同(2)は温度などの外的条件により発振周波数が変
化した場合のタイミングを示す。文字パターン信号Bの
水平位置ずれはΔbであるのに対し、文字パターン信号
Cの水平位置ずれはΔCである。
明らかにΔbはΔCより小さく、従って、本実施例の方
が、クロック周波数の変動による影響が小さい。
が、クロック周波数の変動による影響が小さい。
第3図は本発明の別の実施例の構成ブロック図を示す。
第1図と同じ回路要素には同じ符号を付しである。30
は同期分離回路12から出力される水平同期信号HDを
遅延させる遅延回路、32は文字パターン発生回路14
で使用されるクロックよりも十分に高い周波数のクロッ
クを発生するクロック発生回路、34は制御回路26の
機能に加えて、遅延回路30の遅延量を制御する機能を
具備する制御回路である。
は同期分離回路12から出力される水平同期信号HDを
遅延させる遅延回路、32は文字パターン発生回路14
で使用されるクロックよりも十分に高い周波数のクロッ
クを発生するクロック発生回路、34は制御回路26の
機能に加えて、遅延回路30の遅延量を制御する機能を
具備する制御回路である。
遅延回路30の回路構成例を第4図に示す。36は同期
分離回路12からの水平同期信号HDによってクリアさ
れ、クロック発生回路32からのクロックを計数するカ
ウンタ、38は制御回路34からの遅延データ信号をラ
ッチするラッチ回路、40は、ラッチ回路38の保持値
とカウンタ36の計数値とを比較し、一致した時に水平
同期信号HDと同等の幅の信号(遅延水平同期信号)を
発生する信号発生回路である。この回路構成により、遅
延回路30は、クロック発生回路32からのクロックに
従って制御回路34から指定された遅延量だけ、同期分
離回路12からの水平同期信号器を遅延させる。遅延回
路30の出力は、文字パターン発生回路14の水平同期
信号入力端子に印加される。
分離回路12からの水平同期信号HDによってクリアさ
れ、クロック発生回路32からのクロックを計数するカ
ウンタ、38は制御回路34からの遅延データ信号をラ
ッチするラッチ回路、40は、ラッチ回路38の保持値
とカウンタ36の計数値とを比較し、一致した時に水平
同期信号HDと同等の幅の信号(遅延水平同期信号)を
発生する信号発生回路である。この回路構成により、遅
延回路30は、クロック発生回路32からのクロックに
従って制御回路34から指定された遅延量だけ、同期分
離回路12からの水平同期信号器を遅延させる。遅延回
路30の出力は、文字パターン発生回路14の水平同期
信号入力端子に印加される。
第5図は、第3図の実施例における水平方向の表示位置
タイミング図である。例えば、遅延回路30の遅延量が
ゼロで、文字パターン信号D1のタイミングで文字表示
されているとする。この状態で、遅延回路30の遅延量
を例えばτとすると、遅延回路30の出力は、第5図に
遅延HD信号と記したタイミングになり、文字パターン
発生回路40内の設定は何ら変更せずに、同じ文字パタ
ーンが文字パターン信号D2で示すタイミングで表示さ
れる。即ち、表示される文字パターンか、モニタ画面上
で、右側に移動する。文字パターン発生回路14の内部
での、表示位置決定用のカウンタの計数値か小さいまま
なので、クロック周波数変動による表示位置変動は小さ
いままである。
タイミング図である。例えば、遅延回路30の遅延量が
ゼロで、文字パターン信号D1のタイミングで文字表示
されているとする。この状態で、遅延回路30の遅延量
を例えばτとすると、遅延回路30の出力は、第5図に
遅延HD信号と記したタイミングになり、文字パターン
発生回路40内の設定は何ら変更せずに、同じ文字パタ
ーンが文字パターン信号D2で示すタイミングで表示さ
れる。即ち、表示される文字パターンか、モニタ画面上
で、右側に移動する。文字パターン発生回路14の内部
での、表示位置決定用のカウンタの計数値か小さいまま
なので、クロック周波数変動による表示位置変動は小さ
いままである。
[発明の効果]
以上の説明から容易に理解できるように、本発明によれ
ば、発振回路の発振周波数の不安定性に対して表示位置
が比較的安定する。従って、調整用トリマコンデンサや
可変抵抗などの調整要素を削減できる。
ば、発振回路の発振周波数の不安定性に対して表示位置
が比較的安定する。従って、調整用トリマコンデンサや
可変抵抗などの調整要素を削減できる。
第1図は本発明の一実施例の構成ブロック図、第2図は
第1図の水平方向のタイミング図、第3図は別の実施例
の構成ブロック図、第4図は第3図の遅延回路30の回
路構成例、第5図は第3図の水平方向のタイミング図で
ある。 10:入力端子 12:同期分離回路 14:文字パタ
ーン発生回路 16:電池 18:スイッチ 20:出
力端子 22;コンデンサ 24:抵抗 26:制御回
路 30:遅延回路 32:クロック発生回路 34:
制御回路
第1図の水平方向のタイミング図、第3図は別の実施例
の構成ブロック図、第4図は第3図の遅延回路30の回
路構成例、第5図は第3図の水平方向のタイミング図で
ある。 10:入力端子 12:同期分離回路 14:文字パタ
ーン発生回路 16:電池 18:スイッチ 20:出
力端子 22;コンデンサ 24:抵抗 26:制御回
路 30:遅延回路 32:クロック発生回路 34:
制御回路
Claims (1)
- 入力複合映像信号から水平及び垂直同期信号を分離する
同期分離手段と、当該同期分離手段により分離された水
平同期信号の直後に、指定のパターン信号を当該入力複
合映像信号に重畳するパターン発生手段とからなること
を特徴とする映像処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16036790A JPH0451680A (ja) | 1990-06-19 | 1990-06-19 | 映像処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16036790A JPH0451680A (ja) | 1990-06-19 | 1990-06-19 | 映像処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451680A true JPH0451680A (ja) | 1992-02-20 |
Family
ID=15713447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16036790A Pending JPH0451680A (ja) | 1990-06-19 | 1990-06-19 | 映像処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451680A (ja) |
-
1990
- 1990-06-19 JP JP16036790A patent/JPH0451680A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0218406A2 (en) | Sampling clock generation circuit | |
| KR930001448B1 (ko) | 텔레비젼 수상기 | |
| JPH0451680A (ja) | 映像処理回路 | |
| JP2954043B2 (ja) | Osd装置 | |
| KR0164538B1 (ko) | 디지탈 영상처리장치의 의사동기신호 발생회로 | |
| KR0161400B1 (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPH0456481A (ja) | 映像処理回路 | |
| JP2811067B2 (ja) | 選局表示回路 | |
| KR0177107B1 (ko) | 온스크린 디스플레이 화면 위치 조절회로 및 조절방법 | |
| JP2936563B2 (ja) | 映像表示装置 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| KR100200726B1 (ko) | 디지탈 동기 보정 장치 및 그 동작 방법 | |
| US5357545A (en) | Synchronizing signal detecting circuit | |
| JPH04324492A (ja) | モニタインターフェース | |
| KR0124385B1 (ko) | 온스크린디스플레이(osd) 위치보상장치 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| JPH057136A (ja) | 信号発生装置 | |
| JPH075855A (ja) | オンスクリーンディスプレイ機能付マイクロコンピュータ | |
| KR0176543B1 (ko) | 동기 신호 발생 장치 | |
| JPH0470792A (ja) | ディスプレイ回路 | |
| JPH03236092A (ja) | オンスクリーン表示回路 | |
| JP2743041B2 (ja) | 画像表示装置 | |
| JP3316364B2 (ja) | 表示クロック発生回路 | |
| JPS61147678A (ja) | 画像信号補正装置 |