JPH0451714A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0451714A JPH0451714A JP2161721A JP16172190A JPH0451714A JP H0451714 A JPH0451714 A JP H0451714A JP 2161721 A JP2161721 A JP 2161721A JP 16172190 A JP16172190 A JP 16172190A JP H0451714 A JPH0451714 A JP H0451714A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- power
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野ｊ
本発明は３つの電源系を内蔵しているレベルシフト回路
内蔵型半導体装置に関する。
内蔵型半導体装置に関する。
【従来の技術ｌ
従来の３つの電源系を使う半導体装置の入出力（Ｉｌｏ
）セルにおいては、第３図のように第一のＷ源端子（ｖ
ｄｄｌ）がチップＡ （２５）につながり、第一の電源
端子（ｖｄｄｌ）と第二の電源端子（ｖｄｄ２）がレベ
ルシフト回路のあるチップＢ （２６）に接続されてい
る。また第三の電源端子手段（ｖｄｄ３）と第一の電源
端子手段（ｖｄｄｌ）がレベルシフト回路あるチップＣ
（２７）に接続されている。第一の電源端子（Ｖｄｄｌ
）のあるチップＡ（２５）の出力を第二の電源端子（ｖ
ｄｄ２）の電圧にするためにチップＢは第一の電源端子
（ｖｄｄｌ）の電圧を持つ信号Ｘを第一の電源端子（ｖ
ｄｄｌ）と第二の電源端子（ｖｄｄ２）が第一段目の入
力回路に接続され、第二の電源端子手段（ｖｄｄ２）が
第二段目の入力回路に接続されている。このとき第二の
電源端子（ｖｄｄ２）の電圧は第一の電源端子（Ｖｄｄ
ｌ）の電圧よりも高いものとする。チップＡからの信号
Ｘを第二の電源端子（ｖ ｄ ｄ ２ ）の電圧で外部
に圧力する場合にはレベルシフト専用のＩＣであるチッ
プＢを図のように接続し、信号Ｘを第一の電源端子（ｖ
ｄｄｌ）の電圧から第二の電源端子（ｖｄｄ２）の電圧
に変換していた。 また第一の電源端子手段（ｖｄｄｌ）の信号Ｘ２を第三
の電源端子手段（ｖｄｄ３）の電圧に変換するためには
、第一の電源端子手段（ｖｄｄｌ）の電圧から第三の電
源端子手段（ｖｄｄ３）の電圧に変換する専用のレベル
シフト用ＩＣであるチップＣを図のように接続し、信号
ｘ２を第一の電源端子（ｖｄｄｌ）の電圧から第三の電
源端子手段（ｖｄｄ３）の電圧に変換していた。 【発明が解決しようとするｉＩ！！！Ｉ）しかし従来の
回路構成の問題点としては、（１）第一の電源端子（ｖ
ｄｄｌ）の電圧から第二の電源端子（ｖｄｄ２）の電圧
に変換するためのＩＣ（チップＢレベルシフト回路）が
別に必要になりコストが高くなる。 （２）第一の電源端子（ｖｄｄｌ）の電圧から第三の電
源端子（ｖｄｄ３）の電圧に変換するためのＩＣ（チッ
プＣレベルシフト回路）が別に必要になりコストが高く
なる。 （３）Ｉ／Ｏ数が多いと必然的に前記の電圧を変換する
ためのＩＣ（チップＢレベルシフト回路およびチップＣ
レベルシフト回路）の数が増加しプリント基板も大きく
せざるを得す、これが更に多くのコスト増加を招く。 （３）前記電圧を変換するためのＩＣ（チップＢレベル
シフト回路およびチップＣ）を信号が通るために速度が
極めて遅くなる。（約８００ｎｓ）等、性能、価格の面
での問題が大であった。 そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、電圧を変換するためのレベルシ
フト回路を内蔵したコストが安く、かつスピードの早い
高性能の半導体演算装置を提供することにある。 ［課題を解決するための手段］ ３つの電源系を内蔵し、かつ配線層のみで論理の切り替
えを行う半導体装置に於て、 （ａ）第一の電源端子手段。 （ｂ）第二の電源端子手段、 （ｃ）第三の電源端子手段、 （ｄ）第一の電源端子手段を電源とする第一のインバー
タ手段、 （ｅ）前記第一のインバータ手段とつながっている第一
の入力端子、 （ｆ）第二の電源端子をソース端子としている第一のＰ
ｃｈトランジスタ、 （ｇ）前記第一のＰｃｈ トランジスタのドレイン端子
をソース端子とし、ゲート端子が前記第一の入力端子に
接続されている第二のＰｃｈトランジスタ、 （ｈ）第一の入力端子がゲート端子に接続され、ソース
端子が接地され、またドレイン端子が前記第二のＰｃｈ
トランジスタのトレイン端子１こ接続されている第三の
Ｎｃｈトランジスタ、（ｉ）第二の電源端子をソース端
子とし、第二のＰｃｈ ｔ−ランリスタのドレイン端子
がゲート端子に接続されている第四のＰｃｈトランジス
タ、（ｊ）前記第四のＰＣｈトランジスタのトレイン端
子をソース端子とし、ゲート端子が第一のインバータ手
段の出力に接続されている第五のＰｃｈトランジスタ、 （ｋ）前記第五のＰｃｈ）ランジスクのドレイン端子が
ドレイン端子につながり、前記第一のインバータ手段の
出力がゲート端子につながり、ソース端子が接地されて
いる第六のＮＣｈトランジス先 （１）前記第二のＰｃｈ）ランジスクのドレイン端子が
ゲート端子につながっている前記第四のＰＣｈトランジ
スタ、 （ｍ）前記第五のＰｃｈトランジスタのドレイン端子を
入力とし、第二の電源端子を電源とする第二のインバー
タ手段、 （ｎ）前記（ｄ）から（ｍ）までの回路構成を持つ第一
のレベルシフト手段、 （ｏ）前記（ｄ）から（ｍ）までの回路構成のうち第二
の電源端子手段のかわりに第三の電源端子手段を接続し
た第二のレベルシフト手段。 （ｐ）前記第一のレベルシフト手段および第二のレベル
シフト手段が前記半導体装置において周辺部のＩ／Ｏセ
ル部に少なくとも一つづつあることを特徴とする。 ［作 用） 本発明の上記の構成による特徴を以下に第１図と第２図
において説明する。第１図において、第の電源端子（ｖ
ｄｄｌ）（２）と第二の電源端子（ｖｄｄ２）（１）を
チップに接続し、また接地端子（３）を接続する。そし
て第三の電源端子手段（ｖｄｄ３）（２８）もチップに
接続する。 ここで第二の電源端子手段（ｖｄｄ２）と第三の電源端
子手段（ｖｄｄ３）は図に示されるようにお互いに分離
されている。 第一の電源端子手段（ｖｄｄｌ）から第二の電・源端子
手段（ｖｄｄ２）の電圧に信号を変換するには、第２図
に示されるレベルシフト手段を第１図の中のチップ周辺
部のＩ／Ｏセル（２３）列の中に図のように配置し、レ
ベルシフト手段の出力を第二の電源端子（ｖｄｄ２）を
電源とする次段のインバータ（第一のＰＣｈトランジス
タ９、第一のＮｃｈトランジスタ、／Ｏ）の入力にいれ
る。インバータ手段の出力はそのままパッドに出される
。 これにより第一の電源端子（ｖｄｄｌ）の電圧から第二
の電源端子（ｖｄｄ２）の電圧に変換するためのＩＣを
外につける必要がなくなり、また前記電圧を変換するた
めのＩＣ（チップＣレベルシフト回路）を信号が通らず
に前記半導体装置の中だけで信号の変換が可能となるた
め、従来に比べ約８００ｎｓにたいし約２０ｎｓのデイ
レイですむため極めて高速化が可能となる特徴を有する
。 また第一の電源端子手段（ｖｄｄｌ）から第三の電源端
子手段（ｖｄｄ３）の電圧に信号を変換するには、同様
にしてレベルシフト手段（１２）をＩ／Ｏセルの２９の
位置にいれる。このことにより第一の電源端子（ｖｄｄ
ｌ）の電圧から第三の電源端千手［３１（ｖｄｄ３）の
電圧に変換するためのＩＣを外につける必要がなくなり
、また前配電圧を変換するためのＩＣ（チップＣレベル
シフト回路）を信号が通らずに前記半導体装置の中だけ
で信号の変換が可能となるため、従来に比べ約８００ｎ
ｓにたいし約２０ｎｓのデイレイですむため極めて高速
化が可能となる特徴を有する。 ［実 施 例１ 第１図は本発明の実施例の半導体装置のレイアウト図で
ある。また第２図は第１図のレベルシフト手段の回路図
を示したものである。 また第４図は第２図のレベルシフト手段の動作を分かり
やすく説明するためのタイミングチャート図である。 第１図、第２図および第４図に従って詳しく説明を進め
ることにする。 第１図において、第二の電源端子（ｖｄｄ２）はチップ
の最外周を回っており、第一の電源端子（ｖｄｄｌ）は
その内側を回っている。そして接地端子（ＶＳＳ）は更
にその内側を回っている。 第一の電源端子（ｖｄｄｌ）はＰＡＤ （２）より供給
され、チップ内部のロジックに接続されており、第二の
電源端子（ｖｄｄ２）もＰＡＤ（１）より供給されてい
る。接地端子（ＶＳＳ）はＰＡＤ （３）につながり、
チップの内部のロジックに接続されている。 また第三の電源端子手段（ｖｄｄ３）はバッド２８に接
続されており、ここからレベルシフト手段のあるＩ／Ｏ
セルに電圧を供給している。 チップの周辺部にはＩ／Ｏセル（２３）が並んでいる。 またチップのコーナ一部（４，５，６，７）はＩ／Ｏセ
ル（２２）はおくことが出来ないので１通常は電源線で
ある第一の電源端子（ｖｄｄｌ）、第二の電源端子（ｖ
ｄｄ２）と接地端子（ＶＳＳ）を回しているだけである
。 次に本発明の内容を分かりやすく説明するためにまず第
２図のレベルシフト手段の回路図を第４図のタイミング
チャート図に従って説明をすることにする。ここでは第
一の電源端子手段の電圧から第二の電源端子手段の電圧
に変換する場合を扱うが、これは第一の電源端子手段の
電圧から第三の電源端子手段（ｖｄｄ３）の電圧に変換
するときにも全（同様の仕組みで行われる。 第２図のレベルシフト手段の回路図において、第一の電
源端子手段（ｖｄｄｌ）と第二の電源端子手段があり、
第一の電源端子手段（ｖ−ｄｄｌ）を電源とし、第一の
入力端子（ＩＡ）が入力である第一のインバータ千ｊＮ
（Ｐｃｈｔ−ランリスタ１３、Ｎｃｈトランジスタ１４
）、第二の電源端子（ｖｄｄ２）をソース端子としてい
る第一のＰｃｈトランジスタ（１５）、前記第一のＰｃ
ｈトランジスタ（１５）のドレイン端子をソース端子と
し、ゲート端子が前記第−の入力端子（ＩＡ）に接続さ
れている第二のＰｃｈトランジスタ（１６）、第一の入
力端子がゲート端子に接続され、ソース端子が接地され
、またドレイン端子が前記第二のＰＣｈトランジスタ（
１６）のトレイン端子に接続されている第三のＮＣｈト
ランジスタ（１７）、第二の電源端子をソース端子とし
、第二のＰｃｈ）ランジスク（１６）のドレイン端子が
ゲート端子に接続されている第四のＰＣｈトランジスタ
（１８）、前記第四のＰｃｈトランジスタ（１８）のト
レイン端子をソース端子とし、ゲート端子が第一のイン
バータ手段の出力に接続されている第五のＰｃｈトラン
ジスタ（１９）、前記第五のＰｃｈトランジスタ（１９
）のドレイン端子がドレイン端子につながり、前記第一
のインバータ手段の出力がゲート端子につながり。 ソース端子が接地されている第六のＮｃｈトランジスタ
（２０）、前記第二のＰＣｈトランジスタ（１６）のト
レイン端子がゲート端子につながっている前記第四のＰ
ｃｈトランジスタ（１Ｂ）。 前記第五のＰｃｈトランジスタ（１９）のドレイン端子
を入力とじ５第二の電源端子（ｖｄｄ２）を電源とする
第二のインバータ手段（Ｐｃｈトランジスタ２１．Ｎｃ
ｈｔ−ランジスク２２）の構成を有している。第１図の
中にあるレベルシフト手段の構成の一例として第２図の
レベルシフト手段の回路図を上げたが、レベルシフト手
段の構成の仕方はこの実施例だけに限定されるのではな
く。 この例は一例である。 次に第４図のタイミングチャート図に従って説明を続け
ることとする。第４図においてＩＡは第一の電源端子（
ｖｄｄｌ）の電源系の信号である。この信号をレベルシ
フト手段を用いて第二の電源端子（ｖｄｄ２）の電源系
の信号に変換する場合において、ＩＡがしからＨに変化
した時を考えるとする。ＩＡがしから第一の電源端子（
ｖｄｄｉ）の電源系であるＨに変化すると第六のＮｃｈ
トランジスタ（２０）がＯＮするために信号ｅが第二の
電源端子手段の電源系のＨからＬにさがり、これによっ
て出力Ｘが第二の電源端子手段の電圧系のＨになる。そ
れにともなって第一のＰｃｈトランジスタ（１５）もＯ
Ｎになり、また第二のＰｃｈトランジスタ（１６）はＯ
Ｎ、第三のＮｃｈｌ−ランリスタ（１７）はＯＦＦにな
るので信号ｆは第二の電源端子手段の電圧系のＨになっ
て第四のＰｃｈトランジスタ（１８）をＯＦＦにする。 この様にして第一の電源端子手段（ｖｄｄｌ）の電圧系
の信号が第二の電源端子手段の電圧系の信号に変換され
るのである。この変換にかかる時間は約２０ｎｓである
が、もしもこの変換を別のそとずけのＩＣで行うとする
と、出力の部分とチップの外の負荷容量を駆動する時間
とレベルシフト手段のＩＣの入力部の時間及び変換に要
する時間及び出力に要する時間を合せて約８００ｎＳの
時間を要することになり、レベルシフト手段を前記半導
体の中に入れることは性能の面で大変な効果がある。ま
た上記レベルシフト手段は工／Ｏセル部分において使う
ために、これを半導体装置の周辺部にあるＩ／Ｏセルに
いれることで変換は高速にできる。 【発明の効果】 以上述べたように１本発明の上記の構成によれば゛第一
の電源端子（ｖｄｄｌ）（２）と第二の電源端子（ｖｄ
ｄ２）（１）をチップに接続し、また接地端子（３）を
接続する。第三の電源端子手段（ｖｄｄ３）も接続され
ており、ここからレベルシフト手段のあるＩ／Ｏセルに
電圧を供給し、第２図に示されるレベルシフト手段を第
１図の中のチじブ周辺部のＩ／Ｏセル（２３）列の中に
図のように配置し、レベルシフト手段の出力を第二の電
源端子（ｖｄｄ２）を電源とする次段のインバータ（第
一のＰｃｈ）ランラスタ９．第一のＮｃｈトランジスタ
、／Ｏ）の入力にいれる。また第三の電源端子手段（ｖ
ｄｄ３）に接続されたレベルシフト手段を第１図の中の
チップ周辺部のＩ／Ｏセル（２９）列の中に図のように
配置し、レベルシフト手段の出力を第三の電源端子手段
（ｖｄｄ３）を電源とする次段のインバータ（第一のＰ
Ｃｈトランジスタ９．第一のＮｃｈトランジスタ、／Ｏ
）の入力にいれる。 インバータ手段の出力はそのままパッドに出すことによ
り、第一の電源端子（ｖｄｄｌ）の電圧から第二の電源
端子（ｖｄｄ２）の電圧に変換するためのＩＣを外につ
ける必要がなくなり、また前記電圧を変換するためのそ
とずけのＩＣを信号が通らずに前記半導体装置の中だけ
で信号の変換が可能となるため、従来に比べ約８００ｎ
ｓにだいし約２０ｎｓのデイレイですむため極めて高速
化が可能となる。またこれは第一の電源端子手段の電圧
から第三の電源端子手段（ｖｄｄ３）の電圧に変換する
ときにも全く同じことがいえる。そのうえそとずけのチ
ップが不要になることのコストの低減化が可能等の特徴
をもちその効果は絶大なものがある。
）セルにおいては、第３図のように第一のＷ源端子（ｖ
ｄｄｌ）がチップＡ （２５）につながり、第一の電源
端子（ｖｄｄｌ）と第二の電源端子（ｖｄｄ２）がレベ
ルシフト回路のあるチップＢ （２６）に接続されてい
る。また第三の電源端子手段（ｖｄｄ３）と第一の電源
端子手段（ｖｄｄｌ）がレベルシフト回路あるチップＣ
（２７）に接続されている。第一の電源端子（Ｖｄｄｌ
）のあるチップＡ（２５）の出力を第二の電源端子（ｖ
ｄｄ２）の電圧にするためにチップＢは第一の電源端子
（ｖｄｄｌ）の電圧を持つ信号Ｘを第一の電源端子（ｖ
ｄｄｌ）と第二の電源端子（ｖｄｄ２）が第一段目の入
力回路に接続され、第二の電源端子手段（ｖｄｄ２）が
第二段目の入力回路に接続されている。このとき第二の
電源端子（ｖｄｄ２）の電圧は第一の電源端子（Ｖｄｄ
ｌ）の電圧よりも高いものとする。チップＡからの信号
Ｘを第二の電源端子（ｖ ｄ ｄ ２ ）の電圧で外部
に圧力する場合にはレベルシフト専用のＩＣであるチッ
プＢを図のように接続し、信号Ｘを第一の電源端子（ｖ
ｄｄｌ）の電圧から第二の電源端子（ｖｄｄ２）の電圧
に変換していた。 また第一の電源端子手段（ｖｄｄｌ）の信号Ｘ２を第三
の電源端子手段（ｖｄｄ３）の電圧に変換するためには
、第一の電源端子手段（ｖｄｄｌ）の電圧から第三の電
源端子手段（ｖｄｄ３）の電圧に変換する専用のレベル
シフト用ＩＣであるチップＣを図のように接続し、信号
ｘ２を第一の電源端子（ｖｄｄｌ）の電圧から第三の電
源端子手段（ｖｄｄ３）の電圧に変換していた。 【発明が解決しようとするｉＩ！！！Ｉ）しかし従来の
回路構成の問題点としては、（１）第一の電源端子（ｖ
ｄｄｌ）の電圧から第二の電源端子（ｖｄｄ２）の電圧
に変換するためのＩＣ（チップＢレベルシフト回路）が
別に必要になりコストが高くなる。 （２）第一の電源端子（ｖｄｄｌ）の電圧から第三の電
源端子（ｖｄｄ３）の電圧に変換するためのＩＣ（チッ
プＣレベルシフト回路）が別に必要になりコストが高く
なる。 （３）Ｉ／Ｏ数が多いと必然的に前記の電圧を変換する
ためのＩＣ（チップＢレベルシフト回路およびチップＣ
レベルシフト回路）の数が増加しプリント基板も大きく
せざるを得す、これが更に多くのコスト増加を招く。 （３）前記電圧を変換するためのＩＣ（チップＢレベル
シフト回路およびチップＣ）を信号が通るために速度が
極めて遅くなる。（約８００ｎｓ）等、性能、価格の面
での問題が大であった。 そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、電圧を変換するためのレベルシ
フト回路を内蔵したコストが安く、かつスピードの早い
高性能の半導体演算装置を提供することにある。 ［課題を解決するための手段］ ３つの電源系を内蔵し、かつ配線層のみで論理の切り替
えを行う半導体装置に於て、 （ａ）第一の電源端子手段。 （ｂ）第二の電源端子手段、 （ｃ）第三の電源端子手段、 （ｄ）第一の電源端子手段を電源とする第一のインバー
タ手段、 （ｅ）前記第一のインバータ手段とつながっている第一
の入力端子、 （ｆ）第二の電源端子をソース端子としている第一のＰ
ｃｈトランジスタ、 （ｇ）前記第一のＰｃｈ トランジスタのドレイン端子
をソース端子とし、ゲート端子が前記第一の入力端子に
接続されている第二のＰｃｈトランジスタ、 （ｈ）第一の入力端子がゲート端子に接続され、ソース
端子が接地され、またドレイン端子が前記第二のＰｃｈ
トランジスタのトレイン端子１こ接続されている第三の
Ｎｃｈトランジスタ、（ｉ）第二の電源端子をソース端
子とし、第二のＰｃｈ ｔ−ランリスタのドレイン端子
がゲート端子に接続されている第四のＰｃｈトランジス
タ、（ｊ）前記第四のＰＣｈトランジスタのトレイン端
子をソース端子とし、ゲート端子が第一のインバータ手
段の出力に接続されている第五のＰｃｈトランジスタ、 （ｋ）前記第五のＰｃｈ）ランジスクのドレイン端子が
ドレイン端子につながり、前記第一のインバータ手段の
出力がゲート端子につながり、ソース端子が接地されて
いる第六のＮＣｈトランジス先 （１）前記第二のＰｃｈ）ランジスクのドレイン端子が
ゲート端子につながっている前記第四のＰＣｈトランジ
スタ、 （ｍ）前記第五のＰｃｈトランジスタのドレイン端子を
入力とし、第二の電源端子を電源とする第二のインバー
タ手段、 （ｎ）前記（ｄ）から（ｍ）までの回路構成を持つ第一
のレベルシフト手段、 （ｏ）前記（ｄ）から（ｍ）までの回路構成のうち第二
の電源端子手段のかわりに第三の電源端子手段を接続し
た第二のレベルシフト手段。 （ｐ）前記第一のレベルシフト手段および第二のレベル
シフト手段が前記半導体装置において周辺部のＩ／Ｏセ
ル部に少なくとも一つづつあることを特徴とする。 ［作 用） 本発明の上記の構成による特徴を以下に第１図と第２図
において説明する。第１図において、第の電源端子（ｖ
ｄｄｌ）（２）と第二の電源端子（ｖｄｄ２）（１）を
チップに接続し、また接地端子（３）を接続する。そし
て第三の電源端子手段（ｖｄｄ３）（２８）もチップに
接続する。 ここで第二の電源端子手段（ｖｄｄ２）と第三の電源端
子手段（ｖｄｄ３）は図に示されるようにお互いに分離
されている。 第一の電源端子手段（ｖｄｄｌ）から第二の電・源端子
手段（ｖｄｄ２）の電圧に信号を変換するには、第２図
に示されるレベルシフト手段を第１図の中のチップ周辺
部のＩ／Ｏセル（２３）列の中に図のように配置し、レ
ベルシフト手段の出力を第二の電源端子（ｖｄｄ２）を
電源とする次段のインバータ（第一のＰＣｈトランジス
タ９、第一のＮｃｈトランジスタ、／Ｏ）の入力にいれ
る。インバータ手段の出力はそのままパッドに出される
。 これにより第一の電源端子（ｖｄｄｌ）の電圧から第二
の電源端子（ｖｄｄ２）の電圧に変換するためのＩＣを
外につける必要がなくなり、また前記電圧を変換するた
めのＩＣ（チップＣレベルシフト回路）を信号が通らず
に前記半導体装置の中だけで信号の変換が可能となるた
め、従来に比べ約８００ｎｓにたいし約２０ｎｓのデイ
レイですむため極めて高速化が可能となる特徴を有する
。 また第一の電源端子手段（ｖｄｄｌ）から第三の電源端
子手段（ｖｄｄ３）の電圧に信号を変換するには、同様
にしてレベルシフト手段（１２）をＩ／Ｏセルの２９の
位置にいれる。このことにより第一の電源端子（ｖｄｄ
ｌ）の電圧から第三の電源端千手［３１（ｖｄｄ３）の
電圧に変換するためのＩＣを外につける必要がなくなり
、また前配電圧を変換するためのＩＣ（チップＣレベル
シフト回路）を信号が通らずに前記半導体装置の中だけ
で信号の変換が可能となるため、従来に比べ約８００ｎ
ｓにたいし約２０ｎｓのデイレイですむため極めて高速
化が可能となる特徴を有する。 ［実 施 例１ 第１図は本発明の実施例の半導体装置のレイアウト図で
ある。また第２図は第１図のレベルシフト手段の回路図
を示したものである。 また第４図は第２図のレベルシフト手段の動作を分かり
やすく説明するためのタイミングチャート図である。 第１図、第２図および第４図に従って詳しく説明を進め
ることにする。 第１図において、第二の電源端子（ｖｄｄ２）はチップ
の最外周を回っており、第一の電源端子（ｖｄｄｌ）は
その内側を回っている。そして接地端子（ＶＳＳ）は更
にその内側を回っている。 第一の電源端子（ｖｄｄｌ）はＰＡＤ （２）より供給
され、チップ内部のロジックに接続されており、第二の
電源端子（ｖｄｄ２）もＰＡＤ（１）より供給されてい
る。接地端子（ＶＳＳ）はＰＡＤ （３）につながり、
チップの内部のロジックに接続されている。 また第三の電源端子手段（ｖｄｄ３）はバッド２８に接
続されており、ここからレベルシフト手段のあるＩ／Ｏ
セルに電圧を供給している。 チップの周辺部にはＩ／Ｏセル（２３）が並んでいる。 またチップのコーナ一部（４，５，６，７）はＩ／Ｏセ
ル（２２）はおくことが出来ないので１通常は電源線で
ある第一の電源端子（ｖｄｄｌ）、第二の電源端子（ｖ
ｄｄ２）と接地端子（ＶＳＳ）を回しているだけである
。 次に本発明の内容を分かりやすく説明するためにまず第
２図のレベルシフト手段の回路図を第４図のタイミング
チャート図に従って説明をすることにする。ここでは第
一の電源端子手段の電圧から第二の電源端子手段の電圧
に変換する場合を扱うが、これは第一の電源端子手段の
電圧から第三の電源端子手段（ｖｄｄ３）の電圧に変換
するときにも全（同様の仕組みで行われる。 第２図のレベルシフト手段の回路図において、第一の電
源端子手段（ｖｄｄｌ）と第二の電源端子手段があり、
第一の電源端子手段（ｖ−ｄｄｌ）を電源とし、第一の
入力端子（ＩＡ）が入力である第一のインバータ千ｊＮ
（Ｐｃｈｔ−ランリスタ１３、Ｎｃｈトランジスタ１４
）、第二の電源端子（ｖｄｄ２）をソース端子としてい
る第一のＰｃｈトランジスタ（１５）、前記第一のＰｃ
ｈトランジスタ（１５）のドレイン端子をソース端子と
し、ゲート端子が前記第−の入力端子（ＩＡ）に接続さ
れている第二のＰｃｈトランジスタ（１６）、第一の入
力端子がゲート端子に接続され、ソース端子が接地され
、またドレイン端子が前記第二のＰＣｈトランジスタ（
１６）のトレイン端子に接続されている第三のＮＣｈト
ランジスタ（１７）、第二の電源端子をソース端子とし
、第二のＰｃｈ）ランジスク（１６）のドレイン端子が
ゲート端子に接続されている第四のＰＣｈトランジスタ
（１８）、前記第四のＰｃｈトランジスタ（１８）のト
レイン端子をソース端子とし、ゲート端子が第一のイン
バータ手段の出力に接続されている第五のＰｃｈトラン
ジスタ（１９）、前記第五のＰｃｈトランジスタ（１９
）のドレイン端子がドレイン端子につながり、前記第一
のインバータ手段の出力がゲート端子につながり。 ソース端子が接地されている第六のＮｃｈトランジスタ
（２０）、前記第二のＰＣｈトランジスタ（１６）のト
レイン端子がゲート端子につながっている前記第四のＰ
ｃｈトランジスタ（１Ｂ）。 前記第五のＰｃｈトランジスタ（１９）のドレイン端子
を入力とじ５第二の電源端子（ｖｄｄ２）を電源とする
第二のインバータ手段（Ｐｃｈトランジスタ２１．Ｎｃ
ｈｔ−ランジスク２２）の構成を有している。第１図の
中にあるレベルシフト手段の構成の一例として第２図の
レベルシフト手段の回路図を上げたが、レベルシフト手
段の構成の仕方はこの実施例だけに限定されるのではな
く。 この例は一例である。 次に第４図のタイミングチャート図に従って説明を続け
ることとする。第４図においてＩＡは第一の電源端子（
ｖｄｄｌ）の電源系の信号である。この信号をレベルシ
フト手段を用いて第二の電源端子（ｖｄｄ２）の電源系
の信号に変換する場合において、ＩＡがしからＨに変化
した時を考えるとする。ＩＡがしから第一の電源端子（
ｖｄｄｉ）の電源系であるＨに変化すると第六のＮｃｈ
トランジスタ（２０）がＯＮするために信号ｅが第二の
電源端子手段の電源系のＨからＬにさがり、これによっ
て出力Ｘが第二の電源端子手段の電圧系のＨになる。そ
れにともなって第一のＰｃｈトランジスタ（１５）もＯ
Ｎになり、また第二のＰｃｈトランジスタ（１６）はＯ
Ｎ、第三のＮｃｈｌ−ランリスタ（１７）はＯＦＦにな
るので信号ｆは第二の電源端子手段の電圧系のＨになっ
て第四のＰｃｈトランジスタ（１８）をＯＦＦにする。 この様にして第一の電源端子手段（ｖｄｄｌ）の電圧系
の信号が第二の電源端子手段の電圧系の信号に変換され
るのである。この変換にかかる時間は約２０ｎｓである
が、もしもこの変換を別のそとずけのＩＣで行うとする
と、出力の部分とチップの外の負荷容量を駆動する時間
とレベルシフト手段のＩＣの入力部の時間及び変換に要
する時間及び出力に要する時間を合せて約８００ｎＳの
時間を要することになり、レベルシフト手段を前記半導
体の中に入れることは性能の面で大変な効果がある。ま
た上記レベルシフト手段は工／Ｏセル部分において使う
ために、これを半導体装置の周辺部にあるＩ／Ｏセルに
いれることで変換は高速にできる。 【発明の効果】 以上述べたように１本発明の上記の構成によれば゛第一
の電源端子（ｖｄｄｌ）（２）と第二の電源端子（ｖｄ
ｄ２）（１）をチップに接続し、また接地端子（３）を
接続する。第三の電源端子手段（ｖｄｄ３）も接続され
ており、ここからレベルシフト手段のあるＩ／Ｏセルに
電圧を供給し、第２図に示されるレベルシフト手段を第
１図の中のチじブ周辺部のＩ／Ｏセル（２３）列の中に
図のように配置し、レベルシフト手段の出力を第二の電
源端子（ｖｄｄ２）を電源とする次段のインバータ（第
一のＰｃｈ）ランラスタ９．第一のＮｃｈトランジスタ
、／Ｏ）の入力にいれる。また第三の電源端子手段（ｖ
ｄｄ３）に接続されたレベルシフト手段を第１図の中の
チップ周辺部のＩ／Ｏセル（２９）列の中に図のように
配置し、レベルシフト手段の出力を第三の電源端子手段
（ｖｄｄ３）を電源とする次段のインバータ（第一のＰ
Ｃｈトランジスタ９．第一のＮｃｈトランジスタ、／Ｏ
）の入力にいれる。 インバータ手段の出力はそのままパッドに出すことによ
り、第一の電源端子（ｖｄｄｌ）の電圧から第二の電源
端子（ｖｄｄ２）の電圧に変換するためのＩＣを外につ
ける必要がなくなり、また前記電圧を変換するためのそ
とずけのＩＣを信号が通らずに前記半導体装置の中だけ
で信号の変換が可能となるため、従来に比べ約８００ｎ
ｓにだいし約２０ｎｓのデイレイですむため極めて高速
化が可能となる。またこれは第一の電源端子手段の電圧
から第三の電源端子手段（ｖｄｄ３）の電圧に変換する
ときにも全く同じことがいえる。そのうえそとずけのチ
ップが不要になることのコストの低減化が可能等の特徴
をもちその効果は絶大なものがある。
第１図は本発明の一実施例を示す半導体装置のレイアウ
ト図。 第２図は本発明の一実施例のなかに使われているレベル
シフト手段の回路図。 第３図は従来の回路図の一例を示す図。 第４図は第２図の動作を示したタイミングチャート図。 ・第二の電源端子（ｖｄｄ２）の ＡＤ ・第一の電源端子（ｖｄｄｌ）の ＡＤ ３・・・接地端子（ｖｓｓ）のＰＡＤ ４．５．６．７ 半導体装置のコーナ一部 ８・・・レベルシフト手ａ ９・・・Ｐｃｈトランジスタ ／Ｏ・・・Ｎｃｈトランジスタ ｌ ・ ２ ・ １１ ・ ｌ ２ ・ ｌ ３． １４゜ １５ ・ １６ ・ ｌ ７ ・ １８ ・ ｌ ９ ・ ２０ ・ ２３ ・ ２５ ・ ２６ ・ ２７ ・ ２８ ・ ２９ ・ ・・出力パッド ・・ロジック部 ・Ｐ型ＭＯＳトランジスタ ・・Ｎ型ＭＯ３トランジスタ ・・第一のＰｃｈトランジスタ ・・第二のＰｃｈトランジスタ（１６）・・第三のＮｃ
ｈトランジスタ（１７）・・第四のＰｃｈトランジスタ
（１８）・・第五のＰｃｈトランジスタ（１９）・・第
六のＮＣｈトランジスタ（２０）・・Ｉ／Ｏセル部 ・・チップＡ ・・チップＢ ・・チップＣ ・・第三の電源端子手段（ｖｄｄ３） ・・第三の電源端子手段（ｖｄｄ３）系のレベルシフト
手段を持つＩ／Ｏセ ル 鉱１侃
ト図。 第２図は本発明の一実施例のなかに使われているレベル
シフト手段の回路図。 第３図は従来の回路図の一例を示す図。 第４図は第２図の動作を示したタイミングチャート図。 ・第二の電源端子（ｖｄｄ２）の ＡＤ ・第一の電源端子（ｖｄｄｌ）の ＡＤ ３・・・接地端子（ｖｓｓ）のＰＡＤ ４．５．６．７ 半導体装置のコーナ一部 ８・・・レベルシフト手ａ ９・・・Ｐｃｈトランジスタ ／Ｏ・・・Ｎｃｈトランジスタ ｌ ・ ２ ・ １１ ・ ｌ ２ ・ ｌ ３． １４゜ １５ ・ １６ ・ ｌ ７ ・ １８ ・ ｌ ９ ・ ２０ ・ ２３ ・ ２５ ・ ２６ ・ ２７ ・ ２８ ・ ２９ ・ ・・出力パッド ・・ロジック部 ・Ｐ型ＭＯＳトランジスタ ・・Ｎ型ＭＯ３トランジスタ ・・第一のＰｃｈトランジスタ ・・第二のＰｃｈトランジスタ（１６）・・第三のＮｃ
ｈトランジスタ（１７）・・第四のＰｃｈトランジスタ
（１８）・・第五のＰｃｈトランジスタ（１９）・・第
六のＮＣｈトランジスタ（２０）・・Ｉ／Ｏセル部 ・・チップＡ ・・チップＢ ・・チップＣ ・・第三の電源端子手段（ｖｄｄ３） ・・第三の電源端子手段（ｖｄｄ３）系のレベルシフト
手段を持つＩ／Ｏセ ル 鉱１侃
Claims (1)
- 【特許請求の範囲】 ３つの電源系を内蔵している半導体装置に於て、 （ａ）第一の電源端子手段、 （ｂ）第二の電源端子手段、 （ｃ）第三の電源端子手段、 （ｄ）第一の電源端子手段を電源とする第一のインバー
タ手段、 （ｅ）前記第一のインバータ手段とつながっている第一
の入力端子、 （ｆ）第二の電源端子をソース端子としている第一のＰ
ｃｈトランジスタ、 （ｇ）前記第一のＰｃｈトランジスタのドレイン端子を
ソース端子とし、ゲート端子が前記第一の入力端子に接
続されている第二のＰｃｈトランジスタ、 （ｈ）第一の入力端子がゲート端子に接続され、ソース
端子が接地され、またドレイン端子が前記第二のＰｃｈ
トランジスタのドレイン端子に接続されている第三のＮ
ｃｈトランジスタ、 （ｉ）第二の電源端子をソース端子とし、第二のＰｃｈ
トランジスタのドレイン端子がゲート端子に接続されて
いる第四のＰｃｈトランジスタ、 （ｊ）前記第四のＰｃｈトランジスタのドレイン端子を
ソース端子とし、ゲート端子が第一のインバータ手段の
出力に接続されている第五のＰｃｈトランジスタ、 （ｋ）前記第五のＰｃｈトランジスタのドレイン端子が
ドレイン端子につながり、前記第一のインバータ手段の
出力がゲート端子につながり、ソース端子が接地されて
いる第六のＮｃｈトランジスタ、 （ｌ）前記第二のＰｃｈトランジスタのドレイン端子が
ゲート端子につながっている前記第四のＰｃｈトランジ
スタ、 （ｍ）前記第五のＰｃｈトランジスタのドレイン端子を
入力とし、第二の電源端子を電源とする第二のインバー
タ手段、 （ｎ）前記（ｄ）から（ｍ）までの回路構成を持つ第一
のレベルシフト手段、 （ｏ）前記（ｄ）から（ｍ）までの回路構成のうち第二
の電源端子手段のかわりに第三の電源端子手段を接続し
た第二のレベルシフト手段、 （ｐ）前記第一のレベルシフト手段および第二のレベル
シフト手段が前記半導体装置において周辺部のＩ／Ｏセ
ル部に少なくとも一つづつあることを特徴とする半導体
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16172190A JP3233627B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体装置 |
| JP2000029201A JP3436229B2 (ja) | 1990-06-20 | 2000-02-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16172190A JP3233627B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000029201A Division JP3436229B2 (ja) | 1990-06-20 | 2000-02-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0451714A true JPH0451714A (ja) | 1992-02-20 |
| JP3233627B2 JP3233627B2 (ja) | 2001-11-26 |
Family
ID=15740620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16172190A Expired - Fee Related JP3233627B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3233627B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343648A (ja) * | 1992-06-11 | 1993-12-24 | Mitsubishi Electric Corp | マスタスライス方式半導体集積回路装置 |
| JP2002083872A (ja) * | 2000-06-22 | 2002-03-22 | Hitachi Ltd | 半導体集積回路 |
| US6721933B2 (en) | 2000-11-10 | 2004-04-13 | Seiko Epson Corporation | Input/output cell placement method and semiconductor device |
| US7488995B2 (en) | 2005-04-05 | 2009-02-10 | Panasonic Corporation | Semiconductor integrated circuit device and I/O cell for the same |
-
1990
- 1990-06-20 JP JP16172190A patent/JP3233627B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343648A (ja) * | 1992-06-11 | 1993-12-24 | Mitsubishi Electric Corp | マスタスライス方式半導体集積回路装置 |
| JP2002083872A (ja) * | 2000-06-22 | 2002-03-22 | Hitachi Ltd | 半導体集積回路 |
| US8139327B2 (en) | 2000-06-22 | 2012-03-20 | Renesas Electronics Corporation | Semiconductor integrated circuit |
| US8634170B2 (en) | 2000-06-22 | 2014-01-21 | Renesas Electronics Corporation | Semiconductor integrated circuit |
| US6721933B2 (en) | 2000-11-10 | 2004-04-13 | Seiko Epson Corporation | Input/output cell placement method and semiconductor device |
| US7488995B2 (en) | 2005-04-05 | 2009-02-10 | Panasonic Corporation | Semiconductor integrated circuit device and I/O cell for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3233627B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562725B2 (ja) | 出力バッファ回路、および入出力バッファ回路 | |
| KR900013616A (ko) | 집적회로의 배치배선방식 | |
| JPS625723A (ja) | 半導体集積回路装置 | |
| JPS6235716A (ja) | 半導体集積回路装置 | |
| US6661274B1 (en) | Level converter circuit | |
| US5287527A (en) | Logical signal output drivers for integrated circuit interconnection | |
| JPS62202537A (ja) | 半導体集積回路装置 | |
| JPH0451714A (ja) | 半導体装置 | |
| KR0127492B1 (ko) | 반 주문형 집적 회로 | |
| JPH0453264A (ja) | 半導体装置 | |
| US5986492A (en) | Delay element for integrated circuits | |
| JP3436229B2 (ja) | 半導体装置 | |
| JPH0453266A (ja) | 半導体装置 | |
| JP2538628B2 (ja) | 半導体集積回路 | |
| RU1811002C (ru) | Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ | |
| KR950009726A (ko) | 반도체기억장치 | |
| JPH07105444B2 (ja) | 半導体集積回路装置 | |
| US4656367A (en) | Speed up of up-going transition of TTL or DTL circuits under high _capacitive load | |
| JPS58209142A (ja) | 半導体集積回路装置 | |
| JPH03159313A (ja) | 出力回路および半導体集積回路装置 | |
| Briggs et al. | 40-MHz CMOS-on-sapphire microprocessor | |
| JPH0690664B2 (ja) | バレルシフタ回路 | |
| KR910005489Y1 (ko) | 다이나믹 논리 익스클루시브 노아 집적회로 | |
| JPH09259586A (ja) | メモリ回路装置 | |
| JPS62152215A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |