JPH0452506B2 - - Google Patents
Info
- Publication number
- JPH0452506B2 JPH0452506B2 JP14334684A JP14334684A JPH0452506B2 JP H0452506 B2 JPH0452506 B2 JP H0452506B2 JP 14334684 A JP14334684 A JP 14334684A JP 14334684 A JP14334684 A JP 14334684A JP H0452506 B2 JPH0452506 B2 JP H0452506B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- buffer amplifier
- current source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000010354 integration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、アナログ積分器に係わり特にこのア
ナログ積分器における直流オフセツトの改良に関
する。
ナログ積分器における直流オフセツトの改良に関
する。
一般に、アナログ積分回路にはミラー積分、電
流積分等が用いられる。例えば、第２図に電流積
分型のアナログ積分回路の原理的構成を示す。
流積分等が用いられる。例えば、第２図に電流積
分型のアナログ積分回路の原理的構成を示す。
入力は電流源１により与えられ、この出力電流
は時間積分され即ちコンデンサ２に電荷として蓄
積され出力電圧は緩衝増幅器３を通して出力端子
に出力される。
は時間積分され即ちコンデンサ２に電荷として蓄
積され出力電圧は緩衝増幅器３を通して出力端子
に出力される。
ところが実際には、緩衝増幅器３等のアナログ
回路には本質的に４に示すような直流オフセツト
が存在する。電流源５は電流オフセツト分を、又
電圧源６は電圧オフセツト分を各々モデル化した
ものである。これらの直流オフセツト分は積分器
の出力において演算誤差となつて現われるので、
これらのオフセツト分を除去する手段が必要であ
る。
回路には本質的に４に示すような直流オフセツト
が存在する。電流源５は電流オフセツト分を、又
電圧源６は電圧オフセツト分を各々モデル化した
ものである。これらの直流オフセツト分は積分器
の出力において演算誤差となつて現われるので、
これらのオフセツト分を除去する手段が必要であ
る。
その種の手段を施した積分器の一例を第３図に
示す。この積分器は上記構成に直流オフセツトを
補正する為の選択的な帰還ループを付加した構成
となつている。即ち、緩衝増幅器３の出力端と接
地間に誤差増幅器７が設けられ、この出力電圧を
一旦蓄積するコンデンサ８、緩衝増幅器９、この
増幅器９出力を制御電圧として受け出力電流を変
化させて緩衝増幅器３の入力に入れる電流源１０
とから成る。そして較正モードでは電流源１とコ
ンデンサ２間のスイツチ（SW1）をオフとし、
誤差増幅器７とコンデンサ８間のスイツチ
（SW2）をオンとして入力が零のとき出力電圧を
検出し入力に帰還して出力が零となるようにす
る。その後、動作モードではスイツチ（PW1）
をオン、スイツチ（SW2）をオフとする。する
と電流源１の出力電流がコンデンサ２に流れ積分
がなされる一方、緩衝増幅器９の入力インピーダ
ンスは高くスイツチ（SW2）はオフとなつてい
るのでコンデンサ８の出力電圧は維持され直流オ
フセツト分除去の為の動作も維持される。
示す。この積分器は上記構成に直流オフセツトを
補正する為の選択的な帰還ループを付加した構成
となつている。即ち、緩衝増幅器３の出力端と接
地間に誤差増幅器７が設けられ、この出力電圧を
一旦蓄積するコンデンサ８、緩衝増幅器９、この
増幅器９出力を制御電圧として受け出力電流を変
化させて緩衝増幅器３の入力に入れる電流源１０
とから成る。そして較正モードでは電流源１とコ
ンデンサ２間のスイツチ（SW1）をオフとし、
誤差増幅器７とコンデンサ８間のスイツチ
（SW2）をオンとして入力が零のとき出力電圧を
検出し入力に帰還して出力が零となるようにす
る。その後、動作モードではスイツチ（PW1）
をオン、スイツチ（SW2）をオフとする。する
と電流源１の出力電流がコンデンサ２に流れ積分
がなされる一方、緩衝増幅器９の入力インピーダ
ンスは高くスイツチ（SW2）はオフとなつてい
るのでコンデンサ８の出力電圧は維持され直流オ
フセツト分除去の為の動作も維持される。
しかしながら、上記構成では、直流オフセツト
の除去回路は実際には不安定になり易い。即ち、
較正のとき帰還ループが形成されるがこのループ
内に時定数を有するコンデンサ２，８があり、更
に現実には誤差増幅器７も時定数を有するので、
ループ内に３段以上の時定数回路が存在すること
になつて発振状態になり易い。
の除去回路は実際には不安定になり易い。即ち、
較正のとき帰還ループが形成されるがこのループ
内に時定数を有するコンデンサ２，８があり、更
に現実には誤差増幅器７も時定数を有するので、
ループ内に３段以上の時定数回路が存在すること
になつて発振状態になり易い。
本発明は、上述のような従来のアナログ積分器
の問題点に鑑みてなされたもので、直流オフセツ
ト分が除去されしかも発振せず安定なアナログ積
分器を提供することを目的とする。
の問題点に鑑みてなされたもので、直流オフセツ
ト分が除去されしかも発振せず安定なアナログ積
分器を提供することを目的とする。
本発明は、第１の電流源と、この電流源に接続
された第１のスイツチと、このスイツチがオンの
とき第１の電流源の出力電流を蓄積する第１のコ
ンデンサと、このコンデンサの電圧を検出する第
１の緩衝増幅器と、この緩衝増幅器の出力端子と
接地間に接続された誤差増幅器と、この誤差増幅
器の出力端子に接続され前記第１のスイツチがオ
フのときオンとされる第２のスイツチと、このス
イツチの他端と接地間に設けられた第２のコンデ
ンサと、このコンデンサの電圧を検出する第２の
緩衝増幅器と、この緩衝増幅器の出力電圧を制御
端子に加えられる第２の電流源とを備え、第１の
コンデンサは第１の緩衝増幅器の入力端と第２の
電流源の制御端子間に接続されて成ることを特徴
とするアナログ積分器である。
された第１のスイツチと、このスイツチがオンの
とき第１の電流源の出力電流を蓄積する第１のコ
ンデンサと、このコンデンサの電圧を検出する第
１の緩衝増幅器と、この緩衝増幅器の出力端子と
接地間に接続された誤差増幅器と、この誤差増幅
器の出力端子に接続され前記第１のスイツチがオ
フのときオンとされる第２のスイツチと、このス
イツチの他端と接地間に設けられた第２のコンデ
ンサと、このコンデンサの電圧を検出する第２の
緩衝増幅器と、この緩衝増幅器の出力電圧を制御
端子に加えられる第２の電流源とを備え、第１の
コンデンサは第１の緩衝増幅器の入力端と第２の
電流源の制御端子間に接続されて成ることを特徴
とするアナログ積分器である。
本発明によれば、積分用の第１のコンデンサが
第１の緩衝増幅器の入力端と第２の電流源の制御
端子間に接続されており、第２の緩衝増幅器の出
力インピーダンスは低いので、第１のスイツチが
オン第２のスイツチがオフとなる動作モードでは
第１のコンデンサは積分作用を持つと共に、第１
のスイツチがオフ第２のスイツチがオンとなる較
正モードではこのコンデンサは帰還ループにおい
て位相を進める補償作用をすることになる。した
がつて、発振しにくく、安定なアナログ積分器が
得られる利点がある。
第１の緩衝増幅器の入力端と第２の電流源の制御
端子間に接続されており、第２の緩衝増幅器の出
力インピーダンスは低いので、第１のスイツチが
オン第２のスイツチがオフとなる動作モードでは
第１のコンデンサは積分作用を持つと共に、第１
のスイツチがオフ第２のスイツチがオンとなる較
正モードではこのコンデンサは帰還ループにおい
て位相を進める補償作用をすることになる。した
がつて、発振しにくく、安定なアナログ積分器が
得られる利点がある。
〔発明の実施例〕
以下、本発明の一実施例を第１図を用いて説明
する。この実施例の回路も積分用のコンデンサの
接続箇所以外は第３図に示した従来例とほぼ同じ
である。即ち、電流源１１に直列にスイツチ
（SW11）が接続され、更にこのスイツチがオン
のとき電荷が蓄積されるコンデンサ１２及び緩衝
増幅器１３の入力端が接続されている。尚、緩衝
増幅器１３の入力に示されている１４は直流オフ
セツト分を示し、１５は電流オフセツト分を、又
１６は電圧オフセツト分を示す。
する。この実施例の回路も積分用のコンデンサの
接続箇所以外は第３図に示した従来例とほぼ同じ
である。即ち、電流源１１に直列にスイツチ
（SW11）が接続され、更にこのスイツチがオン
のとき電荷が蓄積されるコンデンサ１２及び緩衝
増幅器１３の入力端が接続されている。尚、緩衝
増幅器１３の入力に示されている１４は直流オフ
セツト分を示し、１５は電流オフセツト分を、又
１６は電圧オフセツト分を示す。
緩衝増幅器１３の出力端子には誤差増幅器１７
の負入力端子が接続される。この増幅器１７の正
入力端子は接地され、出力端子にはスイツチ
（SW12）が直列に接続され、更にこのスイツチ
の他端にはコンデンサ１８及び緩衝増幅器１９の
入力端子が接続される。緩衝増幅器１９の出力端
子は電流源２０の制御入力端子に接続されてお
り、電流源２０の出力端子は緩衝増幅器１３の入
力端子に接続されている。そして、上記積分のコ
ンデンサ１２は電流源２０の制御入力端子と緩衝
増幅器１３の入力端子との間に接続されている。
の負入力端子が接続される。この増幅器１７の正
入力端子は接地され、出力端子にはスイツチ
（SW12）が直列に接続され、更にこのスイツチ
の他端にはコンデンサ１８及び緩衝増幅器１９の
入力端子が接続される。緩衝増幅器１９の出力端
子は電流源２０の制御入力端子に接続されてお
り、電流源２０の出力端子は緩衝増幅器１３の入
力端子に接続されている。そして、上記積分のコ
ンデンサ１２は電流源２０の制御入力端子と緩衝
増幅器１３の入力端子との間に接続されている。
次にこの回路の動作を説明する。まず、直流オ
フセツト分を除去する較正モードではスイツチ
（SW11）はオフ、スイツチ（SW12）はオンとさ
れる。緩衝増幅器１９の出力インピーダンスは非
常に小さくコンデンサ１２の一端は接地されてい
ることとほぼ等しくなる。スイツチ（SW11）が
オフで入力が零であるが、直流オフセツトの存在
の為、緩衝増幅器１３の出力は零ではなくこの出
力が誤差増幅器１７で反転されスイツチ
（SW12）を介して緩衝増幅器１９を通し電流源
２０の制御入力端子に加えられる。この制御入力
に応じて電流源の出力電流が変化し直流オフセツ
ト分が除去されるように働く。緩衝増幅器１３の
出力が零となるときの誤差増幅器１７の出力がス
イツチ（SW12）を介してコンデンサ１８に蓄積
される。
フセツト分を除去する較正モードではスイツチ
（SW11）はオフ、スイツチ（SW12）はオンとさ
れる。緩衝増幅器１９の出力インピーダンスは非
常に小さくコンデンサ１２の一端は接地されてい
ることとほぼ等しくなる。スイツチ（SW11）が
オフで入力が零であるが、直流オフセツトの存在
の為、緩衝増幅器１３の出力は零ではなくこの出
力が誤差増幅器１７で反転されスイツチ
（SW12）を介して緩衝増幅器１９を通し電流源
２０の制御入力端子に加えられる。この制御入力
に応じて電流源の出力電流が変化し直流オフセツ
ト分が除去されるように働く。緩衝増幅器１３の
出力が零となるときの誤差増幅器１７の出力がス
イツチ（SW12）を介してコンデンサ１８に蓄積
される。
次に、動作モードではスイツチ（SW11）がオ
ンスイツチ（SW12）がオフとされる。このとき
電流源１１の出力電流はスイツチ（SW11）を通
り、電荷としてコンデンサ１２に蓄積され積分動
作がなされる。緩衝増幅器１９の入力インピーダ
ンスは高いので上記較正モードでコンデンサ１８
に蓄積された電荷はほぼ維持され、この電圧は緩
衝増幅器１９を通して電流源２０の制御入力端子
に加えられており、直流オフセツト分は除去され
るようになつている。したがつて正確な積分がな
された出力電圧は緩衝増幅器１３を通り出力され
る。
ンスイツチ（SW12）がオフとされる。このとき
電流源１１の出力電流はスイツチ（SW11）を通
り、電荷としてコンデンサ１２に蓄積され積分動
作がなされる。緩衝増幅器１９の入力インピーダ
ンスは高いので上記較正モードでコンデンサ１８
に蓄積された電荷はほぼ維持され、この電圧は緩
衝増幅器１９を通して電流源２０の制御入力端子
に加えられており、直流オフセツト分は除去され
るようになつている。したがつて正確な積分がな
された出力電圧は緩衝増幅器１３を通り出力され
る。
この実施例によれば、コンデンサ２は緩衝増幅
器３の入力端子と電流源１０の制御入力端子間に
接続されており、較正モード時にはこのコンデン
サによる帰還ループが形成された位相を進める作
用を営み誤差増幅器における位相遅れを補償する
ことになる。したがつて発振せず、安定なアナロ
グ積分器となる。
器３の入力端子と電流源１０の制御入力端子間に
接続されており、較正モード時にはこのコンデン
サによる帰還ループが形成された位相を進める作
用を営み誤差増幅器における位相遅れを補償する
ことになる。したがつて発振せず、安定なアナロ
グ積分器となる。
第１図は本発明一実施例の構成図、第２図は電
流積分型のアナログ積分器の原理説明図、第３図
は従来のアナログ積分器の構成図である。 １１，２０……電流源、１２，１８……コンデ
ンサ、１３，１９……緩衝増幅器、１４……直流
オフセツト分、１７……誤差増幅器。
流積分型のアナログ積分器の原理説明図、第３図
は従来のアナログ積分器の構成図である。 １１，２０……電流源、１２，１８……コンデ
ンサ、１３，１９……緩衝増幅器、１４……直流
オフセツト分、１７……誤差増幅器。
Claims (1)
- １ 第１の電流源と、この電流源に接続された第
１のスイツチと、このスイツチがオンのとき前記
第１の電流源の出力電流を電荷として蓄積する第
１のコンデンサと、このコンデンサの電圧を検出
する第１の緩衝増幅器と、この緩衝増幅器の出力
端子と接地間に接続された誤差増幅器と、この誤
差増幅器の出力端子に接続され前記第１のスイツ
チがオフのときオンとされる第２のスイツチと、
このスイツチの他端と接地間に設けられた第２の
コンデンサと、このコンデンサの電圧を検出する
第２の緩衝増幅器と、この緩衝増幅器の出力電圧
を制御端子に加えられる第２の電流源とを備え、
第１のコンデンサは第１の緩衝増幅器の入力端子
と第２の電流源の制御端子間に接続されて成るこ
とを特徴とするアナログ積分器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334684A JPS6123278A (ja) | 1984-07-12 | 1984-07-12 | アナログ積分器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334684A JPS6123278A (ja) | 1984-07-12 | 1984-07-12 | アナログ積分器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123278A JPS6123278A (ja) | 1986-01-31 |
| JPH0452506B2 true JPH0452506B2 (ja) | 1992-08-24 |
Family
ID=15336649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14334684A Granted JPS6123278A (ja) | 1984-07-12 | 1984-07-12 | アナログ積分器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123278A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2699410C2 (ru) * | 2017-12-19 | 2019-09-05 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Аналоговый интегратор последовательности импульсных сигналов |
-
1984
- 1984-07-12 JP JP14334684A patent/JPS6123278A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6123278A (ja) | 1986-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452506B2 (ja) | ||
| JPH0818353A (ja) | 演算増幅回路 | |
| US2885497A (en) | Drift compensated direct coupled amplifier | |
| US2968005A (en) | Stabilized direct coupled transistor amplifier | |
| JPS6149850B2 (ja) | ||
| JP2802809B2 (ja) | コンパレータ回路 | |
| JPS6339790Y2 (ja) | ||
| JPH069545Y2 (ja) | 保護継電器 | |
| JPH0650045Y2 (ja) | 直流交流加算回路 | |
| JPH0522979Y2 (ja) | ||
| JP2537841B2 (ja) | 駆動装置 | |
| JPS6454818A (en) | Offset compensation circuit | |
| EP0378360A3 (en) | Analog signal conditioning without precision components | |
| JPH0758591A (ja) | 可変遅延回路 | |
| JPH051509B2 (ja) | ||
| JPS6022439Y2 (ja) | 積分器 | |
| JPS62133822A (ja) | 二重積分方式アナログデジタル変換器 | |
| JPH0212053B2 (ja) | ||
| JPS6119533Y2 (ja) | ||
| SU1032435A1 (ru) | Стабилизатор электрического сигнала | |
| JPH0248892Y2 (ja) | ||
| JPS587736Y2 (ja) | 帰還増幅回路 | |
| SU126279A1 (ru) | Дифференцирующее и интегрирующее устройство | |
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0251143B2 (ja) |