JPH045350B2 - - Google Patents
Info
- Publication number
- JPH045350B2 JPH045350B2 JP59239428A JP23942884A JPH045350B2 JP H045350 B2 JPH045350 B2 JP H045350B2 JP 59239428 A JP59239428 A JP 59239428A JP 23942884 A JP23942884 A JP 23942884A JP H045350 B2 JPH045350 B2 JP H045350B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- output
- circuit
- synchronization detection
- commercial power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、２つの交流電圧、例えば無停電電
源装置（以下CVCFという）及び商用電源の電圧
間の同期状態について判定するための同期検出回
路に関するものである。
源装置（以下CVCFという）及び商用電源の電圧
間の同期状態について判定するための同期検出回
路に関するものである。
従来、この種の同期検出回路として第３図に示
すものがあり、図において１はCVCVとして用い
られるインバータ、２は商用電源、３はインバー
タ１と商用電源２との間の電圧差を増幅する差動
増幅器で、抵抗４ａ，４ｂ，４ｃ及び演算増幅器
５からなる。また、６ａ，６ｂは検出レベルを決
める基準信号Vfと差動増幅器５の出力信号とを
比較するためのコンパレータ、７はコンパレータ
６ａ及び６ｂの出力信号間のアンド条件をとるた
めのアンド回路である。
すものがあり、図において１はCVCVとして用い
られるインバータ、２は商用電源、３はインバー
タ１と商用電源２との間の電圧差を増幅する差動
増幅器で、抵抗４ａ，４ｂ，４ｃ及び演算増幅器
５からなる。また、６ａ，６ｂは検出レベルを決
める基準信号Vfと差動増幅器５の出力信号とを
比較するためのコンパレータ、７はコンパレータ
６ａ及び６ｂの出力信号間のアンド条件をとるた
めのアンド回路である。
次に動作について説明する。インバータ１及び
商用電源２の電圧は正弦波形を有し、差動増幅器
３に入力されて両者間の電圧差が検出される。イ
ンバータ１及び商業電源２が同期しているとき
は、それぞれの電圧の振幅及び位相は等しいた
め、差動増幅器３の出力信号のレベルはほぼ0V
となる。一方、インバータ１及び商用電源２が互
に同期していないときは、差動増幅器３の出力信
号は0Vとならず、±数ボルトのものとなる。この
ような差動増幅器３の出力信号と、検出余裕をも
たせるための基準信号Vfとがコンパレータ６ａ，
６ｂにおいて比較され、前者がVf以上又はVf以
下となつたときはコンパレータ６ａ，６ｂの出力
がローとならなくなり、アンド回路７の出力はロ
ーとなる。アンド回路７の出力がローとなること
は、インバータ１と商用電源２とが非同期である
ことを示す。
商用電源２の電圧は正弦波形を有し、差動増幅器
３に入力されて両者間の電圧差が検出される。イ
ンバータ１及び商業電源２が同期しているとき
は、それぞれの電圧の振幅及び位相は等しいた
め、差動増幅器３の出力信号のレベルはほぼ0V
となる。一方、インバータ１及び商用電源２が互
に同期していないときは、差動増幅器３の出力信
号は0Vとならず、±数ボルトのものとなる。この
ような差動増幅器３の出力信号と、検出余裕をも
たせるための基準信号Vfとがコンパレータ６ａ，
６ｂにおいて比較され、前者がVf以上又はVf以
下となつたときはコンパレータ６ａ，６ｂの出力
がローとならなくなり、アンド回路７の出力はロ
ーとなる。アンド回路７の出力がローとなること
は、インバータ１と商用電源２とが非同期である
ことを示す。
従来の同期検出回路は、以上のように構成され
ているので、商用電源からCVCFへ切換える場合
は、CVCF側の電源インピーダンスが商用に比べ
て大きいために通常CVCF側電圧位相を数度進め
る必要があり、このような状態でも同期状態であ
るとする必要があつても、それぞれに対して独立
して異なる同期検出余裕を設定することができな
いという問題点があつた。
ているので、商用電源からCVCFへ切換える場合
は、CVCF側の電源インピーダンスが商用に比べ
て大きいために通常CVCF側電圧位相を数度進め
る必要があり、このような状態でも同期状態であ
るとする必要があつても、それぞれに対して独立
して異なる同期検出余裕を設定することができな
いという問題点があつた。
この発明は、上記のような従来のものの問題点
を解決するためになされたもので、商用電源及び
CVCFに対して同期検出余裕幅を独立して任意に
設定することができる同期検出回路を得ることを
目的とする。
を解決するためになされたもので、商用電源及び
CVCFに対して同期検出余裕幅を独立して任意に
設定することができる同期検出回路を得ることを
目的とする。
この発明に係る同期検出回路は、同期関係を調
べる２つの交流電圧をそれぞれ矩形波のパルスに
変換し、これらのパルスにより、それぞれ一対の
ワンシヨツトマルチバイブレータをトリガーし、
これらのワンシヨツトマルチバイブレータの出力
の論理積をとり、この論理積の成立により上記交
流電源の同期を示すようにしたものである。
べる２つの交流電圧をそれぞれ矩形波のパルスに
変換し、これらのパルスにより、それぞれ一対の
ワンシヨツトマルチバイブレータをトリガーし、
これらのワンシヨツトマルチバイブレータの出力
の論理積をとり、この論理積の成立により上記交
流電源の同期を示すようにしたものである。
この発明においては、交流電源の電圧を波形変
換したパルスによりトリガされる各ワンシヨツト
マルチバイブレータを、それぞれ同期検出余裕幅
に対応するパルス幅を任意に設定できるようにし
たので、このパルス幅の範囲内で各交流電圧の位
相が変化しても同期状態にあることを示す同期信
号を出力する。
換したパルスによりトリガされる各ワンシヨツト
マルチバイブレータを、それぞれ同期検出余裕幅
に対応するパルス幅を任意に設定できるようにし
たので、このパルス幅の範囲内で各交流電圧の位
相が変化しても同期状態にあることを示す同期信
号を出力する。
第１図はこの発明の一実施例を示すブロツク図
であり、８ａ，８ｂは同期関係を調べる２つの交
流電圧（正弦波）、即ち、インバータ１及び商用
電源２のゼロクロス点をそれぞれ検出し、そのゼ
ロクロス点を検出した時点を境に異なる論理レベ
ル（ハイ又はロー）の信号（矩形波）を出力する
一対のコンパレータ、９ａ，９ｂは各コンパレー
タ８ａ，８ｂより出力された信号の論理レベルの
変化によりそれぞれトリガされたとき（この例で
は、論理レベルがハイからローに変化したときト
リガされる）、それぞれ同期検出の位相余裕を考
慮して設定されたパルス幅Tfa，Tfbのパルスを出
力する一対のワンシヨツトマルチバイブレータ
（第１のワンシヨツトマルチバイブレータ）、１０
は各ワンシヨツトマルチバイブレータ９ａ，９ｂ
の出力を論理積するアンド回路、１１はアンド回
路１０の出力によりトリガされたとき、インバー
タ１と商用電源２とが同期していることを示すべ
く、連続的に同期信号を出力するワンシヨツトマ
ルチバイブレータ（第２のマルチバイブレータ）
である。
であり、８ａ，８ｂは同期関係を調べる２つの交
流電圧（正弦波）、即ち、インバータ１及び商用
電源２のゼロクロス点をそれぞれ検出し、そのゼ
ロクロス点を検出した時点を境に異なる論理レベ
ル（ハイ又はロー）の信号（矩形波）を出力する
一対のコンパレータ、９ａ，９ｂは各コンパレー
タ８ａ，８ｂより出力された信号の論理レベルの
変化によりそれぞれトリガされたとき（この例で
は、論理レベルがハイからローに変化したときト
リガされる）、それぞれ同期検出の位相余裕を考
慮して設定されたパルス幅Tfa，Tfbのパルスを出
力する一対のワンシヨツトマルチバイブレータ
（第１のワンシヨツトマルチバイブレータ）、１０
は各ワンシヨツトマルチバイブレータ９ａ，９ｂ
の出力を論理積するアンド回路、１１はアンド回
路１０の出力によりトリガされたとき、インバー
タ１と商用電源２とが同期していることを示すべ
く、連続的に同期信号を出力するワンシヨツトマ
ルチバイブレータ（第２のマルチバイブレータ）
である。
次に上記実施例の動作について第２図を参照し
ながら説明する。インバータ１及び商用電源２の
電圧（第２図ａ，ｂ）は、コンパレータ８ａ，８
ｂに入力され、これらの電圧はゼロクロス点でハ
イ又はローにある論理レベルを変化させる矩形波
のパルスの出力となる（第２図ｃ，ｄ）。ワンシ
ヨツトマルチバイブレータ９ａ，９ｂはコンパレ
ータ８ａ，８ｂの出力がハイからローへ変化した
ときのみトリガされ、パルス幅Tfa，Tfbのパルス
を発生する。従つて、インバータ１側の電圧の位
相を基準にとれば、商用電源２側の位相がパルス
幅Tfaの範囲内で遅れても、アンド回路１０の出
力は、ハイを保持してワンシヨツトマルチバイブ
レータ１１をトリガし、その出力をハイにしてイ
ンバータ１及び商用電源２が同期していることを
示す。逆に、商用電源２の電圧の位相を基準にと
れは、インバータ１の電圧の位相がパルス幅Tfb
の時間内で遅れても同様にワンシヨツトマルチバ
イブレータ１１をトリガするので、同期している
ことを示す。なお、商用電源２に対してインバー
タ１側がパルス幅Tfa進み又はパルス幅Tfbの遅れ
となる範囲内で同期を検出するため、進み側と遅
れ側でそれぞれパルス幅を変更して同期検出余裕
幅を変更することができる。
ながら説明する。インバータ１及び商用電源２の
電圧（第２図ａ，ｂ）は、コンパレータ８ａ，８
ｂに入力され、これらの電圧はゼロクロス点でハ
イ又はローにある論理レベルを変化させる矩形波
のパルスの出力となる（第２図ｃ，ｄ）。ワンシ
ヨツトマルチバイブレータ９ａ，９ｂはコンパレ
ータ８ａ，８ｂの出力がハイからローへ変化した
ときのみトリガされ、パルス幅Tfa，Tfbのパルス
を発生する。従つて、インバータ１側の電圧の位
相を基準にとれば、商用電源２側の位相がパルス
幅Tfaの範囲内で遅れても、アンド回路１０の出
力は、ハイを保持してワンシヨツトマルチバイブ
レータ１１をトリガし、その出力をハイにしてイ
ンバータ１及び商用電源２が同期していることを
示す。逆に、商用電源２の電圧の位相を基準にと
れは、インバータ１の電圧の位相がパルス幅Tfb
の時間内で遅れても同様にワンシヨツトマルチバ
イブレータ１１をトリガするので、同期している
ことを示す。なお、商用電源２に対してインバー
タ１側がパルス幅Tfa進み又はパルス幅Tfbの遅れ
となる範囲内で同期を検出するため、進み側と遅
れ側でそれぞれパルス幅を変更して同期検出余裕
幅を変更することができる。
なお、上記の実施例では、CVCFと商用電源の
同期検出を進みと遅れとで異なる場合を示した
が、ワンシヨツトマルチバイブレータ６ａ，６ｂ
のパルス幅を同じにすれば、遅れと進みで同期検
出余裕幅が同じである複数台のCVCFの並列運転
における共通母線電圧とそれぞれのCVCFの出力
電圧の同期検出にも応用できる。
同期検出を進みと遅れとで異なる場合を示した
が、ワンシヨツトマルチバイブレータ６ａ，６ｂ
のパルス幅を同じにすれば、遅れと進みで同期検
出余裕幅が同じである複数台のCVCFの並列運転
における共通母線電圧とそれぞれのCVCFの出力
電圧の同期検出にも応用できる。
以上のように、この発明によれば各コンパレー
タより出力された信号の論理レベルの変化により
トリガされたとき、それぞれ同期検出の位相余裕
を考慮して設定されたパルス幅のパルスを出力す
る一対の第１のワンシヨツトマルチバイブレータ
を設けたので、同期関係を調べる２つの交流電圧
に対して同期検出の位相余裕、即ち位相のずれを
考慮できるため、２つの交流電圧の位相が数度異
なる場合でも同期検出可能となるとともに、精度
の高い同期検出が得られるなどの効果が得られ
る。
タより出力された信号の論理レベルの変化により
トリガされたとき、それぞれ同期検出の位相余裕
を考慮して設定されたパルス幅のパルスを出力す
る一対の第１のワンシヨツトマルチバイブレータ
を設けたので、同期関係を調べる２つの交流電圧
に対して同期検出の位相余裕、即ち位相のずれを
考慮できるため、２つの交流電圧の位相が数度異
なる場合でも同期検出可能となるとともに、精度
の高い同期検出が得られるなどの効果が得られ
る。
第１図はこの発明の一実施例による同期検出回
路の回路図、第２図は第１図に示す同期検出回路
の動作の波形図、第３図は従来の同期検出回路の
回路図である。 ８ａ，８ｂはコンパレータ、９ａ，９ｂ，１１
はワンシヨツトマルチバイブレータ、１０はアン
ド回路。なお、図中同一符号は同一部分を示す。
路の回路図、第２図は第１図に示す同期検出回路
の動作の波形図、第３図は従来の同期検出回路の
回路図である。 ８ａ，８ｂはコンパレータ、９ａ，９ｂ，１１
はワンシヨツトマルチバイブレータ、１０はアン
ド回路。なお、図中同一符号は同一部分を示す。
Claims (1)
- １ 同期関係を調べる２つの交流電圧のゼロクロ
ス点をそれぞれ検出し、そのゼロクロス点を検出
した時点を境に異なる論理レベルの信号を出力す
る一対のコンパレータと、上記各コンパレータよ
り出力された信号の論理レベルの変化によりそれ
ぞれトリガされたとき、それぞれ同期検出の位相
余裕を考慮して設定されたパルス幅のパルスを出
力する一対の第１のワンシヨツトマルチバイブレ
ータと、上記各第１のワンシヨツトマルチバイブ
レータの出力を論理積するアンド回路と、上記ア
ンド回路の出力によりトリガされたとき、上記２
つの交流電圧が同期していることを示すべく、同
期を示す出力をする第２のワンシヨツトマルチバ
イブレータとを備えた同期検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23942884A JPS61118667A (ja) | 1984-11-15 | 1984-11-15 | 同期検出回路 |
| US07/370,322 USRE33301E (en) | 1984-11-15 | 1989-06-22 | Synchronism detector circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23942884A JPS61118667A (ja) | 1984-11-15 | 1984-11-15 | 同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61118667A JPS61118667A (ja) | 1986-06-05 |
| JPH045350B2 true JPH045350B2 (ja) | 1992-01-31 |
Family
ID=17044624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23942884A Granted JPS61118667A (ja) | 1984-11-15 | 1984-11-15 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61118667A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743664Y2 (ja) * | 1991-09-03 | 1995-10-09 | 陸運電機株式会社 | 位相表示付き電源表示灯 |
-
1984
- 1984-11-15 JP JP23942884A patent/JPS61118667A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61118667A (ja) | 1986-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1980002776A1 (en) | Frequency control apparatus for ac machine | |
| JPH0269018A (ja) | 位相検出回路 | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JPH0447765B2 (ja) | ||
| JPH045350B2 (ja) | ||
| JPH05232157A (ja) | 電圧低下検出装置 | |
| Varnovitsky | Development and comparative analysis of a pulse-width modulation strategy | |
| USRE33301E (en) | Synchronism detector circuit | |
| JPH0880060A (ja) | 単相インバータ装置 | |
| JPH0632788Y2 (ja) | 正弦波信号の移相回路 | |
| US4678949A (en) | Synchronism detector circuit | |
| US5103162A (en) | Apparatus for determining when a preselected phase relationship exists between two periodic waveforms | |
| JPH04262272A (ja) | 三相入力状態判定装置 | |
| JPH0367228B2 (ja) | ||
| JPH0434417Y2 (ja) | ||
| JPS6059830B2 (ja) | 変換信号同期装置 | |
| JPH06140840A (ja) | 同期検波器 | |
| JPS62237364A (ja) | 同期検出回路 | |
| JPS60174060A (ja) | 同期信号検出回路 | |
| SU1487118A1 (ru) | Реле направления мощности | |
| JPH0282168A (ja) | 交流電圧の電圧低下検出装置 | |
| JPH0249170A (ja) | 位相差検出回路 | |
| JPH08105921A (ja) | 交流電圧検出回路 | |
| JPH01110266A (ja) | 電圧低下検出回路 | |
| JP2000156981A (ja) | インバータの電流・電圧位相差検出方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |