JPH0453619B2 - - Google Patents
Info
- Publication number
- JPH0453619B2 JPH0453619B2 JP60105992A JP10599285A JPH0453619B2 JP H0453619 B2 JPH0453619 B2 JP H0453619B2 JP 60105992 A JP60105992 A JP 60105992A JP 10599285 A JP10599285 A JP 10599285A JP H0453619 B2 JPH0453619 B2 JP H0453619B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- circuit
- arc
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、消耗性電極を用いる自動アーク溶
接、特に短絡移行によるCO2アーク溶接に好適な
アーク溶接用電源に関する。
接、特に短絡移行によるCO2アーク溶接に好適な
アーク溶接用電源に関する。
短絡移行によるCO2アーク溶接においては、何
らかの原因により短絡状態が長く続くと、過大な
短絡電極が流れてアーク再生の瞬間に大粒のスパ
ツタが発生し、またアーク状態が長時間続くと、
電流の減少によりアーク切れが生じ、ビード形状
が不良になる。
らかの原因により短絡状態が長く続くと、過大な
短絡電極が流れてアーク再生の瞬間に大粒のスパ
ツタが発生し、またアーク状態が長時間続くと、
電流の減少によりアーク切れが生じ、ビード形状
が不良になる。
従来、これらの対策として、スパツタの低減に
ついては、第３図に示すように出力電流がある設
定値IHを越えると電流の増加を抑制する手段を設
けて短絡電流のピーク値IPを制限し、過大電流
IP′が流れないようにする工夫がなされ、またア
ーク切れの防止については、第４図に示すように
アーク発生期間に出力電流がある設定値ILより下
がると出力電流を増加、または定電流に制御する
手段を設けて電流がゼロにならないようにする工
夫がなされていた。これらは、パワートランジス
タのような高度スイツチング素子を用いて出力を
制御するインバータ制御のアーク溶接用電源の実
現により可能となつたものである。
ついては、第３図に示すように出力電流がある設
定値IHを越えると電流の増加を抑制する手段を設
けて短絡電流のピーク値IPを制限し、過大電流
IP′が流れないようにする工夫がなされ、またア
ーク切れの防止については、第４図に示すように
アーク発生期間に出力電流がある設定値ILより下
がると出力電流を増加、または定電流に制御する
手段を設けて電流がゼロにならないようにする工
夫がなされていた。これらは、パワートランジス
タのような高度スイツチング素子を用いて出力を
制御するインバータ制御のアーク溶接用電源の実
現により可能となつたものである。
しかし、以上の従来技術により大粒のスパツタ
の発生を防止し、かつアーク切れを防止しようと
すると、 (1) 電流値検出手段 (2) IH設定手段 (3) 電流増加抑制手段 (4) IL設定手段 (5) 電流減少抑制手段 が必要となり、制御回路が複雑で高価なものにな
る。
の発生を防止し、かつアーク切れを防止しようと
すると、 (1) 電流値検出手段 (2) IH設定手段 (3) 電流増加抑制手段 (4) IL設定手段 (5) 電流減少抑制手段 が必要となり、制御回路が複雑で高価なものにな
る。
本発明の目的は、上記従来技術のように(1)〜(5)
の手段を用いることなく、簡単で安価な構成によ
り、スパツタの低減およびアーク切れ防止の効果
を十分上げることができるアーク溶接用電源を提
供することにある。
の手段を用いることなく、簡単で安価な構成によ
り、スパツタの低減およびアーク切れ防止の効果
を十分上げることができるアーク溶接用電源を提
供することにある。
本発明は、高速スイツチング素子により出力電
流を制御し、該出力電流の変化率に対応した信号
を発生する電流変化率検出手段と、前記高速スイ
ツチング素子のオンオフ時間比を変化させる出力
電流出力手段を有するアーク溶接用電源装置にお
いて、前記電流変化率検出手段からの出力をオペ
アンプIC1に入力し、その出力を抵抗を介してオ
ペアンプIC2のマイナス端子に入力し、該マイナ
ス端子とオペアンプIC2出力端子の間に並列接続
された抵抗R3、抵抗R3と並列のコンデンサC1な
らびに抵抗R2とからなる遅延要素と、オペアン
プIC2のプラス端子を抵抗R4を介して接地するよ
うに構成した増幅回路と、該増幅回路の増幅度を
出力制御信号に加算する加算回路と、を備えるこ
とにより、アーク負荷がアーク状態から短絡状態
に移つた時点および短絡状態からアーク状態に移
つた時点からの時間経過とともにそれぞれ増幅度
が大きくなるように構成されてなることを特徴と
するアーク溶接用電源装置である。
流を制御し、該出力電流の変化率に対応した信号
を発生する電流変化率検出手段と、前記高速スイ
ツチング素子のオンオフ時間比を変化させる出力
電流出力手段を有するアーク溶接用電源装置にお
いて、前記電流変化率検出手段からの出力をオペ
アンプIC1に入力し、その出力を抵抗を介してオ
ペアンプIC2のマイナス端子に入力し、該マイナ
ス端子とオペアンプIC2出力端子の間に並列接続
された抵抗R3、抵抗R3と並列のコンデンサC1な
らびに抵抗R2とからなる遅延要素と、オペアン
プIC2のプラス端子を抵抗R4を介して接地するよ
うに構成した増幅回路と、該増幅回路の増幅度を
出力制御信号に加算する加算回路と、を備えるこ
とにより、アーク負荷がアーク状態から短絡状態
に移つた時点および短絡状態からアーク状態に移
つた時点からの時間経過とともにそれぞれ増幅度
が大きくなるように構成されてなることを特徴と
するアーク溶接用電源装置である。
そもそも短絡移行によるCO2アーク溶接におい
て、過大電流による大粒のスパツタが発生するの
は短絡状態が長時間続いた場合であり、また電流
の減少によるアーク切れが生じるのもアーク長の
変動によりアーク状態が長時間続いた場合であ
る。
て、過大電流による大粒のスパツタが発生するの
は短絡状態が長時間続いた場合であり、また電流
の減少によるアーク切れが生じるのもアーク長の
変動によりアーク状態が長時間続いた場合であ
る。
本発明はこの事実に着目し、長時間の短絡状態
および長時間のアーク状態が続いたときは出力電
流の変化に対する抑制を強める（定電流性向に近
づける）ようにしたもので、しかも設定電流や設
定時間で切換えるのではなく、第５図に示すよう
に時間の経過とともにほぼ指数関数的に出力電流
の変化をゆるやかにすることにより、制御回路の
簡素化を図つたものである。
および長時間のアーク状態が続いたときは出力電
流の変化に対する抑制を強める（定電流性向に近
づける）ようにしたもので、しかも設定電流や設
定時間で切換えるのではなく、第５図に示すよう
に時間の経過とともにほぼ指数関数的に出力電流
の変化をゆるやかにすることにより、制御回路の
簡素化を図つたものである。
本発明の一実施例を第１図に示す。
本実施例は、商用交流電源１からの入力を整流
回路２で直流に変換し、平滑コンデンサ３により
平滑化した後、パワートランジスタまたは
MOSFET等の高速スイツチング素子５を用いた
インバータ回路４により高周波交流（例えば20k
Hz）に変換し、これを溶接トランス６で降圧した
後、出力側整流器７により再度直流に変換し、直
流リアクタ８により平滑化してアーク負荷１２に
直流出力を供給するインバータ制御のアーク溶接
用電源であり、１０は消耗性電極として用いられ
る溶接ワイヤ、１１はワイヤ送給ローラ、１３は
母材である。
回路２で直流に変換し、平滑コンデンサ３により
平滑化した後、パワートランジスタまたは
MOSFET等の高速スイツチング素子５を用いた
インバータ回路４により高周波交流（例えば20k
Hz）に変換し、これを溶接トランス６で降圧した
後、出力側整流器７により再度直流に変換し、直
流リアクタ８により平滑化してアーク負荷１２に
直流出力を供給するインバータ制御のアーク溶接
用電源であり、１０は消耗性電極として用いられ
る溶接ワイヤ、１１はワイヤ送給ローラ、１３は
母材である。
上記直流リアクタ８は高周波交流分を平滑化す
るだけの小形のもので、溶接特性上必要なインダ
クタンスとしての機能は次に述べる電流変化率検
出手段と出力電流制御手段によつて実現される。
るだけの小形のもので、溶接特性上必要なインダ
クタンスとしての機能は次に述べる電流変化率検
出手段と出力電流制御手段によつて実現される。
本実施例では、電流変化率検出手段として直流
リアクタ８に二次巻線９を設け、この二次巻線９
に誘起する電圧をアーク負荷１２に供給される出
力電流Ｉの変化率（di／dt）に対応した信号とし
て用いている。出力電流制御手段は、上記二次巻
線９の誘起電圧を増幅回路１４で増幅し、加算回
路１５で出力電圧設定器１６からの出力制御信号
でに加算して駆動回路１７に加え、パルス幅変調
した信号でインバータ回路４の高速スイツチング
素子５を駆動することにより、出力電流Ｉが増加
しようとする時は上記スイツチング素子のオン時
間幅を狭くし、逆に出力電流Ｉが減少しようとす
る時は上記スイツチング素子のオン時間幅を広く
して電流変化を抑制する機能をもたせたもので、
アーク負荷１２の短絡期間における電流上昇率お
よびアーク発生期間における電流低下率はいずれ
かも増幅回路１４の増幅度（ゲイン）によつて決
まる。
リアクタ８に二次巻線９を設け、この二次巻線９
に誘起する電圧をアーク負荷１２に供給される出
力電流Ｉの変化率（di／dt）に対応した信号とし
て用いている。出力電流制御手段は、上記二次巻
線９の誘起電圧を増幅回路１４で増幅し、加算回
路１５で出力電圧設定器１６からの出力制御信号
でに加算して駆動回路１７に加え、パルス幅変調
した信号でインバータ回路４の高速スイツチング
素子５を駆動することにより、出力電流Ｉが増加
しようとする時は上記スイツチング素子のオン時
間幅を狭くし、逆に出力電流Ｉが減少しようとす
る時は上記スイツチング素子のオン時間幅を広く
して電流変化を抑制する機能をもたせたもので、
アーク負荷１２の短絡期間における電流上昇率お
よびアーク発生期間における電流低下率はいずれ
かも増幅回路１４の増幅度（ゲイン）によつて決
まる。
増幅回路１４は、直流リアクタ８の二次巻線９
からの電圧をオペアンプIC1で増幅し、その出力
を抵抗R1を通してオペアンプIC2の（−）入力端
子に加え、さらに増幅して加算回路１５に出力す
るようになつており、オペアンぷIC2は帰還抵抗
R3およびこの帰還抵抗と並列のコンデンサC1、
抵抗R2からなる遅れ要素を有し、（＋）入力端子
は抵抗R4を通して接地されている。
からの電圧をオペアンプIC1で増幅し、その出力
を抵抗R1を通してオペアンプIC2の（−）入力端
子に加え、さらに増幅して加算回路１５に出力す
るようになつており、オペアンぷIC2は帰還抵抗
R3およびこの帰還抵抗と並列のコンデンサC1、
抵抗R2からなる遅れ要素を有し、（＋）入力端子
は抵抗R4を通して接地されている。
上記増幅回路１４におけるオペアンプIC2の増
幅度は直流的にはR3／R1で決定されるが、コン
デンサC1、抵抗R1〜R3の値を適当に選定するこ
とにより、アーク負荷１２がアーク状態から短絡
状態に移つた瞬間および短絡状態からアーク状態
に移つた瞬間にはオペアンプIC2の増幅度をほぼ
（R2・R3／R2＋R3）／R1と小さくし、時間の経
過とともに指数関数的に増幅度をR3／R1へと大
きくすることができる。
幅度は直流的にはR3／R1で決定されるが、コン
デンサC1、抵抗R1〜R3の値を適当に選定するこ
とにより、アーク負荷１２がアーク状態から短絡
状態に移つた瞬間および短絡状態からアーク状態
に移つた瞬間にはオペアンプIC2の増幅度をほぼ
（R2・R3／R2＋R3）／R1と小さくし、時間の経
過とともに指数関数的に増幅度をR3／R1へと大
きくすることができる。
第２図は第１図における出力電流波形と各部信
号波形を示す図である。
号波形を示す図である。
同図ａは出力電流Ｉの変化を示す。
同図ｂはオペアンプIC1の出力電圧の変化を示
す。
す。
オペアンプIC1の出力は反転増幅されて同図ｃ
に示すようなオペアンプIC2の出力電圧となる。
に示すようなオペアンプIC2の出力電圧となる。
次に、オペアンプIC2の出力に出力電圧設定器
１６による設定電圧V16が加算回路１５で加算さ
れて、同図ｄに示すような出力信号が駆動回路１
７に入力される。
１６による設定電圧V16が加算回路１５で加算さ
れて、同図ｄに示すような出力信号が駆動回路１
７に入力される。
続いて、駆動回路１７により同図ｅに示す出力
信号が得られる。駆動回路１７は、加算回路１５
から出力される信号の信号レベルが低いときは狭
いパルスを出力し、信号レベルが高いときには広
いパルス出力する回路である。
信号が得られる。駆動回路１７は、加算回路１５
から出力される信号の信号レベルが低いときは狭
いパルスを出力し、信号レベルが高いときには広
いパルス出力する回路である。
さらに、インバータ回路によつて同図ｆに示す
出力信号が出力される。
出力信号が出力される。
前記第２図ｅによつて明らかなように、駆動回
路１７の出力信号は、ａ→ｂ間では入力電圧の変
化とともにON時間が長くなり、ｃ→ｄ間では入
力電圧の変化とともにON時間が短くなる。ただ
し（ON＋OFF）時間は常に一定である。
路１７の出力信号は、ａ→ｂ間では入力電圧の変
化とともにON時間が長くなり、ｃ→ｄ間では入
力電圧の変化とともにON時間が短くなる。ただ
し（ON＋OFF）時間は常に一定である。
すなわち、アーク負荷１２がアーク状態から短
絡状態に移つた時点からの時間の経過とともにオ
ペアンプIC2の増幅度が大きくなるため、出力信
号の時間的変化が第２図ａ→ｂのようにゆるやか
となつて、出力電流Ｉの増加に対する抑制を強め
るように働き、また短絡状態からアーク状態に移
つた時も同様で、この時点からの時間の経過とと
もにオペアンプIC2の増幅度が大きくなるなるた
め、出力信号の時間的変化が第２図ｃ→ｄのよう
にゆるやかとなつて、出力電流Ｉの減少に対する
抑制を強めるように働く。
絡状態に移つた時点からの時間の経過とともにオ
ペアンプIC2の増幅度が大きくなるため、出力信
号の時間的変化が第２図ａ→ｂのようにゆるやか
となつて、出力電流Ｉの増加に対する抑制を強め
るように働き、また短絡状態からアーク状態に移
つた時も同様で、この時点からの時間の経過とと
もにオペアンプIC2の増幅度が大きくなるなるた
め、出力信号の時間的変化が第２図ｃ→ｄのよう
にゆるやかとなつて、出力電流Ｉの減少に対する
抑制を強めるように働く。
第５図は出力電流Ｉの制御の様子を示す図で、
短絡時間およびアーク発生期間の初期には電流変
化を急にして通常の溶接状態での適正な短絡周期
（単位時間当りの短絡回数）を確保しながら、短
絡状態が長く続いたときの電流のピーク値IPを低
く抑えて過大電流IP′による大粒のスパツタの発
生を防止することができ、またアーク状態が長く
続いたときの電流の減少を抑えてアーク切れを防
止することができる。
短絡時間およびアーク発生期間の初期には電流変
化を急にして通常の溶接状態での適正な短絡周期
（単位時間当りの短絡回数）を確保しながら、短
絡状態が長く続いたときの電流のピーク値IPを低
く抑えて過大電流IP′による大粒のスパツタの発
生を防止することができ、またアーク状態が長く
続いたときの電流の減少を抑えてアーク切れを防
止することができる。
以上、本発明の一実施例について説明したが、
本発明は上記実施例の構成に限定されるものでな
く、例えば電流変化率検出手段としては、上記実
施例のように直流リアクタ８に二次巻線９を設け
る代わりに、電流検出器を用いて出力電流Ｉを電
圧に変換し、この電圧を微分回路に加えて出力電
流の変化率に対応した信号を得てもよい。
本発明は上記実施例の構成に限定されるものでな
く、例えば電流変化率検出手段としては、上記実
施例のように直流リアクタ８に二次巻線９を設け
る代わりに、電流検出器を用いて出力電流Ｉを電
圧に変換し、この電圧を微分回路に加えて出力電
流の変化率に対応した信号を得てもよい。
また、増幅度を時間の経過と共に大きくする手
段としては上記実施例のように遅れ要素による方
法だけでなく、増幅回路１４に外部制御信号によ
り増幅度が変化する可変利得増幅回路（ゲインコ
ントロールIC）を用い、アーク状態から短絡状
態に移つた時点および短絡状態からアーク状態に
移つた時点での出力電圧、電流の変化を利用して
リセツトされる積分信号などを外部制御信号とし
て増幅度を時間の経過とともに大きくするように
してもよい。
段としては上記実施例のように遅れ要素による方
法だけでなく、増幅回路１４に外部制御信号によ
り増幅度が変化する可変利得増幅回路（ゲインコ
ントロールIC）を用い、アーク状態から短絡状
態に移つた時点および短絡状態からアーク状態に
移つた時点での出力電圧、電流の変化を利用して
リセツトされる積分信号などを外部制御信号とし
て増幅度を時間の経過とともに大きくするように
してもよい。
本発明によれば、出力電流の変化率に対応した
信号を増幅して出力制御信号に加算する増幅回路
の増幅度を、アーク負荷がアーク状態から短絡状
態に移つた時点および短絡状態からアーク状態に
移つた時点からの時間の経過とともに大きくする
ことで、電流変化に対する抑制を強めるようにし
たため、前記従来技術のように出力電流が設定値
を越えたときに電流の増加を抑える手段と出力電
流が設定値より下がつたときに電流の減少を抑え
る手段を別個に設ける必要がなく、より簡単で安
価な回路構成により、過大電流による大粒のスパ
ツタの発生を防止し、かつ電流の減少によるアー
ク切れを防止する効果を十分発揮させることがで
きる。
信号を増幅して出力制御信号に加算する増幅回路
の増幅度を、アーク負荷がアーク状態から短絡状
態に移つた時点および短絡状態からアーク状態に
移つた時点からの時間の経過とともに大きくする
ことで、電流変化に対する抑制を強めるようにし
たため、前記従来技術のように出力電流が設定値
を越えたときに電流の増加を抑える手段と出力電
流が設定値より下がつたときに電流の減少を抑え
る手段を別個に設ける必要がなく、より簡単で安
価な回路構成により、過大電流による大粒のスパ
ツタの発生を防止し、かつ電流の減少によるアー
ク切れを防止する効果を十分発揮させることがで
きる。
第１図は本発明の一実施例を示すブロツク図、
第２図は本実施例における出力電流波形と各部信
号波形を示す図、第３図はスパツタ低減に関する
従来技術を説明するための電流波形図、第４図は
アーク切れ防止に関する従来技術を説明するため
の電流波形図、第５図は本発明の効果を説明する
ための電流波形図である。 ５……高速スイツチング素子、９……電流変化
率検出手段（直流リアクタの二次巻線）、１０…
…消耗性電極（溶接ワイヤ）、１２……アーク負
荷、１４，１５……出力電流制御手段（１４……
増幅回路、１５……加算回路）、C1，R2……増幅
度を変化させる遅れ要素。
第２図は本実施例における出力電流波形と各部信
号波形を示す図、第３図はスパツタ低減に関する
従来技術を説明するための電流波形図、第４図は
アーク切れ防止に関する従来技術を説明するため
の電流波形図、第５図は本発明の効果を説明する
ための電流波形図である。 ５……高速スイツチング素子、９……電流変化
率検出手段（直流リアクタの二次巻線）、１０…
…消耗性電極（溶接ワイヤ）、１２……アーク負
荷、１４，１５……出力電流制御手段（１４……
増幅回路、１５……加算回路）、C1，R2……増幅
度を変化させる遅れ要素。
Claims (1)
- 【特許請求の範囲】 １ 高速スイツチング素子により出力電流を制御
し、該出力電流の変化率に対応した信号を発生す
る電流変化率検出手段と、前記高速スイツチング
素子のオンオフ時間比を変化させる出力電流出力
手段を有するアーク溶接用電源装置において、 前記電流変化率検出手段からの出力をオペアン
プIC1に入力し、その出力を抵抗を介してオペア
ンプIC2のマイナス端子に入力し、該マイナス端
子とオペアンプIC2の出力端子の間に並列接続さ
れた抵抗R3、抵抗R3と並列のコンデンサC1なら
びに抵抗R2とからなる遅延要素と、オペアンプ
IC2のプラス端子を抵抗R4を介して接地するよう
に構成した増幅回路と、 該増幅回路の増幅度を出力制御信号に加算する
加算回路と、 を備えることにより、アーク負荷がアーク状態か
ら短絡状態に移つた時点および短絡状態からアー
ク状態に移つた時点からの時間経過とともにそれ
ぞれ増幅度が大きくなるように構成されてなるこ
とを特徴とするアーク溶接用電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10599285A JPS61266178A (ja) | 1985-05-20 | 1985-05-20 | ア−ク溶接用電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10599285A JPS61266178A (ja) | 1985-05-20 | 1985-05-20 | ア−ク溶接用電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61266178A JPS61266178A (ja) | 1986-11-25 |
| JPH0453619B2 true JPH0453619B2 (ja) | 1992-08-27 |
Family
ID=14422216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10599285A Granted JPS61266178A (ja) | 1985-05-20 | 1985-05-20 | ア−ク溶接用電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61266178A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4725762B2 (ja) * | 2003-03-10 | 2011-07-13 | 株式会社安川電機 | アーク溶接機の制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064763A (ja) * | 1983-04-30 | 1985-04-13 | Kobe Steel Ltd | 短絡移行を伴なう溶接電源の出力制御方法 |
-
1985
- 1985-05-20 JP JP10599285A patent/JPS61266178A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61266178A (ja) | 1986-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043589B1 (en) | Pulse arc welding machine | |
| US4544826A (en) | Method and device for controlling welding power supply to avoid spattering of the weld material | |
| US5357078A (en) | Precision linear variable current control | |
| JPH0799931B2 (ja) | スイッチング素子の駆動回路 | |
| JPH0453619B2 (ja) | ||
| JPS6245025B2 (ja) | ||
| JP2509546B2 (ja) | 溶接電源 | |
| JPH01162573A (ja) | アーク溶接電源 | |
| JPH0753313B2 (ja) | インバ−タ式抵抗溶接機の電源制御装置 | |
| JP2978598B2 (ja) | パルスアーク溶接方法 | |
| JPS6064763A (ja) | 短絡移行を伴なう溶接電源の出力制御方法 | |
| JPS6228075A (ja) | 消耗電極式ア−ク溶接機 | |
| JPH02187270A (ja) | 消耗電極式アーク溶接出力制御装置 | |
| JP3215622B2 (ja) | アーク溶接電源 | |
| JPS61286068A (ja) | ア−ク溶接用電源 | |
| JPS58224070A (ja) | ア−ク溶接法 | |
| JP2000015441A (ja) | 短絡移行式アーク溶接方法 | |
| JPH0696194B2 (ja) | 短絡アーク溶接の波形制御方法 | |
| JPS59166373A (ja) | 直流ア−ク溶接機 | |
| JPH0632855B2 (ja) | 溶接電源の出力制御装置 | |
| JPH0422670B2 (ja) | ||
| JPH05329710A (ja) | 放電加工装置 | |
| JPH0747208B2 (ja) | 消耗電極式アーク溶接機 | |
| JPH0622758B2 (ja) | 直流ア−ク溶接機 | |
| JPH0321820Y2 (ja) |