JPH0454744A - シグナリング検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、適応量子化差分パルス符号変調（ＡＤＰＣ
Ｍ）信号などに挿入されているシグナリングの状態を検
出するシグナリング検出装置に関するものである。

〔従来の技術〕

第４図は従来のシグナリング検出装置を示すブロック図
である。図において、１は複数のチャネルを有し、各チ
ャネル毎にシグナリングの種類の異なる複数のシグナリ
ングビットが挿入されている入力データが入力されるデ
ータ入力端子であり、２はそのシグナリングイネーブル
信号が入力されるイネーブル入力端子である。

３はそのイネーブル入力端子２に入力されたシグナリン
グイネーブル信号に基づいて、データ入力端子１に入力
された入力データの各チャネルより各シグナリングビッ
トを抽出する抽出部である。

４はこの抽出部３にて抽出された各チャネルの各シグナ
リングビットを格納するメモリを備えた格納部であり、
５はこの格納部４のメモリに格納された各シグナリング
ビットをチャネル単位で監視して、各チャネルのシグナ
リングの状態変化を検出する検出部である。

次に動作について説明する。データ入力端子１より入力
データが、またイネーブル入力端子２よリシグナリング
イネーブル信号がそれぞれ抽出部３に入力される。抽出
部３はそのシグナリングイネーブル信号アクティブの時
、入力データよりシグナリングビットを抽出して格納部
４へ出力する。

格納部４はこの抽出部３で抽出されたシグナリングビッ
トを内蔵しているメモリに入力データの各チャネル単位
に書き込む。第５図はこの格納部４のメモリへのシグナ
リングビットの格納状態を示す説明図であり、同図に入
力データの各チャネルにＡ〜Ｄの４種類のシグナリング
のシグナリングビットが挿入されている場合が例示され
ている。

このように格納部４に格納された各チャネルの各シグナ
リングビットは検出部５からの信号によって各チャネル
単位でその変化が監視される。

即ち、検出部５は各チャネルのシグナリングビットを１
マルチフレーム前のそれと比較して、各シグナリングＡ
−Ｄの状態変化をチャネル毎に検出している。従って、
Ａ〜Ｄそれぞれのシグナリングは各チャネルで同一の周
期で監視されることになる。

ここで、このようなシグナリング検出装置は、例えば特
開平１−１１５２３５号公報などに示されている。

Ｃ発明が解決しようとする課題〕 従来のシグナリング検出装置は以上のように構成されて
いるので、各チャネル毎に複数種類のシグナリングのシ
グナリングビットが挿入されている場合、シグナリング
ビットの状態変化の検出が、全ての種類のシグナリング
についてチャネル単位に同一の周期でいっしょに処理さ
れることとなり、変化の頻度が低いシグナリングも変化
の頻度が屋も高いシグナリングと同一周期で処理しなけ
ればならず、変化のないシグナリングビットまでが処理
の対象となるため、処理に多くの時間がかかるという課
題があった。

この発明は上記のような課題を解消するためになされた
もので、シグナリングビットの状態変化を検出するため
の処理時間を短縮できるシグナリング検出装置を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係るシグナリング検出装置は、抽出部にて抽
出されたシグナリングビットをシグナリングの種類毎に
区分して格納部に蓄積し、検出部は、格納部に蓄積され
たシグナリングビットの監視をシグナリングの種類に対
応した周期にて行い、シグナリングの種類毎に各チャネ
ルのシグナリングの状態変化を検出する機能を持たせた
ものである。

Ｅ作用〕 この発明における検出部は、格納部にシグナリングの種
類毎に区分して蓄積されたシグナリングビットを、シグ
ナリングの種類毎にそのシグナリングビットの変化の頻
度に応じた周期で監視し、シグナリングの種類によって
異なった周期で各チャネルのシグナリングの状態変化を
検出することにより、変化の少ないシグナリングビット
の監視周期を長くして状態変化を検出するための処理時
間を短縮する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１はデータ入力端子、２はイネーブル入力
端子で、従来のそれらと同一のものである。

６１はこのデータ入力端子ｌから入力される入力データ
をシフトさせ、イネーブル入力端子２から入力されるシ
グナリングイネーブル信号に従って、入力データの各チ
ャネルよりＡ〜Ｄの４種類のシグナリングのシグナリン
グビットを出力するシフトレジスタ回路である。６２は
前記シグナリングイネーブル信号を計数して、各シグナ
リングＡ−Ｄのシグナリングビットをラッチするための
信号を生成するカウンタ回路である。

６３〜６６は各シグナリングＡ〜Ｄ対応に設けられ、シ
フトレジスタ回路６１から送られてくるシグナリングビ
ット中で、対応付けられたシグナリングＡ−Ｄのものを
、カウンタ回路６２の出力信号に応動してラッチするラ
ッチ回路である。６はこれらシフトレジスタ回路６１、
カウンタ回路６２、およびラッチ回路６３〜６６にて構
成される抽出部で、第４図に参照符号３で示すそれに相
当している。

７１は各ラッチ回路６３〜６６が出力する、各シグナリ
ングビット毎のシグナリングビット中の１つを選択する
セレクタ回路であり、７２はこのセレクタ回路７１の選
択信号を生成するカウンタ回路である。７３はセレクタ
回路７１で選択されたシグナリングビットをシグナリン
グの種類Ａ〜Ｄ毎に蓄積するメモリである。７はこれら
セレクタ回路７１、カウンタ回路７２、およびメモリ７
３にて構成される格納部で、第４図に参照符号４で示す
それに相当している。

８は第４図に参照符号５で示す検出部に相当する検出部
であるが、格納部７のメモリ７３に蓄積されたシグナリ
ングビットをシグナリングの種類Ａ〜Ｄに対応した周期
で監視し、シグナリングの種類Ａ〜Ｄ毎に各チャネルの
シグナリングの状態変化を検出する機能を備えている点
で従来のそれとは異なっている。

次に動作について説明する。データ入力端子ｌより入力
データが、またイネーブル入力端子２よリシグナリング
イネーブル信号がそれぞれ抽出部６のシフトレジスタ回
路６１に入力される。シフトレジスタ回路６１は入力さ
れたシグナリングイネーブル信号アクティブの時、入力
データよりシグナリングビットを抽出してラッチ回路６
３〜６６に出力する。

一方、カウンタ回路６２は前記シグナリングイネーブル
信号を計数して、それぞれの種類のシグナリングＡ−Ｄ
のシグナリングビットをラッチするための信号を生成す
る。各ラッチ回路６３〜６６はカウンタ回路６２からの
出力信号中に自回路に宛てられたものに応動して、シフ
トレジスタ回路６１から送られてくるシグナリングビッ
ト中の対応するものをラッチする。例えば、ラッチ回路
６３にはシグナリングＡのシグナリングビットがラッチ
され、ラッチ回路６４にはシグナリングＢ、ラッチ回路
６５にはシグナリングＣ、ラッチ回路６６にはシグナリ
ングＤのシグナリングビットがそれぞれラッチされる。

このラッチ回路６３〜６６はそれぞれ８ビット単位でラ
ッチしているシグナリングビットを格納部７のセレクタ
回路７１に出力する。ここで、格納部７のカウンタ回路
７２は抽出部６のカウンタ回路６２からの信号を計数し
ており、前記シグナリングビットがそれぞれ８ビット単
位でセレクタ回路７１に入力された時、当該セレクタ回
路７１に選択信号を出力する。

セレクタ回路７１はこの選択信号に従って各ラッチ回路
６３〜６６中の１つを選択し、それが出力した８ビツト
のシグナリングビットをメモリ７３に各シグナリングの
種類Ａ〜Ｄ別に書き込む。

第２図はこのメモリ７３へのシグナリングビットの格納
状態を示す説明図である。同図には入力データの１〜３
０の各チャネルのシグナリングビットが、シグナリング
の種類Ａ−Ｄ毎にグループ分けされて、それぞれ別々の
ワード内に格納されている場合が例示されている。

このようにして格納部７のメモリ７３に格納された各チ
ャネルのシグナリングビットは、検出部８からの信号に
よって各シグナリングの種類Ａ〜Ｄ毎にその変化が監視
される。即ち、各チャネルのシグナリングビットが検出
部８によって、各シグナリングの種類Ａ−Ｄ毎に定めら
れた所定の周期で前回のそれと比較される。検出部８は
これによって各シグナリングの種類Ａ−Ｄ毎に、そのシ
グナリングビットの変化の頻度に対応した異なる周期に
て、各チャネルにおける各シグナリングの状態変化を検
出する。

ここで、第３図は検出部８が各シグナリングビットの状
態変化検出のために、格納部７のメモリ７３に送る前記
信号の周期を示すタイムチャートである。図示の例によ
れば、シグナリングＡは最も速い周期“ａ”で、シグナ
リングＢはそれに続く周期“ｂ”でそれぞれの状態変化
が検出され、シグナリングＣとＤは互いにタイミングの
ずれた最も遅い周期“Ｃ”あるいはｄ”で検出される。

なお、上記実施例では、各シグナリングビットの格納に
メモリを用いた場合について説明したが、レジスタファ
イル、フリップフロップなどを用いたてよく、上記実施
例と同様の効果を奏する。

【発明の効果〕

以上のように、この発明によれば、シグナリングビット
をシグナリングの種類毎に区分して格納部に蓄積し、そ
れをシグナリングの種類毎にそのシグナリングビットの
変化の頻度に応じた周期で監視して、それぞれ異なった
周期で各チャネルのシグナリングの状態変化を検出する
ように構成したので、変化の少ないシグナリングビット
の監視周期を長（することが可能となり、状態変化を検
出するための処理時間を短縮することができるシグナリ
ング検出装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるシグナリング検出装
置を示すブロック図、第２図はその格納部のシグナリン
グビットの格納状態を示す説明図、第３図はその検出部
より格納部に送られる信号の周期を示すタイムチャート
、第４図は従来のシグナリング検出装置を示すブロック
図、第５図はその格納部のシグナリングビットの格納状
態を示す説明図である。 ６は抽出部、７は格納部、８は検出部。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 各チャネル毎にシグナリングの種類の異なる複数のシグ
   ナリングビットが挿入されている入力データが入力され
   、前記各チャネルから前記シグナリングの種類毎に前記
   シグナリングビットを抽出する抽出部と、前記抽出部に
   て抽出された前記シグナリングビットを前記シグナリン
   グの種類毎に区分して蓄積する格納部と、前記格納部に
   蓄積された前記シグナリングビットを前記シグナリング
   の種類に対応した周期で監視して、前記シグナリングの
   種類毎に前記各チャネルのシグナリングの状態変化を検
   出する検出部とを備えたシグナリング検出装置。