JPH0454978B2 - - Google Patents
Info
- Publication number
- JPH0454978B2 JPH0454978B2 JP57214468A JP21446882A JPH0454978B2 JP H0454978 B2 JPH0454978 B2 JP H0454978B2 JP 57214468 A JP57214468 A JP 57214468A JP 21446882 A JP21446882 A JP 21446882A JP H0454978 B2 JPH0454978 B2 JP H0454978B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- input
- protection resistor
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に内部回路としての
MOS型電界効果トランジスタの集積装置（以下
「MOSIC」と略記する）に関する。本発明の目的
は、MOSICの、静電気や、定格以上の高電圧に
よる破壊に対する耐量を改善すること及び寄生サ
イリスタのターンオン現象（以下ラツチアツプ現
象と呼ぶ）を誘起することを防止することにあ
る。
MOS型電界効果トランジスタの集積装置（以下
「MOSIC」と略記する）に関する。本発明の目的
は、MOSICの、静電気や、定格以上の高電圧に
よる破壊に対する耐量を改善すること及び寄生サ
イリスタのターンオン現象（以下ラツチアツプ現
象と呼ぶ）を誘起することを防止することにあ
る。
MOSICの静電気等の過大サージによる破壊現
象は、その開発当初からの問題であつたため、こ
れまでに各種の対策が提案され、改良の手が加え
られてきた。ところが、現在の様にMOSICの集
積密度が一段と高まると、従来の対策をそのまま
上記MOSICに用いることは、MOS型電界効果ト
ランジスタのゲート絶縁膜以外の絶縁皮膜（以下
「フイールド絶縁膜」と呼ぶ）の静電気破壊や、
相補型絶縁ゲート半導体集積装置（以下「Ｃ−
MOSIC」と略す）内に必然的に存在してしまう、
ラツチアツプ現象を誘起する結果となる。
象は、その開発当初からの問題であつたため、こ
れまでに各種の対策が提案され、改良の手が加え
られてきた。ところが、現在の様にMOSICの集
積密度が一段と高まると、従来の対策をそのまま
上記MOSICに用いることは、MOS型電界効果ト
ランジスタのゲート絶縁膜以外の絶縁皮膜（以下
「フイールド絶縁膜」と呼ぶ）の静電気破壊や、
相補型絶縁ゲート半導体集積装置（以下「Ｃ−
MOSIC」と略す）内に必然的に存在してしまう、
ラツチアツプ現象を誘起する結果となる。
本発明は、上記状況と、各種の静電気による破
壊現象に関する実験結果を検討しなされたもので
ある。
壊現象に関する実験結果を検討しなされたもので
ある。
従来のＣ−MOSICの入出力端子における代表
的な破壊保護回路は、第１図に示す如く、入力パ
ツドとしてのボンデイングパツド１に入つた信号
が、保護抵抗２、クランプ保護ダイオード３に電
位を与えたのち、Ｃ−MOSICの入力部としての
入力ゲート４に伝えられる回路になつており、そ
の保護抵抗２は、第２図ａに示す如く、Ｎ型半導
体１０１中に設けられたＰ型拡散層１０２によつ
て形成されるか、第２図ｂに示す如く、半導体基
板１０１の表面上にフイールド絶縁膜１０３を形
成させ、次いでフイールド絶縁膜１０３上に多結
晶シリコン層１０５を設けることによつて、上記
保護抵抗２が得られている。
的な破壊保護回路は、第１図に示す如く、入力パ
ツドとしてのボンデイングパツド１に入つた信号
が、保護抵抗２、クランプ保護ダイオード３に電
位を与えたのち、Ｃ−MOSICの入力部としての
入力ゲート４に伝えられる回路になつており、そ
の保護抵抗２は、第２図ａに示す如く、Ｎ型半導
体１０１中に設けられたＰ型拡散層１０２によつ
て形成されるか、第２図ｂに示す如く、半導体基
板１０１の表面上にフイールド絶縁膜１０３を形
成させ、次いでフイールド絶縁膜１０３上に多結
晶シリコン層１０５を設けることによつて、上記
保護抵抗２が得られている。
尚第２図において、１０４は、保護抵抗２とボ
ンデイングパツド１、あるいはクランプ保護ダイ
オードとを接続するメタル配線層、１０６はフイ
ールド絶縁皮膜である。
ンデイングパツド１、あるいはクランプ保護ダイ
オードとを接続するメタル配線層、１０６はフイ
ールド絶縁皮膜である。
この様な構造によつて、静電気等の破壊耐量は
向上してきたが、上記でも説明した様に、
MOSICが高集積化されると、Ｐ型拡散層１０２
による保護抵抗２の形成は、Ｃ−MOSIC特有の
ラツチアツプ現象を引き起し易くするという欠点
を有している。従つて、保護抵抗としては、多結
晶シリコン層１０５を採用するのが望ましい。し
かるに、該多結晶シリコン層による高抵抗値の保
護抵抗を設けると、ボンデイングパツド１に加わ
つた静電気等による過大電圧が、保護ダイオード
３を通じて中和されるに要する時間は長くなり、
フイールド絶縁膜１０３の破壊をもたらす。
向上してきたが、上記でも説明した様に、
MOSICが高集積化されると、Ｐ型拡散層１０２
による保護抵抗２の形成は、Ｃ−MOSIC特有の
ラツチアツプ現象を引き起し易くするという欠点
を有している。従つて、保護抵抗としては、多結
晶シリコン層１０５を採用するのが望ましい。し
かるに、該多結晶シリコン層による高抵抗値の保
護抵抗を設けると、ボンデイングパツド１に加わ
つた静電気等による過大電圧が、保護ダイオード
３を通じて中和されるに要する時間は長くなり、
フイールド絶縁膜１０３の破壊をもたらす。
従つて、本発明は、第３図に示す如く、ボンデ
イングパツド１とクランプダイオード３と接続す
る多結晶シリコン層１０５の直下の半導体基板１
０１中に、該半導体基板の導電型とは異なる導電
型の拡散層を設け、過大入力電圧によるフイール
ド絶縁膜１０３の破壊耐量を向上させたものであ
る。以下にその原理を説明する。
イングパツド１とクランプダイオード３と接続す
る多結晶シリコン層１０５の直下の半導体基板１
０１中に、該半導体基板の導電型とは異なる導電
型の拡散層を設け、過大入力電圧によるフイール
ド絶縁膜１０３の破壊耐量を向上させたものであ
る。以下にその原理を説明する。
第４図は、Ｎ型半導体基板１０１に対し、ボン
デイングパツド１が負になる様な静電気的パルス
電圧が加わつて、フイールド絶縁膜１０３が破壊
に至る場合の等価回路図である。すなわち、ボン
デイングパツド１とＮ型半導体基板１０１との間
には、絶縁膜容量５と、Ｎ型半導体基板１０１と
Ｐ型拡散層１０７の間で形成される接合容量６が
直列に存在している。これに上記のパルス電圧が
加わると、該絶縁膜容量５に加わる電圧は、瞬間
的には、絶縁膜容量値C1と接合容量値C2との容
量分割比C2／（C1＋C2）に、上記パルス電圧値
を乗じた値に相当する電圧となるため、絶縁膜１
０３の破壊電圧は、従来の接合容量６が存在しな
い場合と比べ、みかけ上、上昇することになる。
この結果、従来例えば、フイールド絶縁膜厚がお
よそ7000Åの場合、半導体基板に対して400〜
500Vの負電圧が入力端子に加わると、ボンデイ
ングパツド１からの接続用メタル配線層１０４と
多結晶シリコン層１０５とのコンタクト部１０８
において、容易にフイールド絶縁膜が破壊したの
に対し、Ｐ型拡散層１０７を多結晶シリコン下に
設けたものでは、破壊電圧は600〜700Vに改善さ
れた。また、このＰ型拡散層１０７は、他の拡散
層、メタル配線層とは電気信号的に完全に独立し
ているため、該Ｐ型拡散層が存在する由に、ラツ
チアツプ現象が生じ易くなるという不安は全くな
い。
デイングパツド１が負になる様な静電気的パルス
電圧が加わつて、フイールド絶縁膜１０３が破壊
に至る場合の等価回路図である。すなわち、ボン
デイングパツド１とＮ型半導体基板１０１との間
には、絶縁膜容量５と、Ｎ型半導体基板１０１と
Ｐ型拡散層１０７の間で形成される接合容量６が
直列に存在している。これに上記のパルス電圧が
加わると、該絶縁膜容量５に加わる電圧は、瞬間
的には、絶縁膜容量値C1と接合容量値C2との容
量分割比C2／（C1＋C2）に、上記パルス電圧値
を乗じた値に相当する電圧となるため、絶縁膜１
０３の破壊電圧は、従来の接合容量６が存在しな
い場合と比べ、みかけ上、上昇することになる。
この結果、従来例えば、フイールド絶縁膜厚がお
よそ7000Åの場合、半導体基板に対して400〜
500Vの負電圧が入力端子に加わると、ボンデイ
ングパツド１からの接続用メタル配線層１０４と
多結晶シリコン層１０５とのコンタクト部１０８
において、容易にフイールド絶縁膜が破壊したの
に対し、Ｐ型拡散層１０７を多結晶シリコン下に
設けたものでは、破壊電圧は600〜700Vに改善さ
れた。また、このＰ型拡散層１０７は、他の拡散
層、メタル配線層とは電気信号的に完全に独立し
ているため、該Ｐ型拡散層が存在する由に、ラツ
チアツプ現象が生じ易くなるという不安は全くな
い。
以上述べた様に、本発明は、MOSICの微細化
を進める上でフイールド絶縁膜厚を薄くする際遭
遇する、定格外の高電圧や、静電気によるフイー
ルド絶縁膜の破壊耐量を改善するとともにラツチ
アツプ現象を防止する上で十分な効果が発揮され
る。
を進める上でフイールド絶縁膜厚を薄くする際遭
遇する、定格外の高電圧や、静電気によるフイー
ルド絶縁膜の破壊耐量を改善するとともにラツチ
アツプ現象を防止する上で十分な効果が発揮され
る。
第１図は、従来のＣ−MOSICの入力端子にお
ける破壊保護を示す回路図。第２図は従来の保護
抵抗の構造を説明するための断面図。第３図は本
発明による破壊保護機構を示す断面図。第４図は
フイールド絶縁膜に静電気的パルスが加わり絶縁
膜破壊を起すことを説明するため等価回路図であ
る。 １０１……Ｎ型半導体基板、１０３……フイー
ルド絶縁膜、１０５……多結晶シリコン層、１０
７……Ｐ型拡散層、５……絶縁膜容量、６……接
合容量。
ける破壊保護を示す回路図。第２図は従来の保護
抵抗の構造を説明するための断面図。第３図は本
発明による破壊保護機構を示す断面図。第４図は
フイールド絶縁膜に静電気的パルスが加わり絶縁
膜破壊を起すことを説明するため等価回路図であ
る。 １０１……Ｎ型半導体基板、１０３……フイー
ルド絶縁膜、１０５……多結晶シリコン層、１０
７……Ｐ型拡散層、５……絶縁膜容量、６……接
合容量。
Claims (1)
- 【特許請求の範囲】 １ 内部回路として相補型MOS電界効果トラン
ジスタを有する半導体装置において、第１導電型
の半導体基板中に設けられ、かつ電気的に独立し
ている第２導電型の拡散層、前記拡散層上に絶縁
膜を介して設けられた入力保護抵抗体、前記入力
保護抵抗体と入力パツドとを電気的に接続する第
１導電配線、前記入力保護抵抗体と前記内部回路
の入力部とを電気的に接続する第２導電配線を有
することを特徴とする半導体装置。 ２ 前記入力保護抵抗体が多結晶シリコンからな
るものであることを特徴とする特許請求の範囲第
１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214468A JPS59104171A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214468A JPS59104171A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104171A JPS59104171A (ja) | 1984-06-15 |
| JPH0454978B2 true JPH0454978B2 (ja) | 1992-09-01 |
Family
ID=16656217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57214468A Granted JPS59104171A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104171A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144454A (ja) * | 1984-08-09 | 1986-03-04 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51886A (ja) * | 1974-06-20 | 1976-01-07 | Sony Corp | Teikososhi |
| JPS55110069A (en) * | 1979-02-16 | 1980-08-25 | Hitachi Ltd | Semiconductor memory device |
| JPS55141748A (en) * | 1979-04-20 | 1980-11-05 | Sony Corp | Thin film resistor for mos field effect transistor |
| JPS56146277A (en) * | 1980-04-15 | 1981-11-13 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-12-06 JP JP57214468A patent/JPS59104171A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59104171A (ja) | 1984-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0236071B2 (ja) | ||
| JPH0151070B2 (ja) | ||
| JPH08274267A (ja) | 半導体装置 | |
| US4922316A (en) | Infant protection device | |
| JPH0454978B2 (ja) | ||
| JP2611639B2 (ja) | 半導体装置 | |
| JPH0658945B2 (ja) | 半導体装置 | |
| JPS5815277A (ja) | 入力保護回路 | |
| JPS6328500B2 (ja) | ||
| JPH0526344B2 (ja) | ||
| US5432369A (en) | Input/output protection circuit | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPH0758737B2 (ja) | 半導体装置 | |
| JPH069208B2 (ja) | 半導体装置 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| KR100240684B1 (ko) | 반도체장치의 이에스디 보호회로 | |
| JPS6355871B2 (ja) | ||
| JPH0758736B2 (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP2585633B2 (ja) | 半導体装置 | |
| JPH0374876A (ja) | 半導体装置 | |
| JPS6260816B2 (ja) | ||
| JPH0518467B2 (ja) | ||
| JPH0590523A (ja) | 半導体装置 | |
| JPH05211292A (ja) | 半導体入力保護装置 |