JPH0455004B2 - - Google Patents
Info
- Publication number
- JPH0455004B2 JPH0455004B2 JP58063885A JP6388583A JPH0455004B2 JP H0455004 B2 JPH0455004 B2 JP H0455004B2 JP 58063885 A JP58063885 A JP 58063885A JP 6388583 A JP6388583 A JP 6388583A JP H0455004 B2 JPH0455004 B2 JP H0455004B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- capacitor
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子制御機器に用いる発振回路に関
するものである。
するものである。
従来例の構成とその問題点
従来より電池を電源とし、コンデンサと抵抗の
積で発振周波数が決定され、半導体ICとして構
成された発振回路として第１図に示されるものが
ある。
積で発振周波数が決定され、半導体ICとして構
成された発振回路として第１図に示されるものが
ある。
第１図において、定電流源１と等しい電流IOが
トランジスタ２〜６のコレクタに流れている。ま
たトランジスタ７，８のコレクタ電流はそれぞれ
IO／２と等しい。
トランジスタ２〜６のコレクタに流れている。ま
たトランジスタ７，８のコレクタ電流はそれぞれ
IO／２と等しい。
いま、コンデンサ９の電圧、つまりトランジス
タ１０のベース電圧がトランジスタ１１のベース
電圧より低い場合を考える。このとき、トランジ
スタ１１が動作し、トランジスタ１２をONさせ
一瞬のうちにトランジスタ１３，１４をON、ト
ランジスタ１５〜２１をOFFさせる。この時、
第１の電流源としてのトランジスタ３の電流IOは
すべて抵抗２２とダイオード２３に流れ、トラン
ジスタ１１のベース電圧は（VBE＋R1IO）となる。
但し、VBEはダイオード２３の順方向電圧、R1は
抵抗２２の抵抗値とする。また、この状態のと
き、トランジスタ１０のベースつまりコンデンサ
９の電位は、トランジスタ１９〜２１がOFFな
ので、第２の電流源としてのトランジスタ８のコ
レクタ電流IO／２で充電される。
タ１０のベース電圧がトランジスタ１１のベース
電圧より低い場合を考える。このとき、トランジ
スタ１１が動作し、トランジスタ１２をONさせ
一瞬のうちにトランジスタ１３，１４をON、ト
ランジスタ１５〜２１をOFFさせる。この時、
第１の電流源としてのトランジスタ３の電流IOは
すべて抵抗２２とダイオード２３に流れ、トラン
ジスタ１１のベース電圧は（VBE＋R1IO）となる。
但し、VBEはダイオード２３の順方向電圧、R1は
抵抗２２の抵抗値とする。また、この状態のと
き、トランジスタ１０のベースつまりコンデンサ
９の電位は、トランジスタ１９〜２１がOFFな
ので、第２の電流源としてのトランジスタ８のコ
レクタ電流IO／２で充電される。
この様な状態でコンデンサ９の充電が進み、電
位がトランジスタ１１のベース電位（VBE＋R1IO）
より高くなつた瞬間、トランジスタ１１〜１４は
OFFし、トランジスタ１５〜２１が働き始める。
トランジスタ１５，１６のコレクタ電流の和は、
トランジスタ１７，１８のコレクタ電流の和IO／
２と等しいので、抵抗２４の抵抗値が抵抗２２の
抵抗値R1と等しいとすると、ダイオード２３の
コレクタに流れる電流はIO−IO／２＝IO／２とな
る。従つて、トランジスタ１１のベース電位は、
ほぼ（VBE＋R1×IO／２−R1×IO／２）＝VBEとなる。と ころで、コンデンサ９は、第３の電流源としての
トランジスタ１９〜２１のコレクタ電流の和が
３／４IOであるので（トランジスタ１５〜２１それ ぞれに流れる電流は１／４IOであるので）、トランジ スタ８のコレクタ電流IO／２と上記４／３IOとの差 の１／４IOの電流で放電される。この放電は、コン デンサ９の電位がVBEより低くなつた瞬間に充電
に変ることによつて、最初に説明した状態に戻
り、繰り返し行なわれる。これらをまとめると第
１図の発振周期tOは、出力V〓UTがローレベルのと
きの時間をt1、ハイレベルの時間をt2、コンデン
サの容量をC1とすると次の式で表わされる。
位がトランジスタ１１のベース電位（VBE＋R1IO）
より高くなつた瞬間、トランジスタ１１〜１４は
OFFし、トランジスタ１５〜２１が働き始める。
トランジスタ１５，１６のコレクタ電流の和は、
トランジスタ１７，１８のコレクタ電流の和IO／
２と等しいので、抵抗２４の抵抗値が抵抗２２の
抵抗値R1と等しいとすると、ダイオード２３の
コレクタに流れる電流はIO−IO／２＝IO／２とな
る。従つて、トランジスタ１１のベース電位は、
ほぼ（VBE＋R1×IO／２−R1×IO／２）＝VBEとなる。と ころで、コンデンサ９は、第３の電流源としての
トランジスタ１９〜２１のコレクタ電流の和が
３／４IOであるので（トランジスタ１５〜２１それ ぞれに流れる電流は１／４IOであるので）、トランジ スタ８のコレクタ電流IO／２と上記４／３IOとの差 の１／４IOの電流で放電される。この放電は、コン デンサ９の電位がVBEより低くなつた瞬間に充電
に変ることによつて、最初に説明した状態に戻
り、繰り返し行なわれる。これらをまとめると第
１図の発振周期tOは、出力V〓UTがローレベルのと
きの時間をt1、ハイレベルの時間をt2、コンデン
サの容量をC1とすると次の式で表わされる。
t1＝C1×｛（VBE＋IOR1）−VBE｝／IO/2 …(1)
t2＝C1×｛（VBE＋IOR1）−VBE｝／IO/2 …(2)
∴tO＝t1＋t2＝6C1R1
つまり、第１図で表わされる発振回路の周期tO
は、定電流源の電流IOによらずに抵抗値R1とコン
デンサ容量値Ｃの積の６倍の値となる。
は、定電流源の電流IOによらずに抵抗値R1とコン
デンサ容量値Ｃの積の６倍の値となる。
第２図は第１図の回路のタイムチヤートを示す
ものである。第２図においてV9はコンデンサ９
の電位、VOUTはトランジスタ１４のコレクタの
電位を示している。またVH，VL，は、前述のよ
うにVH＝VBE＋IOR1，VL＝VBEであり、VCCは電
源VBの電圧を示している。
ものである。第２図においてV9はコンデンサ９
の電位、VOUTはトランジスタ１４のコレクタの
電位を示している。またVH，VL，は、前述のよ
うにVH＝VBE＋IOR1，VL＝VBEであり、VCCは電
源VBの電圧を示している。
ところで、第１図に示す発振回路はトランジス
タ６のコレクタ・エミツタ間がほぼ零となる場合
があり、トランジスタ６のコレクタ電流が流れな
くなる欠点を有する。すなわち、Vputがハイレベ
ルの期間t2トランジスタ１１はOFFしており、そ
のベース電位はVBEである。従つて、トランジス
タ１０のベース電位、つまりコンデンサ９の電位
が下がり、期間t2の終わりに近くなる頃には、ト
ランジスタ１０のベース電位はVBEと等しくな
る。この時、トランジスタ６のコレクタ電圧は
（トランジスタ１０のベース電圧−トランジスタ
１０のベース・エミツタ間電圧）となり、ほぼ零
となり、定電流IOを流すことができなくなる。こ
の為、差動アンプを構成しているトランジスタ
６，１０，１１，２５，２６は極めて小さな電流
でしか動作しない為、トランジスタ１１がONし
てもトランジスタ１３，１４が反転するのは、ト
ランジスタ１１のベース電位がVBEよりさらに下
つてしまう。この為、上記１，２の計算式通りの
t1，t2の時間が得られないので、特にデユーテイ
ーが重要となる回路には都合が悪いという欠点が
あつた。
タ６のコレクタ・エミツタ間がほぼ零となる場合
があり、トランジスタ６のコレクタ電流が流れな
くなる欠点を有する。すなわち、Vputがハイレベ
ルの期間t2トランジスタ１１はOFFしており、そ
のベース電位はVBEである。従つて、トランジス
タ１０のベース電位、つまりコンデンサ９の電位
が下がり、期間t2の終わりに近くなる頃には、ト
ランジスタ１０のベース電位はVBEと等しくな
る。この時、トランジスタ６のコレクタ電圧は
（トランジスタ１０のベース電圧−トランジスタ
１０のベース・エミツタ間電圧）となり、ほぼ零
となり、定電流IOを流すことができなくなる。こ
の為、差動アンプを構成しているトランジスタ
６，１０，１１，２５，２６は極めて小さな電流
でしか動作しない為、トランジスタ１１がONし
てもトランジスタ１３，１４が反転するのは、ト
ランジスタ１１のベース電位がVBEよりさらに下
つてしまう。この為、上記１，２の計算式通りの
t1，t2の時間が得られないので、特にデユーテイ
ーが重要となる回路には都合が悪いという欠点が
あつた。
発明の目的
本発明はこの様な従来の欠点を除去するもので
あり、簡単な構成で正確なデユーテイー比の確保
が可能な発振回路を提供するものである。
あり、簡単な構成で正確なデユーテイー比の確保
が可能な発振回路を提供するものである。
発明の構成
本発明は差動アンプのベース電位を高く設定し
その電流源トランジスタのコレクタ・エミツタ間
電圧を所定値に設定できるようにし、計算値通り
のt1，t2が得られる発振回路を提供するものであ
る。
その電流源トランジスタのコレクタ・エミツタ間
電圧を所定値に設定できるようにし、計算値通り
のt1，t2が得られる発振回路を提供するものであ
る。
実施例の説明
以下本発明の一実施例を図面を参照して説明す
る。第３図は本発明の一実施例を示す回路図で第
１図と同一部分は同一番号を付している。第１図
と異なる点は抵抗２７がトランジスタ１１のベー
スとトランジスタ１５，１６のコレクタの間に挿
入されている事である。この時、抵抗２２，２
４，２７の抵抗値をそれぞれ2R2，R2，R2とする
と、本発明ではトランジスタ１１のベース電圧は
次の通りになる。
る。第３図は本発明の一実施例を示す回路図で第
１図と同一部分は同一番号を付している。第１図
と異なる点は抵抗２７がトランジスタ１１のベー
スとトランジスタ１５，１６のコレクタの間に挿
入されている事である。この時、抵抗２２，２
４，２７の抵抗値をそれぞれ2R2，R2，R2とする
と、本発明ではトランジスタ１１のベース電圧は
次の通りになる。
(i) 出力Vputがハイレベルのとき（トランジスタ
１１はOFFしている）。
１１はOFFしている）。
抵抗２７に接続された第４の電流源としての
トランジスタ１５，１６の共通コレクタ及びト
ランジスタ３のコレクタは等しいので、トラン
ジスタ３のコレクタ電流IOはIO／２づつ二等分さ れる。従つて、トランジスタ１１のベース電位
はVBE＋IO／２・2R2−IO／２R2＝VBE＋IO／２R2とな る。
トランジスタ１５，１６の共通コレクタ及びト
ランジスタ３のコレクタは等しいので、トラン
ジスタ３のコレクタ電流IOはIO／２づつ二等分さ れる。従つて、トランジスタ１１のベース電位
はVBE＋IO／２・2R2−IO／２R2＝VBE＋IO／２R2とな る。
(ii) 出力Vputがローレベルのとき（トランジスタ
１１はONしている）。
１１はONしている）。
この時、トランジスタ１５，１６はOFFし
ており、トランジスタ３のコレクタ電流IOは抵
抗２２、ダイオード２３のみに流れる。従つ
て、トランジスタ１１のベース電圧はVBE＋
IO・2R2＝VBE＋2IOR2となる。
ており、トランジスタ３のコレクタ電流IOは抵
抗２２、ダイオード２３のみに流れる。従つ
て、トランジスタ１１のベース電圧はVBE＋
IO・2R2＝VBE＋2IOR2となる。
従つて、本願発明の場合、Vputがハイレベル
の時、トランジスタ１１のベース電位がVBE＋
IO／２R2であり、第１図の場合のVBEに比べてIO／２ R2だけ高くなつている。この為、期間t2が終り
に近くなる頃にはトランジスタ１０のベース電
位がVBE＋IO／２R2となる。従つて、トランジス タ６のコレクタ電圧は（トランジスタ１０のベ
ース電位−トランジスタ１０のベース・エミツ
タ間電圧）＝IO／２R2となる。つまり、本発明の 場合はトランジスタ６のコレクタ・エミツタ間
電圧が零とならず、従来例で述べた欠点を除去
することができる。このIO／２R2を約300mVに設 定すれば、トランジスタ３のコレクタ・エミツ
タ間電圧も約0.8Vは確保され、定電流源とし
て正確に動作する。
の時、トランジスタ１１のベース電位がVBE＋
IO／２R2であり、第１図の場合のVBEに比べてIO／２ R2だけ高くなつている。この為、期間t2が終り
に近くなる頃にはトランジスタ１０のベース電
位がVBE＋IO／２R2となる。従つて、トランジス タ６のコレクタ電圧は（トランジスタ１０のベ
ース電位−トランジスタ１０のベース・エミツ
タ間電圧）＝IO／２R2となる。つまり、本発明の 場合はトランジスタ６のコレクタ・エミツタ間
電圧が零とならず、従来例で述べた欠点を除去
することができる。このIO／２R2を約300mVに設 定すれば、トランジスタ３のコレクタ・エミツ
タ間電圧も約0.8Vは確保され、定電流源とし
て正確に動作する。
ところで、本発明の場合、前述のように出力
Vputがローレベル及びハイレベルのときのトラン
ジスタ１１のベース電位は、VBE＋2IOR2及びVBE
＋１／２IOR2となる。これから、出力VpuTがローレ ベル及びハイレベルの時間をそれぞれt1′，t2′と
すると発振周期tO′は次式で表わされる。
Vputがローレベル及びハイレベルのときのトラン
ジスタ１１のベース電位は、VBE＋2IOR2及びVBE
＋１／２IOR2となる。これから、出力VpuTがローレ ベル及びハイレベルの時間をそれぞれt1′，t2′と
すると発振周期tO′は次式で表わされる。
t1′＝C2×｛（VBE＋2IOR2）−
（VBE＋１／２IOR2）｝／IO／２ …(3)
t2′t5＝C2×｛（VBE＋2IOR2）−
（VBE＋１／２IOR2｝／IO／４ …(4)
∴tO′＝t1′＋t2′＝C2（3R2＋6R2）＝9C2R2
上式より、第３図における回路においても第１
図と同様に発振周期は定電流源のばらつきによら
ず抵抗とコンデンサの積で決る事が明らかであ
る。
図と同様に発振周期は定電流源のばらつきによら
ず抵抗とコンデンサの積で決る事が明らかであ
る。
発明の効果
以上のように本発明は、低電圧電源をもつ発振
回路でも各トランジスタの動作点を正確に設定す
る事ができるので、理論式通りの発振周期を得る
事が可能である。
回路でも各トランジスタの動作点を正確に設定す
る事ができるので、理論式通りの発振周期を得る
事が可能である。
第１図は従来の低電圧駆動発振回路図、第２図
はその充放電波形と出力との関係を示す波形図、
第３図は本発明の一実施例における発振回路を示
す回路図である。 VB…電源、１…定電流源、１０，１１…差動
アンプを構成するトランジスタ、２７…抵抗。
はその充放電波形と出力との関係を示す波形図、
第３図は本発明の一実施例における発振回路を示
す回路図である。 VB…電源、１…定電流源、１０，１１…差動
アンプを構成するトランジスタ、２７…抵抗。
Claims (1)
- １ 第１，第２のトランジスタより構成される差
動アンプと、前記第１のトランジスタのベースに
接続されたコンデンサと、ダイオードと第１〜第
３の抵抗を直列接続することにより構成されかつ
前記第２のトランジスタのベースが前記第２，第
３の抵抗の接続点に接続されたバイアス回路と、
前記第１，第２の抵抗の接続点に接続された第１
の電流源と、前記コンデンサと第１のトランジス
タのベースとの接続点に接続された第２の電流源
と、前記第２のトランジスタの動作に応じてオ
ン，オフ制御され、かつ前記コンデンサと第１の
トランジスタのベースとの接続点に接続された第
３の電流源と、第２のトランジスタの動作に応じ
てオン，オフ制御されかつ前記第３の抵抗に接続
された第４の電流源とを有し、前記コンデンサの
充放電に応じた発振出力を出力する発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58063885A JPS59189720A (ja) | 1983-04-12 | 1983-04-12 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58063885A JPS59189720A (ja) | 1983-04-12 | 1983-04-12 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189720A JPS59189720A (ja) | 1984-10-27 |
| JPH0455004B2 true JPH0455004B2 (ja) | 1992-09-02 |
Family
ID=13242185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58063885A Granted JPS59189720A (ja) | 1983-04-12 | 1983-04-12 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189720A (ja) |
-
1983
- 1983-04-12 JP JP58063885A patent/JPS59189720A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59189720A (ja) | 1984-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPS632418A (ja) | 電圧制御発振器 | |
| JPH0455004B2 (ja) | ||
| JPH0250653B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JP3036756B2 (ja) | 発振回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP3202436B2 (ja) | ホールド回路 | |
| JPH0336110Y2 (ja) | ||
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JP2520466B2 (ja) | 時定数回路 | |
| JPS5843299Y2 (ja) | 台形波発生回路 | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JPH02690Y2 (ja) | ||
| JPS63128406A (ja) | 定電圧発生回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPS6031427Y2 (ja) | 電動機速度制御装置 | |
| JPH0119567Y2 (ja) | ||
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JP2000305644A (ja) | 電流発生装置 | |
| JPH0564901U (ja) | 比較回路 | |
| JPH0151216B2 (ja) | ||
| JPS6322733B2 (ja) | ||
| JPS5992604A (ja) | 検波回路 | |
| JPH0552879A (ja) | 演算回路 |