JPH0455775A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、半導体集積回路装置に関し、特にスキャン
テストが可能な半導体集積回路装置のテスト回路に関す
るものである。

従来の技術 近年、半導体集積回路の大規模化、高集積化に伴いその
故障検査は著しく困難で時間のかがるものとなりつつあ
る。このため、この種の半導体集積回路には故障検査が
容易になるように回路の構成にある種の工夫をしておく
ことがある。従来とられてきた方法によると、この種の
半導体集積回路に対しては本来内部記憶素子として存在
するフリップフロップを相互に接続してシフトレジスタ
としての機能を追加することにより、フリップフロップ
を利用して回路内部の状態を設定したり、外部に読み出
すことが可能である。それによって順序回路を組み合せ
回路と同様、容易に検査することが可能となる。このス
キャン方式と呼ばれる回路構成法を図を用いて以下に説
明する。

スキャンテスト用のマスタースレーブ・フリップフロッ
プを第４図に示す。このフリップフロップにスキャン・
クロックＣＫＴとマスター・クロックＣＫ２を交互に与
えるとシフトレジスタとして動作し、通常動作時にはス
キャン・クロックを止めておけば、普通のマスター・ス
レーブ・フリップフロップになる。このフリップフロッ
プを用いて構成したスキャン方式論理回路を第５図に示
す。フリップフロップＦＦ＋のＱ端子とＦＦ２のＤＴＩ
子を接続することによりシフトレジスタを構成している
。この回路のテスト時における動作について以下に説明
する。まずスキャン動作時には、シフトクロツタＣＫＴ
、ＣＫ２を交互に与え、テスト信号を外部端子Ｓｌから
入力し、各フリップフロップに信号を設定する。次に通
常信号を外部端子ＤＡＴＡから入力し、クロックＣＫＩ
。

ＣＫ　２を交互に１回ずつ与え、通常の論理動作を実行
させ、その結果を各フリップフロップにたくわえるかま
たは外部端子ＯＵＴへ出力する。最後に各フリップフロ
ップにた（わえられた信号を、シフトクロックＣＫＴ、
ＣＫ２の印加により外部端子ＳＯに出力させる。

以上が、スキャン方式論理回路のテスト時における動作
であるが、回路中のすべてのフリップフロップをシフト
レジスタとして接続すれば、順序回路を組み合せ回路と
同等にテストすることができ、テストパターンもＤアル
ゴリズム等を使ったプログラムで自動的に生成できる。

一方、最近順序回路を対象にテストパターンを自動生成
しようとする試みがなされており、すでに実用化されて
いるプログラムも存在する。この種のプログラムを用い
れば、回路中の一部のフリップフロップのみをスキャン
テスト用とし、他は通常のフリップフロップを使う、パ
ーシャルスキャン法を採用することが可能である。

発明が解決しようとする課題 第４図に示すようなマスター・スレーブ方式のスキャン
テスト用フリップフロップにおいて、クロックＣＫＩ、
ＣＫＴ、ＣＫ２の信号値のとりうる組み合せは限定され
ていなければならない。すなわち、クロックＣＫ１．Ｃ
ＫＴ、ＣＲ２の信号値がすべて′Ｌ”であるかあるいは
、３つのうち１つが”Ｈ”で、あとの２つが”Ｌ″であ
るか、という組み合せでなければならない。何故ならば
、これ以外の組み合せのクロック信号が入力された場合
、発振や信号の衝突が起こる可能性があるからである。

たとえば、フリップフロップの出力信号が同一のフリッ
プ７０ツブの入力に入るような経路が存在する場合、ク
ロックＣＫＩとＣＲ２またはクロックＣＫＴとＣＲ２が
同時に°Ｈ゛になると信号がフリップフロップを貫通す
るためにつくられる非同期フィードバックループにおい
て発振の起こる可能性がある。あるいは、クロックＣＫ
ＩとＣＫＴが同時にＨ“になるとフリップフロップＦＦ
＋の入力端子り、ＤＴに入力される信号のいずれかが破
壊され、フリップフロップの出力に伝搬されない。

回路中のすべてのフリップフロップをスキャン方式化す
る、いわゆる、フルスキャン法を採用した場合のテスト
パターン生成においては、まず、フリップフロップを取
り除いた組み合せ回路のみを対象としてテストパターン
を生成し、その後で、従来の技術で述べたようなテスト
時のシフト動作を加えるだけでよい。

ところが一方、回路中の一部のフリップフロップのみを
スキャン方式化するパーシャルスキャン法を採用した場
合のテストパターン生成においては、フリップフロップ
を含む順序回路を対象にテストパターンを生成する必要
がある。この場合、テストパターン自動生成のアルゴリ
ズムによっては、フリップフロップのクロック信号にお
ける上述のような組み合せの規則が守られずにテストパ
ターンが生成されてしまう可能性があった。そのため、
生成されたテストパターンを用いてテストすると、発振
や信号の衝突が起こるという問題点があった。

課題を解決するための手段 この発明は、フリップフロップのクロックＣＫ１、ＣＫ
Ｔ、ＣＲ２の信号値を制御できる回路を設けることによ
り、クロック信号値のとり得る組み合せを限定できるよ
うにしたものである。

作用 この発明により、マスター・スレーブ方式スキャンテス
ト用フリップフロップを含む順序回路を対象にテストパ
ターンを任意のアルゴリズムにより生成したとしても、
そのテストパターンを用いてテストする場合、従来の技
術であれば起こる可能性のあった発振や信号の衝突を防
ぐことができる。

実施例 マスター・スレーブ方式スキャンテスト用フリップ・フ
ロップのクロックＣＫ１．ＣＫＴ、ＣＫ２の制御回路を
第１図に示す。また、この論理回路の真理値表を第２図
に示す。この真理値表からもわかるように、ＣＫ１．Ｃ
ＫＴ、ＣＫ２のクロック信号をこの制御回路を通して与
えてやると、３つの信号値の組み合せとしては少な（と
も２つはＬ″となる。したがって、第５図のようなフル
スキャン回路、あるいはパーシャルスキャン回路に第１
図の制御回路を第３図に示すように接続すると、さきに
述べた問題点は解決される。

すなわち、この制御回路の付加により、クロック信号の
組み合せの規則が守られ、任意のアルゴリズムによって
生成されたテストパターンによってテストを行っても、
発振や信号の衝突が発生する恐れはない。

発明の効果 以上述べたように、この発明によれば、マスター・スレ
ーブ方式スキャンテスト用フリップフロップを用いたフ
ルスキャン方式あるいはパーシャルスキャン方式論理回
路のテストパターンを任意のアルゴリズムにより生成し
た場合でも、そのテストパターンを用いたテストにおい
て、従来の技術では発生し得る発振現象や信号の衝突を
防ぐことができ、効率の良いテストを行うことができる
。

【図面の簡単な説明】

用いて本発明の実施例を示した半導体集積回路装置を示
すブロック図、第４図は従来のレベル応答型マスター・
スレーブ方式スキャンテスト用）１．２，１５．１．６
・・・・・・インバータ、３，４゜５．６．９．１０，
１１．１２・・・・・・２人力ＮＡＮＤ回路、７，８・
・・・・・３人力ＮＡＮＤ回路、１３．１４・・・・・
・組み合せ論理回路ブロック、１７．１８゜１９・・・
・・・２人力ＡＮＤ回路、２０・・・・・・スキャン方
式論理回路ブロック。 代理人の氏名　弁理士　粟野重孝　ほか１名第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. レベル応答型マスタースレーブフリップフロップを用い
   スキャンテスト方式でテスト可能とした半導体集積回路
   装置であって、そのフリップフロップのスレーブ・クロ
   ック、スキャン・クロックおよびマスター・クロックの
   信号値の組み合せを制御する手段を備えたことを特徴と
   する半導体集積回路装置。