JPH04557A - ベクトルプロセッサ - Google Patents

ベクトルプロセッサ

Info

Publication number
JPH04557A
JPH04557A JP10087190A JP10087190A JPH04557A JP H04557 A JPH04557 A JP H04557A JP 10087190 A JP10087190 A JP 10087190A JP 10087190 A JP10087190 A JP 10087190A JP H04557 A JPH04557 A JP H04557A
Authority
JP
Japan
Prior art keywords
vector
memory
vector register
register
crossbar switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10087190A
Other languages
English (en)
Inventor
Toshihisa Kamemaru
敏久 亀丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10087190A priority Critical patent/JPH04557A/ja
Publication of JPH04557A publication Critical patent/JPH04557A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、情報処理装置のベクトルプロセッサに関す
るものである。
〔従来の技術〕
第3図は従来のベクトルプロセッサを示すブロック図で
あり、図において(1)は実行されるヘクトル命令が入
っている命令レジスタ、(2)はメモリからのロート・
データをキューイングするロード・バイブ、(3)は命
令レジスタ(1)のベクトルレジスタ番号(以降VR番
号)でベクトルレジスタへの人力パスを割り付けるクロ
スバ−スイッチ、(4)はベクトルレジスタ、(5)は
命令レジスタ(1)のVR番号でベクトルレジスタ(4
)からの出力パスを割り付けるクロスバ−スイッチ、(
6)はメモリへのストア・データをキューイングするス
トア・パイプ、(7)は演算器である・次に、動作につ
いて説明する。通常ベクトル演算を行う場合、命令レジ
スタ(1)よりVR番号がクロスバ−スイッチ(3)に
入力されるとロートパイプ(2)にキューイングされて
いたメモリからのデータはVR番号対応でクロスバ−ス
イッチ(3)によって割り付けられた人力パスを通って
所定のベクトルレジスタ(4)にロートされる。次に、
ロードされたデータはVR番号によりクロスバ−スイッ
チ(5)によって割り付けられた出力パルスを通って演
算器(7)に人力され、ベクトル演算か行われる。演算
結果は、再びクロスバ−スイッチ(3)によって割り付
けられた入力パスによって所定のベクトルレジスタに格
納される。以上のように、ベクトルレジスタにデータが
ロート或は演算結果が格納されている状態で、プロセス
・スイッチが起こったとき、使用中のベクトル・レジス
タ(4)の内容をすべてメモリのセーブ領域にセーブす
る。
また、再度プロセス・スイッチが起こってはじめに実行
していたプロセスの続きを実行する場合、セーブされた
ベクトル・レジスタ(4)の内容をメモリからリストア
する。これらの処理はプロセス・スイッチのプロセス中
で行われる・(発明が解決しようとする課題) 従来のベクトルプロセッサは以上のように構成されてい
るのて、プロセス・スイッチの度、使用中のベクトル・
レジスタの内容をメモリ間で転送しなければならず、こ
のためプロセス・スイッチに非常に長い時間がかかり、
ベクトルプロセッサの実行性能が低下するという問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、プロセス・スイッチ時のベクトル・レジスタ
内容のセーブによるオーバ・ヘットを少なくしたベクト
ル・プロセッサを得ることを目的とする。
〔課題を解決するための手段〕
この発明に係るベクトルプロセッサは、複数のベクトル
レジスタと、これらベクトルレジスタに対し、メモリか
らのロート・データの人力バスを割り付ける第1のクロ
スバ−スイッチと、上記各ベクトルレジスタに対し、メ
モリにストアするデータの出力パスを割り付ける第2の
クロスバ−スイッチと、各クロスバ−スイッチに対する
バス割り付け命令を仮想ベクトルレジスタ番号で出力す
る命令レジスタと、出力された仮想ベクトルレジスタ番
号をクロスバ−スイッチに人力する物理ベクトルレジス
タ番号に変換する変換テーブルと、メモリに一時退避し
たベクトルデータのベクトルレジスタ番号とメモリの退
避アドレスを格納する管理テーブルとを設けたものであ
る。
〔作用〕
この発明に係るベクトルプロセッサは、ベクトル命令で
示されるVR番号を仮想的なものと見なし、物理的なV
R番号に変換する変換テーブルを有し、プロセス・スイ
ッチのときには変換テーブルを参照して仮想的なVR番
号を物理的なVR番号を付け換えることで、旧プロセス
のベクトル・レジスタを保護し、新プロセスのためのベ
クトル・レジスタを確保し、新プロセスの実行を開始し
てから、バス(メモリへのデータ転送路)が空いている
ときに、旧プロセスのベクトル・レジスタの内容をメモ
リにセーブし、また、旧プロセス番号とレジスタ番号と
セーブ・アドレスの書かれた管理テーブルを有し、旧プ
ロセスが再度実行されるときに必要なベクトル・レジス
タを管理テーブルを見ることによって復帰できるように
したものである。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において(1)は実行されるベクトル命令が人フてい
る命令レジスタ、(2)はメモリからのロード・データ
をキューイングするロート・パイプ、(3)は物理ベク
トル・レジスタ番号(以降PVR番号)でベクトル・レ
ジスタへの人力バスを割り付けるクロスバ・スイッチ、
(4)はベクトル・レジスタ、(5)はPVR番号でベ
クトル・レジスタ(4)からの出力パスを割り付けるク
ロスバ・スイッチ、(6)はメモリへのストア・データ
をキューイングするストア・バイブ、(7)は演算器、
(8)はベクトル・レジスタ番号(VR)をPVRに変
換するためのテーブル(VRT) とプロセス・スイッ
チ時にメモリ内にベクトル・レジスタをセーブ・リスト
アするための管理テーブル(SAT)  とを有するV
R番号変換器である。
次に動作について説明する。VR番号は1〜4、PVR
番号も1〜4とする。
■プロセス1が実行、ベクトル・レジスタのVRI 、
 VR2を使うとする。この時変換器(8)内のVR変
換テーブル(以降VRTは第2図(a)のようになる。
■プロセス・スイッチが入り、プロセス2が実行、ベク
トル・レジスタのVRI 、VR2を使うとする。コノ
とき、VRTはVRI、2をそれぞれPVR3,4ニ対
応させ、PVRI、2はメモリにセーブを始める(この
ときセーブ中=1となる)。セーブ・アドレスを格納し
た管理テーブル(以降SAT )にプロセス番号=1、
VR番号=1、または2、セーブアドレス= 1000
または1100が記録される。
PVRI、2の内容のセーブが完了したらVRTのセー
ブ中=0、セーブ済=1となる、この時のVRT 。
SATは第2図(b)のようになる。
■プロセス・スイッチが入り、プロセス3が実行、ベク
トル・レジスタのVRIのみを使うとする。このときP
VR= 1はセーブ済なので、VRIはPVRIに対応
させる。PVR3,4はメモリにセーブしセーブ完了し
たときのVRT、SATは第2図(C)のようになる。
■プロセス・スイッチが入り、プロセス1が再実行され
る。このときプロセス1のVR= 2はベクトル・レジ
スタ内にPVR=2として残っているので、これをその
まま使い、VR=1はベクトル・レジスタ内に残ってい
ないので、SATよりセーブ・アドレス= 1000よ
り復帰させる。PVRIはメモリにセーブ。セーブ完了
したときのVRT 、SATは第2図(d)のようにな
る。
なお、上記実施例では、VR数、PVR数とも4とした
が、この数は任意である。ストア・パイプ、ロード・パ
イプ、演算器等の個数は任意である。
(発明の効果) 以上のように、この発明によれば、VR番号をPVR番
号に変換する変換器を有し、VR番号とPVR番号の対
応関係の変更たけでVRの保護と確保ができるようにな
るので、ベクトルスイッチ時のベクトル・レジスタのセ
ーブによるオーバヘットか減少し高性能なベクトルプロ
セッサが得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるベクトルプロセッサ
のブロック図、第2図はプロセス・スイッチ毎の変換テ
ーブル、管理テーブルの変遷を例示した図表、第3図は
従来のベクトルプロセッサのブロック図である。 図において、(1)は命令レジスタ、(3) 、 (5
)はクロスバ−スイッチ、(4)はベクトル・レジスタ
、(8)はベクトル・レジスタ番号変換器。 尚、図中同一符号は同−又は相当部分を示す。 第1図 メモリ

Claims (1)

    【特許請求の範囲】
  1. 複数のベクトルレジスタと、これらベクトルレジスタに
    対し、メモリからのロード・データの入力パスを割り付
    ける第1のクロスバースイッチと、上記各ベクトルレジ
    スタに対し、メモリにストアするデータの出力パスを割
    り付ける第2のクロスバースイッチと、各クロスバース
    イッチに対するパス割り付け命令を仮想ベクトルレジス
    タ番号で出力する命令レジスタと、出力された仮想ベク
    トルレジスタ番号をクロスバースイッチに入力する物理
    ベクトルレジスタ番号に変換する変換テーブルと、メモ
    リに一時退避したベクトルデータのベクトルレジスタ番
    号とメモリの退避アドレスを格納する管理テーブルとを
    備えたことを特徴とするベクトルプロセッサ。
JP10087190A 1990-04-17 1990-04-17 ベクトルプロセッサ Pending JPH04557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10087190A JPH04557A (ja) 1990-04-17 1990-04-17 ベクトルプロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10087190A JPH04557A (ja) 1990-04-17 1990-04-17 ベクトルプロセッサ

Publications (1)

Publication Number Publication Date
JPH04557A true JPH04557A (ja) 1992-01-06

Family

ID=14285381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10087190A Pending JPH04557A (ja) 1990-04-17 1990-04-17 ベクトルプロセッサ

Country Status (1)

Country Link
JP (1) JPH04557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0686922A1 (en) * 1994-05-31 1995-12-13 Nec Corporation Vector processing unit with reconfigurable data buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0686922A1 (en) * 1994-05-31 1995-12-13 Nec Corporation Vector processing unit with reconfigurable data buffer
AU691593B2 (en) * 1994-05-31 1998-05-21 Nec Corporation Vector processing unit with reconfigurable data buffer

Similar Documents

Publication Publication Date Title
US6075546A (en) Packetized command interface to graphics processor
JPH09212371A (ja) レジスタ退避及び復元システム
JPH04557A (ja) ベクトルプロセッサ
JPS62151940A (ja) レジスタ退避/復帰方式
JP2007317232A (ja) データ処理装置
JPS5814253A (ja) 中央処理装置の割込方式
JPH0353659B2 (ja)
JPH05165641A (ja) シングルチップマイクロコンピュータ
JP2697619B2 (ja) Nポイントfft専用プロセッサ
JP2972557B2 (ja) データ転送制御装置および制御方法
JP2742245B2 (ja) 並列計算機
JPH07325789A (ja) 並列処理装置
JPS58214930A (ja) デ−タ処理装置
JPH04293159A (ja) ベクトルデータ処理装置
JPS6352240A (ja) デ−タ処理装置
JPS5850411Y2 (ja) デ−タ・チヤネル装置
JPH05241986A (ja) 入出力命令リトライ方式
JPH02103635A (ja) ディジタルシステム
JPH07120307B2 (ja) 初期設定方式
JPH0855034A (ja) 演算プロセッサ及びこれを用いた割込処理システム
JPH0481933A (ja) ベクトルデータ処理装置
JPS6222149A (ja) プロセス切り換え方式
JPS6314242A (ja) メモリ拡張方式
JPS63282542A (ja) 仮想空間管理装置
JPS626329A (ja) デ−タ転送回路