JPS58214930A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS58214930A JPS58214930A JP9809982A JP9809982A JPS58214930A JP S58214930 A JPS58214930 A JP S58214930A JP 9809982 A JP9809982 A JP 9809982A JP 9809982 A JP9809982 A JP 9809982A JP S58214930 A JPS58214930 A JP S58214930A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- input
- output
- channel
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ処理装置、特に、メインプログラムから
人生するチャネルプログラムによυ入出力装置との間で
データ転送を行なうデータ処理装置に関する。
人生するチャネルプログラムによυ入出力装置との間で
データ転送を行なうデータ処理装置に関する。
チャネルプログラムはデータ転送を指令する入出力命令
に対応させて、メインプログラムと同様に主記憶装置に
予め格納されており、このチャネルプログラムに基づい
て、チャネルを介してデー夕転送が行なわれる。チャネ
ルはメモリと入出力装置間の実際のデータの通路となる
複数の物理的なチャネルと、一つの物理的なチャネルを
複数個の入出力装置が時分割的に使用する場合に各々の
入出力装置に対応して存在すると考えられる論理的チャ
ネルとから構成される。
に対応させて、メインプログラムと同様に主記憶装置に
予め格納されており、このチャネルプログラムに基づい
て、チャネルを介してデー夕転送が行なわれる。チャネ
ルはメモリと入出力装置間の実際のデータの通路となる
複数の物理的なチャネルと、一つの物理的なチャネルを
複数個の入出力装置が時分割的に使用する場合に各々の
入出力装置に対応して存在すると考えられる論理的チャ
ネルとから構成される。
従来のこの種のデータ処理装置は、物理チャネルに関す
る情報を該物理チャネル対応に保持する物理チャネル情
報保持手段と、入出力装置に関する情報を該入出力装置
対応に保持する論理チャネ゛ル情報保持手段と、メイン
プログラムを解読・実行し該命令が入出力命令でろ、る
ときは該命令のオペランド部で示されるチャネルプログ
ラム内の情報に基づいて前記物理チャネル情報保持手段
および論理チャネル情報保持手段をチェックし当該チャ
ネルが使用可能ならば前記論理チャネル情報保持手段内
に前記チャネルプログラムのアドレスを入力して待行列
化する命令実行部と、前記入出力装置からの要求がある
と該待列化されたチャネルプログラムを実行する入出力
実行部とで構成されている。
る情報を該物理チャネル対応に保持する物理チャネル情
報保持手段と、入出力装置に関する情報を該入出力装置
対応に保持する論理チャネ゛ル情報保持手段と、メイン
プログラムを解読・実行し該命令が入出力命令でろ、る
ときは該命令のオペランド部で示されるチャネルプログ
ラム内の情報に基づいて前記物理チャネル情報保持手段
および論理チャネル情報保持手段をチェックし当該チャ
ネルが使用可能ならば前記論理チャネル情報保持手段内
に前記チャネルプログラムのアドレスを入力して待行列
化する命令実行部と、前記入出力装置からの要求がある
と該待列化されたチャネルプログラムを実行する入出力
実行部とで構成されている。
このような従来構成においては、命令実行部が入出力命
令の実行に関与している時間が長いため、入出力命令が
人生するとメインプログラムの命令を実行する時間間隔
が長くなり、データ処理装置の性能が低下するという欠
点がある。
令の実行に関与している時間が長いため、入出力命令が
人生するとメインプログラムの命令を実行する時間間隔
が長くなり、データ処理装置の性能が低下するという欠
点がある。
本発明の目的は入出力命令が９〜生してもデータ処理装
置の性能低下を阻止することにある。
置の性能低下を阻止することにある。
本発明の装置はメインプログラムから人生すみチャネル
プログラムによシ入出力装置との間でデータ転送を行な
うデータ処理装置において、物理的なチャネルに関する
情報を該物理チャネル対応に保持する物理チャネル情報
保持手段と、入出力装置に関する情報を該入出力装置対
応に保持する論理チャネル情報保持手段と、前記メイン
プログラムの命令を解読・実行し該命令が入出力命令で
あるときは該命令のオペランド部で示される前記チャネ
ルプログラムのアドレスを出力する命令実行部と、該命
令実行部が出力する前記チャネルプログラムのアドレス
を待行列化して保持する入出力命令保持手段と、該入出
力命令保持手段から順次に前記チャネルプログラムのア
ドレスを取り出し核チャネルプログラムアドレスに基づ
いて前記物理チャネル情報保持手段および前記論理チャ
ネル情報保持手段をチェックし当該チャネルが使用可能
ならば前記論理チャネル情報保持手段内に前記チャネル
プログラムアドレス全入力して待行列化しておき前記入
出力装置からの要求がち石と該チャネルプログラムを実
行する入出力実行部とから構成されていることｔ−特徴
とする。
プログラムによシ入出力装置との間でデータ転送を行な
うデータ処理装置において、物理的なチャネルに関する
情報を該物理チャネル対応に保持する物理チャネル情報
保持手段と、入出力装置に関する情報を該入出力装置対
応に保持する論理チャネル情報保持手段と、前記メイン
プログラムの命令を解読・実行し該命令が入出力命令で
あるときは該命令のオペランド部で示される前記チャネ
ルプログラムのアドレスを出力する命令実行部と、該命
令実行部が出力する前記チャネルプログラムのアドレス
を待行列化して保持する入出力命令保持手段と、該入出
力命令保持手段から順次に前記チャネルプログラムのア
ドレスを取り出し核チャネルプログラムアドレスに基づ
いて前記物理チャネル情報保持手段および前記論理チャ
ネル情報保持手段をチェックし当該チャネルが使用可能
ならば前記論理チャネル情報保持手段内に前記チャネル
プログラムアドレス全入力して待行列化しておき前記入
出力装置からの要求がち石と該チャネルプログラムを実
行する入出力実行部とから構成されていることｔ−特徴
とする。
次に、本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図であり、第
２図は本実施例を説明するための図である。
２図は本実施例を説明するための図である。
本実施例は、主記憶装置１と、命令実行部２と、入出力
実行部３と、入出力命令待行列手段４と、物理チャネル
情報保持手段５と、論理チャネル情報保持手段６とで構
成されている。参照数字７はインプログラムに基づき該
メインプログラムの命令（参照番号８）を取り出して、
解読し、実行していく。命令解読の結果により、入出力
に関係する命令であることがわかると、命令実行部２は
この命令のオペランドからチャネルプログラムヘッダア
ドレス全得て、入出力命令待行列手段４に入力する。こ
の時点で、命令実行部２の仕事は完了し、次の命令の取
出し、解読、実行へと進むことができる。
実行部３と、入出力命令待行列手段４と、物理チャネル
情報保持手段５と、論理チャネル情報保持手段６とで構
成されている。参照数字７はインプログラムに基づき該
メインプログラムの命令（参照番号８）を取り出して、
解読し、実行していく。命令解読の結果により、入出力
に関係する命令であることがわかると、命令実行部２は
この命令のオペランドからチャネルプログラムヘッダア
ドレス全得て、入出力命令待行列手段４に入力する。こ
の時点で、命令実行部２の仕事は完了し、次の命令の取
出し、解読、実行へと進むことができる。
入出力命令待行列手段４に入力されたチャネルプログラ
ムヘッダアドレス仲順次に待行列化される。このチャネ
ルプログラムヘッダアドレスの取出しは命令実行部４の
命令実行とけ全く独立に入出力実行部３によって行なわ
れる。
ムヘッダアドレス仲順次に待行列化される。このチャネ
ルプログラムヘッダアドレスの取出しは命令実行部４の
命令実行とけ全く独立に入出力実行部３によって行なわ
れる。
入出力命令待行列手段４から取り出されたチャネルプロ
グラムヘッダアドレスにより、主記憶装置１に予め格納
されているチャネルプログラム９のチャネルプログラム
ヘッダ部がアクセスされ。
グラムヘッダアドレスにより、主記憶装置１に予め格納
されているチャネルプログラム９のチャネルプログラム
ヘッダ部がアクセスされ。
入出力動作全行なうべきチ・・ネルナンバが得られる。
まず、チャネルナンバのうちの物理チャネルナンバによ
り、入出力実行部３は物理チャネル情報保持手段５のう
ちの該当する物理チャネルナンバのエリア内の、物理チ
ャネルが使用可能か否かを示す情報をチェックする。使
用不可の場合には、命令実行部２は入出力命令待行列手
段４のうちの次のチャネルプログラムヘッダアドレスを
取り出して、上述と同様なチェックを行なう。
り、入出力実行部３は物理チャネル情報保持手段５のう
ちの該当する物理チャネルナンバのエリア内の、物理チ
ャネルが使用可能か否かを示す情報をチェックする。使
用不可の場合には、命令実行部２は入出力命令待行列手
段４のうちの次のチャネルプログラムヘッダアドレスを
取り出して、上述と同様なチェックを行なう。
物理チャネルが使用可能の場合には、チャネルナンバの
うちの論理チャネルナンバにより、入出力実行部３は論
理チャネル情報保持手段６のうちの該当する論理チャネ
ルナンバのエリア内の、入出力装置が使用可能か否かを
示す情報をチェックする。使用不可の場合には、命令実
行部２は入出力命令待行列手段４のうちの次のチャネル
プログラムヘッダアドレスを取シ出す。
うちの論理チャネルナンバにより、入出力実行部３は論
理チャネル情報保持手段６のうちの該当する論理チャネ
ルナンバのエリア内の、入出力装置が使用可能か否かを
示す情報をチェックする。使用不可の場合には、命令実
行部２は入出力命令待行列手段４のうちの次のチャネル
プログラムヘッダアドレスを取シ出す。
論理チャネルが使用可能の場合には、入出力実行部３は
論理チャネル情報保持手段６のうちの決められたエリア
に、チャネルプログラムヘッダ部から得られるチャネル
プログラムヘッダアドレスを入力し、論理チャネル情報
保持手段６内で入出力命令実行待の論理チャネルの待行
列を作成する。
論理チャネル情報保持手段６のうちの決められたエリア
に、チャネルプログラムヘッダ部から得られるチャネル
プログラムヘッダアドレスを入力し、論理チャネル情報
保持手段６内で入出力命令実行待の論理チャネルの待行
列を作成する。
同時に、入出力実行部３は、論理チャネル情報保持手段
６内に移したチャネルプログラムヘッダアドレスに対応
するチャネルプログラムヘッダアドレス全入出力命令待
行列手段４から取υ除いておく。
６内に移したチャネルプログラムヘッダアドレスに対応
するチャネルプログラムヘッダアドレス全入出力命令待
行列手段４から取υ除いておく。
入出力実行部３は入出力装置７に対して、入出力命令の
実行開始全通知する。これに対して入出力装置７から応
答があると、入出力実行部３は論理チャネル情報保持手
段６内に形成されている待行列から順埃七片チャネルプ
ログラムヘッダアドレスを得る。このチャネルプログラ
ムヘッダアドレスに一定数を加えたアドレスによりチャ
ネルプログラム９のチャネルプログラム部をアクセスし
、チャネルプログラムを実行する。一つのチャネルプロ
グラムの実行が終了すると、対応するチャネルプログラ
ムヘッダアドレスが、論理チャネル情報保持手段６内の
待行列から取り除かれる。
実行開始全通知する。これに対して入出力装置７から応
答があると、入出力実行部３は論理チャネル情報保持手
段６内に形成されている待行列から順埃七片チャネルプ
ログラムヘッダアドレスを得る。このチャネルプログラ
ムヘッダアドレスに一定数を加えたアドレスによりチャ
ネルプログラム９のチャネルプログラム部をアクセスし
、チャネルプログラムを実行する。一つのチャネルプロ
グラムの実行が終了すると、対応するチャネルプログラ
ムヘッダアドレスが、論理チャネル情報保持手段６内の
待行列から取り除かれる。
第２図は、物理チャネルナンバが１．で、かつ論理チャ
ネルナンバが２３であることを示すチャネルプログラム
ヘッダアドレスが、入出力命令のオペランドとして指定
され、物理チャネル情報保持手段５において物理チャネ
ルＰＣＩが使用可能であり、論理チャネル情報保持手段
６において論理チャネルＬＣ２が使用可能であること金
示している。
ネルナンバが２３であることを示すチャネルプログラム
ヘッダアドレスが、入出力命令のオペランドとして指定
され、物理チャネル情報保持手段５において物理チャネ
ルＰＣＩが使用可能であり、論理チャネル情報保持手段
６において論理チャネルＬＣ２が使用可能であること金
示している。
本発明によれば、以上のような構成の採用により、命令
実行部２が入出力命令の実行に関与している時間が短く
なるため、入出力命令が海生してもメインプログラムの
命令を実行する時間間隔は長くならず、データ処理装置
の性能低下を阻止できる。
実行部２が入出力命令の実行に関与している時間が短く
なるため、入出力命令が海生してもメインプログラムの
命令を実行する時間間隔は長くならず、データ処理装置
の性能低下を阻止できる。
第１図は本発明の一実施例を示す図であり、第２図は本
実施例を説明するための図である。 １・・・・・・主記憶装置、２・・・・・・命令実行部
、３・・・・・・入出力実行部、４・・・・・・入出力
命令待行列手段、５・・・・・・物理チャネル情報保持
手段、６・・・・・・論理チャネル情報保持手段、７・
・・・・・入出力装置、８・・・・・・命令、９・・・
・・・チャネルプログラム。
実施例を説明するための図である。 １・・・・・・主記憶装置、２・・・・・・命令実行部
、３・・・・・・入出力実行部、４・・・・・・入出力
命令待行列手段、５・・・・・・物理チャネル情報保持
手段、６・・・・・・論理チャネル情報保持手段、７・
・・・・・入出力装置、８・・・・・・命令、９・・・
・・・チャネルプログラム。
Claims (1)
- 【特許請求の範囲】 メインプログラムから人生ずるチャネルプログラムによ
り入出力装置との間でデータ転送を行なうデータ処理装
置において、 物理的なチャネルに関する情報を該物理チャネル対応に
保持する物理チャネル情報保持手段と、入出力装置に関
する情報を該入出力装置対応に保持する論理チャネル情
報保持手段と、前記メインプログラムの命令を解読・実
行し該命令が入出力命令であるときは該命令のオペラン
ド部で示される前記チャネルプログラムのアドレスを出
力する命令実行部と、該命令実行部が出力する前記チャ
ネルプログラムのアドレスを待行列化して保持する入出
力命令保持手段と、該入出力命令保持手段から順次に前
記チャネルプログラムのアドレスを取り出し該チャネル
プログラムアドレスに基づいて前記物理チャネル情報保
持手段および前記論理チャネル情報保持手段をチェック
し尚該チャネルが使用可能ならば前記論理チャネル情報
保持手段内に前記チャネルプログラムアドレスを入力し
て待行列化しておき前記入出力装置からの要求があると
該チャネルプログラムを実行する入出力実行部 とから構成されることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9809982A JPS58214930A (ja) | 1982-06-08 | 1982-06-08 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9809982A JPS58214930A (ja) | 1982-06-08 | 1982-06-08 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58214930A true JPS58214930A (ja) | 1983-12-14 |
Family
ID=14210884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9809982A Pending JPS58214930A (ja) | 1982-06-08 | 1982-06-08 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58214930A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146545A (ja) * | 1984-08-11 | 1986-03-06 | Fujitsu Ltd | 入出力命令制御方法 |
| JPS6180334A (ja) * | 1984-09-26 | 1986-04-23 | Nec Corp | 電子計算機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50127526A (ja) * | 1974-02-01 | 1975-10-07 |
-
1982
- 1982-06-08 JP JP9809982A patent/JPS58214930A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50127526A (ja) * | 1974-02-01 | 1975-10-07 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146545A (ja) * | 1984-08-11 | 1986-03-06 | Fujitsu Ltd | 入出力命令制御方法 |
| JPS6180334A (ja) * | 1984-09-26 | 1986-04-23 | Nec Corp | 電子計算機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6329873A (ja) | 多重処理システムの割込み制御方法 | |
| JPS58214930A (ja) | デ−タ処理装置 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JPS58101360A (ja) | デ−タ処理装置 | |
| JPH0764960A (ja) | データフロープロセサ | |
| JPS59771A (ja) | デ−タ処理装置における演算処理部選択制御方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| KR880001399B1 (ko) | 정보 처리 장치 | |
| JP2790472B2 (ja) | 多重会話処理制御方式 | |
| JPS5933558A (ja) | 情報処理装置 | |
| JPS59225454A (ja) | オペランドフエツチ制御方式 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPH01134625A (ja) | マイクロプログラム制御装置 | |
| JP2632859B2 (ja) | メモリアクセス制御回路 | |
| JPS617976A (ja) | ベクトル演算処理装置 | |
| JPS6149695B2 (ja) | ||
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPH04557A (ja) | ベクトルプロセッサ | |
| JPH10312298A (ja) | 仮想計算機方式 |