JPH0456461B2 - - Google Patents
Info
- Publication number
- JPH0456461B2 JPH0456461B2 JP57131561A JP13156182A JPH0456461B2 JP H0456461 B2 JPH0456461 B2 JP H0456461B2 JP 57131561 A JP57131561 A JP 57131561A JP 13156182 A JP13156182 A JP 13156182A JP H0456461 B2 JPH0456461 B2 JP H0456461B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- metal piece
- alloy
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は混成集積回路の製造方法に関する。
従来、混成集積回路は第１図及び第２図に示す
ように製造している。すなわち、絶縁基板、たと
えばセラミツク基板１の一面に厚膜ペースト印刷
により形成された回路配線基板などの所要個所に
半田ペーストを印刷した後、この半田ペースト上
に集積回路素子（IC）、トランジスタ、ダイオー
ドなどの半導体素子２やコンデンサ３などの部品
をマウントし、熱板などにより加熱、半田付け４
するとともに洗浄、フアンクシヨントリミング、
特性チエツクなどの工程を経てケース付け（図示
せず）する混成集積回路のアウタリードの取出方
法は次のように行つている。まず、第１図Ａのよ
うに、ヘツド６を有するアウタリード５を基板１
のアウタリード取出電極部に垂直に設置し、その
電極部で半田付けするものである。しかしこの方
法では、リード５を１本づつ半田付けしなければ
ならず、よつて作業時間がかかり、量産的でない
上、基板１とリード５との接続が半田のみによる
ため、引張りに対して接着強度が弱いという欠点
がある。
ように製造している。すなわち、絶縁基板、たと
えばセラミツク基板１の一面に厚膜ペースト印刷
により形成された回路配線基板などの所要個所に
半田ペーストを印刷した後、この半田ペースト上
に集積回路素子（IC）、トランジスタ、ダイオー
ドなどの半導体素子２やコンデンサ３などの部品
をマウントし、熱板などにより加熱、半田付け４
するとともに洗浄、フアンクシヨントリミング、
特性チエツクなどの工程を経てケース付け（図示
せず）する混成集積回路のアウタリードの取出方
法は次のように行つている。まず、第１図Ａのよ
うに、ヘツド６を有するアウタリード５を基板１
のアウタリード取出電極部に垂直に設置し、その
電極部で半田付けするものである。しかしこの方
法では、リード５を１本づつ半田付けしなければ
ならず、よつて作業時間がかかり、量産的でない
上、基板１とリード５との接続が半田のみによる
ため、引張りに対して接着強度が弱いという欠点
がある。
この接着強度を改良したものとして第１図Ｂに
示す方法がある。これは、基板１のアウタリード
５の植設部に穴孔７を設け、ヘツド６を有するリ
ード５を基板１の裏側から挿入するものである。
しかしこの方法では、リード５を裏側から１本づ
つ挿入するため、作業性が悪い上、基板１の表面
でのハンダ付部分４の接触面積が少ないため、オ
ープンになりやすい欠点がある。そこで、この接
触面積を大きくするよう改良したものとして第１
図Ｃに示す方法がある。これは、アウタリード５
の中間に鍔８を有するものを用い、このリード５
を基板１の表面から挿入し、裏面に突出したリー
ド５の部分をつぶすことにより強固に固定するも
のである。しかしこの方法も、リード５を１本づ
つ挿入しなければならず、しかも基板１の裏側に
おいて、リード５の突出部分をつぶす作業工程が
新たに増えるという欠点がある。
示す方法がある。これは、基板１のアウタリード
５の植設部に穴孔７を設け、ヘツド６を有するリ
ード５を基板１の裏側から挿入するものである。
しかしこの方法では、リード５を裏側から１本づ
つ挿入するため、作業性が悪い上、基板１の表面
でのハンダ付部分４の接触面積が少ないため、オ
ープンになりやすい欠点がある。そこで、この接
触面積を大きくするよう改良したものとして第１
図Ｃに示す方法がある。これは、アウタリード５
の中間に鍔８を有するものを用い、このリード５
を基板１の表面から挿入し、裏面に突出したリー
ド５の部分をつぶすことにより強固に固定するも
のである。しかしこの方法も、リード５を１本づ
つ挿入しなければならず、しかも基板１の裏側に
おいて、リード５の突出部分をつぶす作業工程が
新たに増えるという欠点がある。
そこで、上述したようなリード５を１本づつ電
極部に半田付けするという煩雑さを解消したも
の、また引張りに対する接着強度を向上させたも
の、さらに基板１からの浮きを改良したものとし
て第２図に示すような方法がある。すなわち、第
２図Ａ，Ｂは基板１にあらかじめ半田ペーストを
印刷しておき、この半田ペースト部に電子部分と
同時にリード５を半田付けするもので複数のリー
ドが一体化されたリードフレームを用いるもので
ある。また第２図Ｃは、第１図Ｂ，Ｃと同様に基
板１にあらかじめ穴孔７を設け、この穴孔７に先
端「ト」字状のリード５の突出部９を挿入し、半
田付けするものである。さらに第２図Ｄ，Ｅは、
先端が凹状になつたリード５を用い、このリード
５の凹部１０で基板１の電極部を喰わえ込むよう
に設置し、この状態で半田付けして固定するもの
である。
極部に半田付けするという煩雑さを解消したも
の、また引張りに対する接着強度を向上させたも
の、さらに基板１からの浮きを改良したものとし
て第２図に示すような方法がある。すなわち、第
２図Ａ，Ｂは基板１にあらかじめ半田ペーストを
印刷しておき、この半田ペースト部に電子部分と
同時にリード５を半田付けするもので複数のリー
ドが一体化されたリードフレームを用いるもので
ある。また第２図Ｃは、第１図Ｂ，Ｃと同様に基
板１にあらかじめ穴孔７を設け、この穴孔７に先
端「ト」字状のリード５の突出部９を挿入し、半
田付けするものである。さらに第２図Ｄ，Ｅは、
先端が凹状になつたリード５を用い、このリード
５の凹部１０で基板１の電極部を喰わえ込むよう
に設置し、この状態で半田付けして固定するもの
である。
しかし、これらリードフレームは、第１図のリ
ードピンに比較して基板１への取付け力が強固で
容易であるが、各リードが一体化されているた
め、フアンクシヨントリミング特性チエツク前に
リードを切断しなければならない。また、第１図
および第２図の何れのものもリードピン、リード
フレームともに基板１よりリード５が突出してい
るため、半田ペースト印刷基板へリードを取付け
た後の加熱半田付け、洗浄、フアンクシヨントリ
ミング特性チエツクにおいて取扱いにくく、作業
性がきわめて悪いという問題があつた。
ードピンに比較して基板１への取付け力が強固で
容易であるが、各リードが一体化されているた
め、フアンクシヨントリミング特性チエツク前に
リードを切断しなければならない。また、第１図
および第２図の何れのものもリードピン、リード
フレームともに基板１よりリード５が突出してい
るため、半田ペースト印刷基板へリードを取付け
た後の加熱半田付け、洗浄、フアンクシヨントリ
ミング特性チエツクにおいて取扱いにくく、作業
性がきわめて悪いという問題があつた。
この発明は上記の点に鑑みてなされたもので、
その目的は基板のリードを取出す電極部にSn、
Pb、Zn等の低融点金属あるいはその合金メツキ
処理したFe板片あるいはFe合金板片よりなる金
属片を半田付けし、この金属片に金属片と同様の
メツキ処理をしたCuあるいはCu合金よりなるリ
ードを溶接することによつて、作業性の向上が図
れ、リードの確実かつ強固な取付けが可能とな
り、信頼性が向上するとともに、量産性にも優れ
た混成集積回路の製造方法を提供することにあ
る。
その目的は基板のリードを取出す電極部にSn、
Pb、Zn等の低融点金属あるいはその合金メツキ
処理したFe板片あるいはFe合金板片よりなる金
属片を半田付けし、この金属片に金属片と同様の
メツキ処理をしたCuあるいはCu合金よりなるリ
ードを溶接することによつて、作業性の向上が図
れ、リードの確実かつ強固な取付けが可能とな
り、信頼性が向上するとともに、量産性にも優れ
た混成集積回路の製造方法を提供することにあ
る。
基板のリードを取出す電極部にSn、Pb、Zn等
の低融点金属あるいはその合金メツキ処理した
Fe板片あるいはFe合金板片よりなる金属片を半
田付けし、この金属片に金属片と同様のメツキ処
理をしたCuあるいはCu合金よりなるリードを溶
接することによつてリードの確実かつ強固な取付
けを行なつている。
の低融点金属あるいはその合金メツキ処理した
Fe板片あるいはFe合金板片よりなる金属片を半
田付けし、この金属片に金属片と同様のメツキ処
理をしたCuあるいはCu合金よりなるリードを溶
接することによつてリードの確実かつ強固な取付
けを行なつている。
以下、図面を参照してこの発明の一実施例を説
明する。まず、第３図Ａに示すように絶縁基板と
してのセラミツク基板３１の一方面上に厚膜ペー
スト印刷により回路配線基板を形成し、この回路
配線基板の電子部品取付け部分に半田ペーストを
印刷する。次に、この半田ペーストを設けた部分
に能動素子や受動素子、つまりICやトランジス
タなどの半導体素子３２およびコンデンサ３３な
どを半田付けするとともに、これと同時に電極部
３４に金属片３５などを半田付けする。この金属
片３５は、たとえば錫（Sn）、鉛（Pb）、亜鉛
（Zn）などの低融点金属あるいはその合金メツキ
処理した鉄（Fe）鉄片または鉄合金板片であれ
ば良いが実施例においては鉄にSnメツキしたも
のを使用している。次に、この半田付け工程終了
後、洗浄、フアンクシヨントリミング特性チエツ
クなどの工程を行う。
明する。まず、第３図Ａに示すように絶縁基板と
してのセラミツク基板３１の一方面上に厚膜ペー
スト印刷により回路配線基板を形成し、この回路
配線基板の電子部品取付け部分に半田ペーストを
印刷する。次に、この半田ペーストを設けた部分
に能動素子や受動素子、つまりICやトランジス
タなどの半導体素子３２およびコンデンサ３３な
どを半田付けするとともに、これと同時に電極部
３４に金属片３５などを半田付けする。この金属
片３５は、たとえば錫（Sn）、鉛（Pb）、亜鉛
（Zn）などの低融点金属あるいはその合金メツキ
処理した鉄（Fe）鉄片または鉄合金板片であれ
ば良いが実施例においては鉄にSnメツキしたも
のを使用している。次に、この半田付け工程終了
後、洗浄、フアンクシヨントリミング特性チエツ
クなどの工程を行う。
次に第３図ＢまたはＣに示すように、上記金属
片３５にヘツド３６を有するリード３７あるいは
リードフレーム３８を、たとえばウエルドマシー
ンにより自動溶接する。上記リード３７およびリ
ードフレーム３８はたとえば金属片と同様のメツ
キ処理をした銅（Cu）または銅合金であれば良
いが、実施例においては銅に半田メツキを施こし
たものを使用している。
片３５にヘツド３６を有するリード３７あるいは
リードフレーム３８を、たとえばウエルドマシー
ンにより自動溶接する。上記リード３７およびリ
ードフレーム３８はたとえば金属片と同様のメツ
キ処理をした銅（Cu）または銅合金であれば良
いが、実施例においては銅に半田メツキを施こし
たものを使用している。
また、上記実施例に記述したように、金属片３
５をSnメツキ処理をした鉄片とし、さらに一般
的な硫酸浴にて電流密度0.5〜1A／cm2で1.0〜1.5
時間のバレルメツキを施すことによりリード３７
にメツキ厚が３〜8μの半田メツキをしてから金
属片３５とリード３７とを自動溶接した後に、強
度テスト（引張テスト）を行つた結果、８Kg以上
の十分な強度を示した。このため、リード３７が
引つ張りにより切断して溶接面より剥離すること
はなくなるので、リード３７の基板３１への溶接
の信頼性を向上させることができる。
５をSnメツキ処理をした鉄片とし、さらに一般
的な硫酸浴にて電流密度0.5〜1A／cm2で1.0〜1.5
時間のバレルメツキを施すことによりリード３７
にメツキ厚が３〜8μの半田メツキをしてから金
属片３５とリード３７とを自動溶接した後に、強
度テスト（引張テスト）を行つた結果、８Kg以上
の十分な強度を示した。このため、リード３７が
引つ張りにより切断して溶接面より剥離すること
はなくなるので、リード３７の基板３１への溶接
の信頼性を向上させることができる。
以上詳述したようにこの発明によれば、混成集
積回路基板の電極部にリードを取付けするに際
し、あらかじめSn、Pb、Zn等の低融点金属ある
いはその合金メツキ処理したFe板片あるいはFe
合金板片よりなる金属片を半田付けし、この金属
片に金属片と同様のメツキ処理をしたCuまたは
Cu合金よりなるリードを溶接するようにしたの
で、リードと金属片との信頼性のある溶接を得る
ことができる。
積回路基板の電極部にリードを取付けするに際
し、あらかじめSn、Pb、Zn等の低融点金属ある
いはその合金メツキ処理したFe板片あるいはFe
合金板片よりなる金属片を半田付けし、この金属
片に金属片と同様のメツキ処理をしたCuまたは
Cu合金よりなるリードを溶接するようにしたの
で、リードと金属片との信頼性のある溶接を得る
ことができる。
第１図および第２図は従来の混成集積回路の製
造方法を説明するための図、第３図はこの発明に
係る混成集積回路の製造方法の一実施例を説明す
るための図である。 ３１……セラミツク基板、３４……電極部、３
５……金属片、３６……ヘツド、３７……リー
ド、３８……リードフレーム。
造方法を説明するための図、第３図はこの発明に
係る混成集積回路の製造方法の一実施例を説明す
るための図である。 ３１……セラミツク基板、３４……電極部、３
５……金属片、３６……ヘツド、３７……リー
ド、３８……リードフレーム。
Claims (1)
- １ 混成集積回路基板の電極部にリードを取付け
するに際し、あらかじめSn、Pb、Zn等の低融点
金属あるいはその合金メツキ処理したFe板片あ
るいはFe合金板片よりなる金属片を半田付けし、
この金属片に金属片と同様のメツキ処理をしたメ
ツキ厚が３〜8μのCuまたはCu合金よりなるリー
ドを溶接することを特徴とする混成集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131561A JPS5922351A (ja) | 1982-07-28 | 1982-07-28 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131561A JPS5922351A (ja) | 1982-07-28 | 1982-07-28 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922351A JPS5922351A (ja) | 1984-02-04 |
| JPH0456461B2 true JPH0456461B2 (ja) | 1992-09-08 |
Family
ID=15060939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57131561A Granted JPS5922351A (ja) | 1982-07-28 | 1982-07-28 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922351A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61202839U (ja) * | 1985-06-10 | 1986-12-19 | ||
| JPS6256310U (ja) * | 1985-09-28 | 1987-04-08 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6259461A (ja) * | 1985-09-10 | 1987-03-16 | Matsushita Electric Ind Co Ltd | バイポ−ラ型イメ−ジセンサ集積回路 |
-
1982
- 1982-07-28 JP JP57131561A patent/JPS5922351A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5922351A (ja) | 1984-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| US4605471A (en) | Method of manufacturing printed circuit boards | |
| JP3682654B2 (ja) | 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金 | |
| JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
| JP2000151095A (ja) | プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法 | |
| EP1209958A2 (en) | Laminated structure for electronic equipment and method of electroless gold plating | |
| JPS5998591A (ja) | 両面回路接続方法 | |
| JP4143280B2 (ja) | 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法 | |
| JPH0456461B2 (ja) | ||
| WO2000075940A1 (en) | Electronic component, and electronic apparatus in which the electronic component is mounted and its manufacturing method | |
| JPS6259461B2 (ja) | ||
| JPS6236371B2 (ja) | ||
| JPS6345015Y2 (ja) | ||
| JPH0528752Y2 (ja) | ||
| JPH02224393A (ja) | 混載実装メタルコアプリント配線基板組立体のはんだ付け方法 | |
| JP2002026482A (ja) | 電子部品の実装構造 | |
| JPS5840617Y2 (ja) | 印刷配線板 | |
| JP2674789B2 (ja) | 端子ピン付き基板 | |
| JP2000164801A (ja) | 集積化半導体装置 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| US20040188137A1 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JP2942401B2 (ja) | メッキ用治具 | |
| JP2591766Y2 (ja) | プリント基板 | |
| JP2003347716A (ja) | 配線基板 | |
| JP2006009126A (ja) | 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法 |