JPH0456828A - 薄膜電界効果型トランジスタ素子アレイ - Google Patents

薄膜電界効果型トランジスタ素子アレイ

Info

Publication number
JPH0456828A
JPH0456828A JP2165907A JP16590790A JPH0456828A JP H0456828 A JPH0456828 A JP H0456828A JP 2165907 A JP2165907 A JP 2165907A JP 16590790 A JP16590790 A JP 16590790A JP H0456828 A JPH0456828 A JP H0456828A
Authority
JP
Japan
Prior art keywords
storage capacitor
gate bus
bus line
thin film
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2165907A
Other languages
English (en)
Other versions
JP2616160B2 (ja
Inventor
Naoyasu Ikeda
直康 池田
Kenichi Nakamura
健一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16590790A priority Critical patent/JP2616160B2/ja
Priority to EP91110427A priority patent/EP0464579B1/en
Priority to EP95106384A priority patent/EP0668528B1/en
Priority to DE69119977T priority patent/DE69119977T2/de
Priority to DE69129274T priority patent/DE69129274T2/de
Priority to US07/720,340 priority patent/US5182661A/en
Publication of JPH0456828A publication Critical patent/JPH0456828A/ja
Application granted granted Critical
Publication of JP2616160B2 publication Critical patent/JP2616160B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、特にアクティブマトリクス型液晶デイスプレ
ィに用いる、ゲートバスラインを用いた蓄積容量をもつ
薄膜電界効果型トランジスタ素子アレイに関するもので
ある。
（従来の技術） 携帯型コンピュータや壁掛はテレビ用のフラットパネル
デイスプレィとして液晶デイスプレィが注目されている
。その中でもガラス基板上にアレイ化した薄膜電界効果
型トランジスタを形成し、各画素のスイッチとして用い
たアクティブマトリクス方式はフルカラー表示が可能で
あることからテレビなどへの応用が期待され、各機関で
活発に開発が行われている。このアクティブマトリクス
型液晶デイスプレィの高画質、高精細化は重要な課題で
あり、その対策として液晶により形成される容量と並列
に蓄積容量を設ける方法がある。蓄積容量の構造として
は、蓄積容量線を薄膜電界効果トランジスタから独立し
て設ける構造と、前段の薄膜電界効果型トランジスタの
ゲートバスラインを利用して設ける構造とがある。後者
の構造は画素中に蓄積容量のために対向電極及びパスラ
インを設ける必要がなく、プロセスの増加を防止できる
。このゲートバスラインを利用した構造の蓄積容量を用
いた従来の技術としては、前段のゲート電極の延長状に
次段の画素を重畳するように配設した構造のものが知ら
れている。（ＩＤＲＣ’　８８　Ｐ、　１５５）第６図
（ａ）は従来の方法を基本にした薄膜電界効果型トラン
ジスタ素子アレイの一画素を示す平面図、第６図（ｂ）
は第６図（ａ）のＡ−Ａ’断面図である。第６図（ａ）
において、ｌ、５．６はそれぞれ薄膜電界効果トランジ
スタのクロムゲート電極、クロムドレイン電極、クロム
ソース電極である。クロムソース電極６は画素電極７と
第３のコンタクトホール８ｃを介して接続されており、
クロムドレイン電極５はクロムドレインバスライン４と
連続である。蓄積容量は第６図（ｂ）のように、画素電
極７と第３のクロム蓄積容量電極１５の間に第１の絶縁
膜１２、第２の絶縁膜１３、表面保護膜１４の３種の絶
縁膜を挟むことにより形成している。
（発明が解決しようとする課題） さて、フリッカやクロストーク等を避けて高画質の画像
表示を得るためにはなるべく大きな蓄’ｒＸ容量が必要
である。しかし第６図（ａ）に示す構成では、蓄積容量
を大きくすると、第１のクロム蓄積容量電極の面積が大
きくなり、画素部の開口率が低下する。従って、明るく
コントラストのよい画像が得られなくなる。
本発明は、蓄積容量の付加による開口率の低下を軽減し
、かつ従来より大きな容量をもっことが可能な構造の蓄
積容量を備える薄膜電界効果型トランジスタ素子アレイ
を提供することを目的としている。
（課題を解決するための手段） 本発明の薄膜電界効果型トランジスタ素子アレイは、透
光性絶縁基板上に、平行な複数のゲートバスラインと平
行な複数のドレインバスラインとがマトリクス状に形成
され、前記ゲートバスラインと前記ドレインバスライン
との各交差部付近にそれぞれ薄膜電界効果型トランジス
タが形成され、各々の前記薄膜電界効果型トランジスタ
にはそれぞれ画素電極が接続され、前記画素電極の一部
が絶縁膜を介して前段のゲートバスラインの一部と重畳
して蓄積容量を形成している薄膜電界効果型トランジス
タ素子アレイにおいて、前記画素電極と絶縁膜に形成さ
れたコンタクトホールを介して接続された第２の蓄積容
量電極と、前記ゲートバスラインと、絶縁膜に形成され
コンタクトホールを介して接続され、かつ第２の蓄積容
量電極と画素電極に挟まれた第１の蓄積容量電極とから
なることを特徴とする。
また、第２の発明は、透光性絶縁基板上に、平行な複数
のゲートバスラインと平行な複数のドレインバスライン
とがマトリクス状に形成され、前記ゲートバスラインと
前記ドレインバスラインとの各交差付近にそれぞれ薄膜
電界効果型トランジスタが形成され、各々の前記薄膜電
界効果型トランジスタにはそれぞれ画素電極が接続され
、前記画素電極の一部が絶縁膜を介して前段のゲートバ
スラインの一部と重畳して蓄積容量を形成している薄膜
電界効果型トランジスタ素子アレイにおいて、前記ゲー
トバスラインの隣り合う２本のドレインバスラインに挟
まれた領域に絶縁膜を介して積層され、かつコンタクト
ホールを介して前記ゲートバスラインと電気的に接続さ
れた蓄積容量用電極と、前記ゲートバスラインと前託蓄
積容量用電極とによって挟まれた空間に絶縁膜を介して
一部重ねて形成され、かつ前記薄膜トランジスタと電気
的に接続された透明画素電極とからなる構造を持つ薄膜
電界効果型トランジスタ素子アレイである。
（作用） 本発明の薄膜電界効果型トランジスタ素子アレイによれ
ば、蓄積容量形成部において、画素電極と、蓄積容量電
極と、ゲートバスラインとを絶縁膜を挾み積層構造にす
ることにより、同じ面積でも従来の２〜３倍の容量を得
ることが可能である。
（実施例） 第１図（ａ）は、本発明の第１の実施例による構造を持
つ薄膜電界効果型トランジスタ素子アレイの構造を示す
上部から見た平面図であり、第１図（ｂ）は第１図（ａ
）のＡ−Ａ’断面図である。第１図（ａ）において、１
は金属としてクロムを使用したクロムゲート電極、２は
クロムゲート電極１と同時に形成されるクロムゲートバ
スラインである。４はクロムドレインバスラインであり
、５及び６は４のクロムドレインバスラインと同時に形
成されたクロムドレイン電極及びクロムソース電極であ
る。７はＩＴＯを用いた画素電極である。第１図（ｂ）
において、８ａは酸化シリコン（ＳｉＯ２）を用いた第
１の絶縁膜１２、及び窒化シリコン（ＳＩＮｘ）を用い
た第２の絶縁膜１３に連続して作られたコンタクトホー
ル、８ｂは窒化シリコン（ＳｉＮ工）を用いた第２の絶
縁膜１３及び窒化シリコン（ＳｉＮｘ）を用いた表面保
護膜１４に連続して作られたコンタクトホールである。
９は第２の絶縁膜１３及び表面保護膜１４に挟まれた第
１のクロム蓄積容量電極、１０は第１の絶縁膜１２、第
２の絶縁膜１３に挟まれた第２のクロム蓄積容量電極で
ある。
この構造により蓄積容量を形成することにより、従来の
ものと同じ電極面積で約２倍の蓄積容量値を得ることが
できた。また実際にパネルを作製したところ高画質の表
示が得られた。
本発明によるゲート電極を利用した蓄積容量の他の実施
例の平面図を第２図（ａ）に、第２図（ａ）のＡ−Ａ’
断面図を第２図（ｂ）に示す。この場合には、第３のク
ロム蓄積容量電極１５を第２の蓄積容量電極１０の下に
も延長して配設することにより、第３のクロム蓄積容量
電極１５と第２のクロム蓄積容量電極１０の間にも蓄積
容量を形成し、蓄積容量値の増加を実現している。これ
以外は第１の実施例と同様であるので説明を省略する。
以上の構造で述べたように、本発明による薄膜電界効果
トランジスタ素子アレイは第１図（ａ）ないし第２図（
ｂ）に示したように、蓄積容量の面積を増やすことなく
蓄積容量の値を約２倍以上に増加できる。
更に蓄積容量電極間の絶縁体の厚さを従来の蓄積容量よ
りも薄くできるので、蓄積容量値を更に増加することが
できる。また従来と同じ容量値をより小さい面積で達成
できるため、有効な画素電極の面積が広がり開口率が増
加する。
本実施例においては、画素電極として透明導電膜として
ＩＴＯを用いたが、Ｉｎ２Ｏ３や５ｎ０３も使用できる
。またゲート絶縁膜として、ＳｉＮｘのがわりに５ｉ０
２を用いてもよい。さらにゲートバスライン、ドレイン
バスライン及び蓄積容量電極のクロムのかわりに、Ｔａ
、　ＡＩ、　Ｍｏ、　Ｔｉ等の他の金属を用いることも
可能である。
第３図は、本発明を順スタガ型ＴＦＴアレイに適用した
例であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’
断面図である。第３図（ａ）に示すように、透明なガラ
ス基板１１上にｎ　”−ｐｏｌｙ−８ｉ膜を１５００人
成長し、ドレインバスライン１６、ドレイン電極１７、
ソース電極１８、蓄積容量用電極１９をパターニングす
る。次に、前記ドレイン電極１７、ソース電極１８上に
、その一部が重なるように、ノンドープｐｏｌｙ−８ｉ
膜を５０ＯＡ成長し、パターニングを行い、島状構造を
形成する。更に、全面に５ｉ０２を１０００人成長し、
絶縁膜２０を形成する。次に、前記ソース電極１８上の
絶縁膜２０にコンタクトホールを形成した後、前記絶縁
膜２０上にＩＴＯを５００人成膜してバターニングを行
い、透明画素電極２１を形成する。更に、ＳｉＯ２を１
０００人成膜し絶縁膜２２を形成する。次に、前記蓄積
容量用電極１９上の前記絶縁膜２０および２２にコンタ
クトホールを形成した後、ＡＩを２００ＯＡ成膜してパ
ターニングを行い、ゲート電極およびこれに接続された
ゲートバスライン２３を形成する。
図示するように透明画素電極２１の一部がゲートバスラ
イン２３、蓄積容量用電極１９とオーバーラツプしてお
り、蓄積容量が透明画素電極２１、の上部及び下部に形
成されている。このようにして蓄積容量を形成すること
により、蓄積容量を形成するための領域が狭くて済むた
め、従来法に比べ同じ蓄積容量を形成した場合に、高い
開口率が得られるのである。
ところで、このような蓄積容量用電極の形成はトランジ
スタのソース、ドレイン電極と同一平面上に、同時に形
成することが可能なため、工程が増加することはない。
以上は、順スタガ型ＴＰＴにおいて、前段ゲート線との
間に蓄積容量を形成した例について説明してきたが、逆
スタガ型ＴＰＴ、コプレーナ型ＴＰＴに適用しても、同
様な効果が得られる。
また第４図に示すように蓄積容量を次段ゲート線との間
に形成しても前述したのと同等な効果が得られる。
次に、本発明によって得られる効果について述べる。第
３図（ａ）の平面図に示すようにＴＦＴを順スタガ型と
し、画素ピッチ１００□ｍ、配線幅１０μｍ、配線一画
素電極間距離５μｍとした場合について、蓄積容量を形
成しているゲート線の幅を変えた時の蓄積容量の液晶容
量に対する比。と、開口率Ａｐの関係を第５図に示す。
第５図において、点線は第６図に示すように従来法を適
用した場合を示し、実線は本発明を適用した場合を示す
。第５図に示すように、たとえば蓄積容量の液晶容量に
対する比αを４とした場合の開口率は、従来法では５６
％となるのに対し、本発明では６１％とすることができ
、同じ蓄積容量を形成した時に、開口率を大きくするこ
とができることがわかる。
（発明の効果） 以上述べてきたように、本発明の薄膜電界効果型トラン
ジスタアレイによれば、ゲートバスラインを用いて蓄積
容量を形成でき、がっ蓄積容量部の面積の低減が図れる
ので表示品質の低下をもたらすことの無い、開口率のよ
り大きなデイスプレィを実現できる。
【図面の簡単な説明】
第１図（ａ）は本発明による薄膜電界トランジスタ素子
アレイの一実施例を示す平面図、第１図（ｂ）は第１図
（ａ）の蓄積容量部を示す断面図、第２図（ａ）は従来
の薄膜電界トランジスタ素子アレイの構造を示す平面図
、第２図（ｂ）は第２図（ａ）の蓄積容量部を示す断面
図、第３図（ａ）は本発明による薄膜電界トランジスタ
素子アレイの他の実施例を示す平面図、第３図（ｂ）は
第３図（ａ）の蓄積容量部を示す平面図、第４図は本発
明の実施例を示す平面図、第５図は本発明の詳細な説明
するための図、第６図（ａ）、（ｂ）は従来例の平面図
および断面図である。 図において １・・・ゲート電極、２・・・クロムゲートバスライン
、４・・・クロムドレインバスライン、５・・佼ロムド
レイン電極、６１９．クロムソース電極、７・・・ＩＴ
Ｏ画素電極、８ａ・・・第１のコンタクトホール、８ｂ
・・・第２のコンタクトホール、８ｃ・・・第３のコン
タクトホール、９・・・第１のクロム蓄積容量電極、１
０・・・第２のクロム蓄積容量電極、１１・・・ガラス
基板、１２・・・第１のゲート絶縁膜、１３・・・第２
のゲート絶縁膜、１４・・・表面保護膜、１５・・・第
３のクロム蓄積容量電極、１６・・・ドレインバスライ
ン、１７・・・ドレイン電極、１８・・・ソース電極、
１９・・・蓄積容量電極、２０・・・絶縁膜１．２１・
・・透明画素電極、２２・・・絶縁膜２．２３・・・ゲ
ートバスラインである。

Claims (2)

    【特許請求の範囲】
  1. （１）透光性絶縁基板上に、平行な複数のゲートバスラ
    インと平行な複数のドレインバスラインとがマトリクス
    状に形成され、前記ゲートバスラインと前記ドレインバ
    スラインとの各交差部付近にそれぞれ薄膜電界効果型ト
    ランジスタが形成され、各々の前記薄膜電界効果型トラ
    ンジスタにはそれぞれ画素電極が接続され、前記画素電
    極の一部が絶縁膜を介して前段のゲートバスラインの一
    部と重畳して蓄積容量を形成している薄膜電界効果型ト
    ランジスタ素子アレイにおいて、前記画素電極と絶縁膜
    に形成されたコンタクトホールを介して接続された第２
    の蓄積容量電極と、前記ゲートバスラインと、絶縁膜に
    形成されたコンタクトホールを介して接続され、かつ第
    ２の蓄積容量電極と画素電極に挟まれた第１の蓄積容量
    電極とからなることを特徴とする薄膜電界効果型トラン
    ジスタ素子アレイ。
  2. （２）透光性絶縁基板上に、平行な複数のゲートバスラ
    インと平行な複数のドレインバスラインとがマトリクス
    状に形成され、前記ゲートバスラインと前記ドレインバ
    スラインとの各交差部付近にそれぞれ薄膜電界効果型ト
    ランジスタが形成され、各々の前記薄膜電界効果型トラ
    ンジスタにはそれぞれ画素電極が接続され、前記画素電
    極の一部が絶縁膜を介して前段のゲートバスラインの一
    部と重畳して蓄積容量を形成している薄膜電界効果型ト
    ランジスタ素子アレイにおいて、前記ゲートバスライン
    の隣り合う２本のドレインバスラインに挟まれた領域に
    絶縁膜を介して積層され、かつコンタクトホールを介し
    て前記ゲートバスラインと電気的に接続された蓄積容量
    用電極と、前記ゲートバスラインと前記蓄積容量用電極
    とによって挟まれた空間に絶縁膜を介して一部重ねて形
    成され、かつ前記薄膜トランジスタと電気的に接続され
    透明画素電極とからなる構造を持つ薄膜電界効果型トラ
    ンジスタ素子アレイ。
JP16590790A 1990-06-25 1990-06-25 薄膜電界効果型トランジスタ素子アレイ Expired - Lifetime JP2616160B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16590790A JP2616160B2 (ja) 1990-06-25 1990-06-25 薄膜電界効果型トランジスタ素子アレイ
EP91110427A EP0464579B1 (en) 1990-06-25 1991-06-25 Thin film field effect transistor array for use in active matrix liquid crystal display
EP95106384A EP0668528B1 (en) 1990-06-25 1991-06-25 Thin film field effect transistor array for use in active matrix liquid crystal display
DE69119977T DE69119977T2 (de) 1990-06-25 1991-06-25 Dünnfilm-Feldeffekt-Transistormatrix zur Verwendung in Flüssigkristallanzeigen mit aktiver Matrix
DE69129274T DE69129274T2 (de) 1990-06-25 1991-06-25 Dünnfilm-Feldeffekt-Transistormatrix zur Verwendung in Flüssigkristallanzeigen mit aktiver Matrix
US07/720,340 US5182661A (en) 1990-06-25 1991-06-25 Thin film field effect transistor array for use in active matrix liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16590790A JP2616160B2 (ja) 1990-06-25 1990-06-25 薄膜電界効果型トランジスタ素子アレイ

Publications (2)

Publication Number Publication Date
JPH0456828A true JPH0456828A (ja) 1992-02-24
JP2616160B2 JP2616160B2 (ja) 1997-06-04

Family

ID=15821272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16590790A Expired - Lifetime JP2616160B2 (ja) 1990-06-25 1990-06-25 薄膜電界効果型トランジスタ素子アレイ

Country Status (4)

Country Link
US (1) US5182661A (ja)
EP (2) EP0464579B1 (ja)
JP (1) JP2616160B2 (ja)
DE (2) DE69129274T2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997012277A1 (fr) * 1995-09-27 1997-04-03 Seiko Epson Corporation Dispositif d'affichage, appareil electronique et procede de fabrication de ce dispositif d'affichage
WO1999028784A1 (en) * 1997-11-28 1999-06-10 Matsushita Electric Industrial Co., Ltd. Reflection-type display device and image device using reflection-type display device
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP2004264463A (ja) * 2003-02-14 2004-09-24 Seiu Kagi Kofun Yugenkoshi 液晶ディスプレイパネル及びその製造方法
US6850303B2 (en) 2000-09-27 2005-02-01 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device having additional storage capacitance
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
JP2007328066A (ja) * 2006-06-07 2007-12-20 Canon Inc 表示装置
JP2010091740A (ja) * 2008-10-07 2010-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2011242786A (ja) * 2011-06-27 2011-12-01 Semiconductor Energy Lab Co Ltd 表示装置及びプロジェクター
JP2013041287A (ja) * 1999-02-23 2013-02-28 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置
JP2013041131A (ja) * 2011-08-17 2013-02-28 Seiko Epson Corp 電気光学装置及び電子機器
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2711015B2 (ja) * 1990-07-25 1998-02-10 三菱電機株式会社 マトリクス形表示装置
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
US5576858A (en) * 1991-10-14 1996-11-19 Hosiden Corporation Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side
DE69318434T2 (de) * 1992-01-30 1998-10-01 Canon Kk Flüssigkristallanzeige
US5285302A (en) * 1992-03-30 1994-02-08 Industrial Technology Research Institute TFT matrix liquid crystal display with compensation capacitance plus TFT stray capacitance constant irrespective of mask misalignment during patterning
JP2907629B2 (ja) * 1992-04-10 1999-06-21 松下電器産業株式会社 液晶表示パネル
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
KR950029830A (ko) 1994-04-19 1995-11-24 가네꼬 히사시 액정 디스플레이 셀
JPH0843860A (ja) * 1994-04-28 1996-02-16 Xerox Corp 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
US5682211A (en) * 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
KR0141774B1 (ko) * 1994-06-17 1998-06-15 구자홍 액정표시장치 및 그 제조방법
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
KR0163933B1 (ko) * 1995-01-27 1999-01-15 김광호 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR0182014B1 (ko) * 1995-08-23 1999-05-01 김광호 액정 표시 장치용 박막트랜지스터 기판
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
US5657101A (en) * 1995-12-15 1997-08-12 Industrial Technology Research Institute LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode
JP2734444B2 (ja) * 1996-03-22 1998-03-30 日本電気株式会社 液晶表示装置
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
KR100207491B1 (ko) * 1996-08-21 1999-07-15 윤종용 액정표시장치 및 그 제조방법
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
US6310669B1 (en) * 1997-05-26 2001-10-30 Mitsubishi Denki Kabushiki Kaisha TFT substrate having connecting line connect to bus lines through different contact holes
US6166796A (en) * 1998-01-21 2000-12-26 Eastman Kodak Company Flat panel display having interconnected patternable conductive traces having piercing pins piercing conductive traces and a light modulating layer
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6278502B1 (en) 1998-09-28 2001-08-21 International Business Machines Corporation Pixel capacitor formed from multiple layers
KR100356832B1 (ko) * 1999-04-23 2002-10-18 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정 표시 장치의 제조방법
JP4402197B2 (ja) * 1999-05-24 2010-01-20 シャープ株式会社 アクティブマトリクス型表示装置
US6448579B1 (en) 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
GB9928353D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Liquid crystal display and method of manufacture
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
KR100361467B1 (ko) * 2000-02-24 2002-11-21 엘지.필립스 엘시디 주식회사 액정표시장치의 박막트랜지스터 기판
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
KR100776509B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP3884625B2 (ja) * 2001-03-14 2007-02-21 シャープ株式会社 液晶表示装置及びその欠陥修復方法
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7009663B2 (en) * 2003-12-17 2006-03-07 Planar Systems, Inc. Integrated optical light sensitive active matrix liquid crystal display
WO2003073159A1 (en) 2002-02-20 2003-09-04 Planar Systems, Inc. Light sensitive display
US7053967B2 (en) 2002-05-23 2006-05-30 Planar Systems, Inc. Light sensitive display
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
US20040141129A1 (en) * 2003-01-17 2004-07-22 Shih-Chang Chang Method and structure of low reflection liquid crystal display unit
US20080084374A1 (en) * 2003-02-20 2008-04-10 Planar Systems, Inc. Light sensitive display
US20080048995A1 (en) * 2003-02-20 2008-02-28 Planar Systems, Inc. Light sensitive display
TWI227031B (en) * 2003-06-20 2005-01-21 Au Optronics Corp A capacitor structure
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
CN1307479C (zh) * 2003-07-10 2007-03-28 友达光电股份有限公司 电容器装置
CN1621923A (zh) * 2003-11-29 2005-06-01 鸿富锦精密工业（深圳）有限公司 存储电容
TWI226712B (en) * 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
US7773139B2 (en) * 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
US20060054889A1 (en) * 2004-09-16 2006-03-16 Jang-Soo Kim Thin film transistor array panel
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
KR101073204B1 (ko) * 2004-12-31 2011-10-12 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동방법
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
US20070109239A1 (en) * 2005-11-14 2007-05-17 Den Boer Willem Integrated light sensitive liquid crystal display
EP1793267B1 (en) 2005-12-02 2012-03-21 Chimei InnoLux Corporation Stacked storage capacitor structure for a LTPS TFT-LCD
US7554619B2 (en) 2005-12-05 2009-06-30 Tpo Displays Corp. Stacked storage capacitor structure for a LTPS TFT-LCD
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI338806B (en) * 2007-09-26 2011-03-11 Au Optronics Corp Liquid crystal display panel, pixel structure for liquid crystal display and liquid crystal display array substrate
JP5437382B2 (ja) * 2009-09-16 2014-03-12 シャープ株式会社 液晶表示装置
TWI424238B (zh) * 2010-10-29 2014-01-21 Au Optronics Corp 畫素結構以及顯示面板
US9310923B2 (en) 2010-12-03 2016-04-12 Apple Inc. Input device for touch sensitive devices
US9329703B2 (en) 2011-06-22 2016-05-03 Apple Inc. Intelligent stylus
US8638320B2 (en) 2011-06-22 2014-01-28 Apple Inc. Stylus orientation detection
US8928635B2 (en) 2011-06-22 2015-01-06 Apple Inc. Active stylus
US9176604B2 (en) 2012-07-27 2015-11-03 Apple Inc. Stylus device
US9652090B2 (en) 2012-07-27 2017-05-16 Apple Inc. Device for digital communication through capacitive coupling
US9557845B2 (en) 2012-07-27 2017-01-31 Apple Inc. Input device for and method of communication with capacitive devices through frequency variation
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US10048775B2 (en) 2013-03-14 2018-08-14 Apple Inc. Stylus detection and demodulation
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2014222592A (ja) * 2013-05-13 2014-11-27 株式会社ジャパンディスプレイ 表示装置
US9939935B2 (en) 2013-07-31 2018-04-10 Apple Inc. Scan engine for touch controller architecture
CN103715207B (zh) * 2013-12-31 2017-11-10 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
US10061449B2 (en) 2014-12-04 2018-08-28 Apple Inc. Coarse scan and targeted active mode scan for touch and stylus
CN105609508B (zh) * 2015-12-22 2019-04-05 昆山国显光电有限公司 Tft背板及其制造方法
US10474277B2 (en) 2016-05-31 2019-11-12 Apple Inc. Position-based stylus communication
CN108957884B (zh) * 2018-07-23 2021-07-27 Tcl华星光电技术有限公司 阵列基板、液晶面板和阵列基板制作方法
US12153764B1 (en) 2020-09-25 2024-11-26 Apple Inc. Stylus with receive architecture for position determination

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236687A (ja) * 1985-08-12 1987-02-17 松下電器産業株式会社 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646277B2 (ja) * 1984-04-27 1994-06-15 セイコー電子工業株式会社 記憶容量内蔵型液晶表示装置
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
US4728175A (en) * 1986-10-09 1988-03-01 Ovonic Imaging Systems, Inc. Liquid crystal display having pixels with auxiliary capacitance
JPH01219824A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
JPH0814669B2 (ja) * 1988-04-20 1996-02-14 シャープ株式会社 マトリクス型表示装置
JPH0272392A (ja) * 1988-09-07 1990-03-12 Hitachi Ltd アクティブマトリクス型表示装置の検査及び修正方法
JPH02124536A (ja) * 1988-11-02 1990-05-11 Hitachi Ltd アクテイブマトリクス基板
US5051570A (en) * 1989-01-20 1991-09-24 Nec Corporation Liquid crystal light valve showing an improved display contrast
KR940005124B1 (ko) * 1989-10-04 1994-06-11 호시덴 가부시기가이샤 액정표시소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236687A (ja) * 1985-08-12 1987-02-17 松下電器産業株式会社 表示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999155A (en) * 1995-09-27 1999-12-07 Seiko Epson Corporation Display device, electronic apparatus and method of manufacturing display device
WO1997012277A1 (fr) * 1995-09-27 1997-04-03 Seiko Epson Corporation Dispositif d'affichage, appareil electronique et procede de fabrication de ce dispositif d'affichage
WO1999028784A1 (en) * 1997-11-28 1999-06-10 Matsushita Electric Industrial Co., Ltd. Reflection-type display device and image device using reflection-type display device
JP2013041287A (ja) * 1999-02-23 2013-02-28 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置
JP2018200467A (ja) * 1999-02-23 2018-12-20 株式会社半導体エネルギー研究所 液晶表示装置
US9910334B2 (en) 1999-02-23 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US9431431B2 (en) 1999-02-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
US6850303B2 (en) 2000-09-27 2005-02-01 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device having additional storage capacitance
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004264463A (ja) * 2003-02-14 2004-09-24 Seiu Kagi Kofun Yugenkoshi 液晶ディスプレイパネル及びその製造方法
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
JP2007328066A (ja) * 2006-06-07 2007-12-20 Canon Inc 表示装置
JP2010091740A (ja) * 2008-10-07 2010-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2011242786A (ja) * 2011-06-27 2011-12-01 Semiconductor Energy Lab Co Ltd 表示装置及びプロジェクター
JP2013041131A (ja) * 2011-08-17 2013-02-28 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
EP0668528B1 (en) 1998-04-15
JP2616160B2 (ja) 1997-06-04
DE69119977T2 (de) 1997-01-30
EP0464579A3 (en) 1992-07-29
US5182661A (en) 1993-01-26
EP0464579B1 (en) 1996-06-05
EP0668528A1 (en) 1995-08-23
DE69119977D1 (de) 1996-07-11
DE69129274D1 (de) 1998-05-20
EP0464579A2 (en) 1992-01-08
DE69129274T2 (de) 1998-11-26

Similar Documents

Publication Publication Date Title
JPH0456828A (ja) 薄膜電界効果型トランジスタ素子アレイ
JP3401589B2 (ja) Ｔｆｔアレイ基板および液晶表示装置
US7209192B2 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP2907629B2 (ja) 液晶表示パネル
JP2001013520A (ja) アクティブマトリックス型液晶表示装置
JPH09269509A (ja) 液晶表示素子及びその製造方法
JP3475266B2 (ja) 液晶表示装置及びその製造方法
JP3279939B2 (ja) 液晶ディスプレイ装置
JPH1031235A (ja) 液晶表示装置
JPH1039328A (ja) 液晶表示装置
JPH07128683A (ja) 薄膜トランジスター集積装置
JPH0830825B2 (ja) アクティブマトリクス表示装置
US20210082971A1 (en) Array substrate, liquid crystal panel and liquid crystal display device
JPH04335617A (ja) アクティブマトリクス基板
JPH1082996A (ja) 液晶表示パネル
US20070146563A1 (en) Liquid crystal display and method of manufacturing thereof
JP3423380B2 (ja) 液晶表示装置
JP4361707B2 (ja) 薄膜トランジスタの液晶表示装置
JP2711020B2 (ja) 液晶表示装置
JP3250005B2 (ja) 薄膜トランジスタアレイ基板
JP3658260B2 (ja) 液晶表示装置
JP3113480B2 (ja) 液晶表示装置
JPH02198430A (ja) 薄膜電界効果型トランジスタ素子アレイ
JPS62296123A (ja) アクテイブマトリツクス型液晶表示装置
JPH0618929A (ja) アクティブマトリクス基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 14