JPH0460335B2 - - Google Patents
Info
- Publication number
- JPH0460335B2 JPH0460335B2 JP58072923A JP7292383A JPH0460335B2 JP H0460335 B2 JPH0460335 B2 JP H0460335B2 JP 58072923 A JP58072923 A JP 58072923A JP 7292383 A JP7292383 A JP 7292383A JP H0460335 B2 JPH0460335 B2 JP H0460335B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- melting point
- point metal
- high melting
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置、特に高融点金属を電極
として用いる半導体装置の製造方法に関するもの
である。
として用いる半導体装置の製造方法に関するもの
である。
従来、半導体装置においては、電極・配線等の
材料としてはアルミニウム（以下「Al」という）
等の低融点金属、モリブデン（以下「Mo」とい
う）、タングステン（以下「Ｗ」という）等の高
融点金属、または多結晶シリコン（以下「poly
Si」という）等の半導体材料が用いられていた。
これらの材料はそれぞれ一長一短を有していた。
即ち、Alは比抵抗が約３×10-6Ω−cmと低い利
点はあるものの、その融点が660℃と低いため通
常1000℃程度の熱処理行程が必要とされる半導体
製造プロセスにAlを導入するには種々の制約が
あつた。一方poly Siは1000℃程度の熱処理にも
耐えうること及び基板として用いるシリコンとの
親和性も大きいことから半導体装置の製造プロセ
スの自由度を大きくとれるという利点をもつてい
る。更にpoly Siを酸化雰囲気で単に熱処理する
のみでpoly Si表面に絶縁性のよいシリコン酸化
膜（以下「SiO2膜」という）を簡単に形成する
ことができ、poly Si及びSiO2膜が共にH2SO4，
HOl，HNO3，H2O2等の各溶液の適当な混合液
での酸洗浄（以下単に「酸洗浄」という）に耐え
られることから素子表面の清浄化が容易に行える
ので、電極・配線等にpoly Siを用いた場合には
半導体装置の製造歩留りがよいという利点があつ
た。しかし、poly Siの比抵抗は金属に比べると
２桁ないし３桁高いので、電極・配線等にpoly
Siを用いた半導体装置では配線抵抗による伝搬遅
延を増大し、高集積化、高速化を実現することは
困難であつた。
材料としてはアルミニウム（以下「Al」という）
等の低融点金属、モリブデン（以下「Mo」とい
う）、タングステン（以下「Ｗ」という）等の高
融点金属、または多結晶シリコン（以下「poly
Si」という）等の半導体材料が用いられていた。
これらの材料はそれぞれ一長一短を有していた。
即ち、Alは比抵抗が約３×10-6Ω−cmと低い利
点はあるものの、その融点が660℃と低いため通
常1000℃程度の熱処理行程が必要とされる半導体
製造プロセスにAlを導入するには種々の制約が
あつた。一方poly Siは1000℃程度の熱処理にも
耐えうること及び基板として用いるシリコンとの
親和性も大きいことから半導体装置の製造プロセ
スの自由度を大きくとれるという利点をもつてい
る。更にpoly Siを酸化雰囲気で単に熱処理する
のみでpoly Si表面に絶縁性のよいシリコン酸化
膜（以下「SiO2膜」という）を簡単に形成する
ことができ、poly Si及びSiO2膜が共にH2SO4，
HOl，HNO3，H2O2等の各溶液の適当な混合液
での酸洗浄（以下単に「酸洗浄」という）に耐え
られることから素子表面の清浄化が容易に行える
ので、電極・配線等にpoly Siを用いた場合には
半導体装置の製造歩留りがよいという利点があつ
た。しかし、poly Siの比抵抗は金属に比べると
２桁ないし３桁高いので、電極・配線等にpoly
Siを用いた半導体装置では配線抵抗による伝搬遅
延を増大し、高集積化、高速化を実現することは
困難であつた。
これらに対して、高融点金属、例えばMoは融
点が約2600℃と高く、1000℃程度の熱処理に耐え
うることからMoを電極・配線等に用いると半導
体装置の製造プロセスの自由度を大きくでき、高
融点金属は比抵抗も小さいことから半導体装置の
高速化には適している。このことから高融点金属
を備えた半導体装置は脚光を浴びてきた。しか
し、poly Siに比べ高融点金属の場合には、その
表面にシリコンの熱酸化膜のように安定で良質な
絶縁層を備えた構造の半導体装置及びそれを簡単
に製造する方法が実現されていなかつたため、高
融点金属を電極・配線等に用いた半導体装置は半
導体技術の主流には今までなり得なかつた。
点が約2600℃と高く、1000℃程度の熱処理に耐え
うることからMoを電極・配線等に用いると半導
体装置の製造プロセスの自由度を大きくでき、高
融点金属は比抵抗も小さいことから半導体装置の
高速化には適している。このことから高融点金属
を備えた半導体装置は脚光を浴びてきた。しか
し、poly Siに比べ高融点金属の場合には、その
表面にシリコンの熱酸化膜のように安定で良質な
絶縁層を備えた構造の半導体装置及びそれを簡単
に製造する方法が実現されていなかつたため、高
融点金属を電極・配線等に用いた半導体装置は半
導体技術の主流には今までなり得なかつた。
本出願人は上記問題を解決する方法として、高
融点金属の表面に安定で良質な絶縁層を備えた構
造の半導体装置を製造する方法を既に出願した
（特願昭57−51383号）。すなわち、基体上に設け
られた高融点金属層上に高融点金属酸化物層、シ
リコン層及びシリコン酸化膜を順次積層し、この
基体を水素を含む雰囲気中で熱処理することで、
高融点金属層とシリコン層との間に内部シリコン
酸化膜を形成するものである。
融点金属の表面に安定で良質な絶縁層を備えた構
造の半導体装置を製造する方法を既に出願した
（特願昭57−51383号）。すなわち、基体上に設け
られた高融点金属層上に高融点金属酸化物層、シ
リコン層及びシリコン酸化膜を順次積層し、この
基体を水素を含む雰囲気中で熱処理することで、
高融点金属層とシリコン層との間に内部シリコン
酸化膜を形成するものである。
第１図に上記方法の行程を示す。第１−Ａ図は
基板２上に絶縁層３が形成されてなる基体１に高
融点金属層４を形成する工程、第１−Ｂ図は高融
点金属酸化物層２０の形成工程、第１−Ｃ図はシ
リコン層６の形成工程、第１−Ｄ図はシリコン酸
化膜５れい形成工程、第１−Ｅ図は水素雰囲気中
の熱処理工程で高融点金属酸化物層２０が内部シ
リコン酸化膜５に変化したことを示すものであ
る。次に上述の内部シリコン酸化膜形成工程での
構造の変化を第２図に示すオージエ電子分光法の
測定結果に基づいて説明する。第２−Ａ図は内部
シリコン酸化膜形成前、即ち第１−Ｄ図の構造に
ついて、第２−Ｂ図は水素雰囲気中の熱処理工程
後（900℃，10分）、第２−Ｃ図はさらに熱処理し
た後（900℃，30分）の構造について、表面から
基板方向への構成元素の深さ方向分布をそれぞれ
示している。poly Si層の厚さは約1100Åである。
横軸は試料をスパツタエツチングした時間で、表
面からの深さに対応している。ａ，ｂ，ｃはそれ
ぞれ、シリコン、酸素、Moを示す曲線である。
第２−Ｂ図を第２−Ａ図と比較してみると、熱処
理前はpoly SiとMoの界面にひとつのピークだつ
た０信号が、ふたつのピークをもつている。poly
Si側のピークが内部シリコン酸化膜に対応し、残
りのピークがMoO2層に対応している。第２−Ｃ
図ではMoO2層はなくなり、poly Si層とMoの界
面に内部シリコン酸化膜が形成される。poly Si
層の厚みに注目すると熱処理するにつれてだんだ
ん薄くなつている。即ち、水素雰囲気中で熱処理
するのに従いMoO2は徐々に還元されかつpoly
SiはMo側から徐々に酸化される。
基板２上に絶縁層３が形成されてなる基体１に高
融点金属層４を形成する工程、第１−Ｂ図は高融
点金属酸化物層２０の形成工程、第１−Ｃ図はシ
リコン層６の形成工程、第１−Ｄ図はシリコン酸
化膜５れい形成工程、第１−Ｅ図は水素雰囲気中
の熱処理工程で高融点金属酸化物層２０が内部シ
リコン酸化膜５に変化したことを示すものであ
る。次に上述の内部シリコン酸化膜形成工程での
構造の変化を第２図に示すオージエ電子分光法の
測定結果に基づいて説明する。第２−Ａ図は内部
シリコン酸化膜形成前、即ち第１−Ｄ図の構造に
ついて、第２−Ｂ図は水素雰囲気中の熱処理工程
後（900℃，10分）、第２−Ｃ図はさらに熱処理し
た後（900℃，30分）の構造について、表面から
基板方向への構成元素の深さ方向分布をそれぞれ
示している。poly Si層の厚さは約1100Åである。
横軸は試料をスパツタエツチングした時間で、表
面からの深さに対応している。ａ，ｂ，ｃはそれ
ぞれ、シリコン、酸素、Moを示す曲線である。
第２−Ｂ図を第２−Ａ図と比較してみると、熱処
理前はpoly SiとMoの界面にひとつのピークだつ
た０信号が、ふたつのピークをもつている。poly
Si側のピークが内部シリコン酸化膜に対応し、残
りのピークがMoO2層に対応している。第２−Ｃ
図ではMoO2層はなくなり、poly Si層とMoの界
面に内部シリコン酸化膜が形成される。poly Si
層の厚みに注目すると熱処理するにつれてだんだ
ん薄くなつている。即ち、水素雰囲気中で熱処理
するのに従いMoO2は徐々に還元されかつpoly
SiはMo側から徐々に酸化される。
第３図は内部酸化法の酸化特性を、バーニング
酸化法（H2：O2＝１：１）及び通常の熱酸化法
（以後「ドライ酸化法」という）の酸化特性と比
較したものである。●は内部酸化法を、○はバー
ニング酸化法を、×印はドライ酸化法を示してい
る。酸化温度はすべて900℃であり、poly Si層の
膜厚は約1900Åである。内部酸化法の酸化速度は
ドライ酸化法の酸化速度より大きく、バーニング
酸化法の酸化速度はほぼ一致している。内部酸化
法において酸化速度のプロセスパラメータとして
は熱処理温度、熱処理時の水素分圧、poly Siの
膜厚等がある。poly Si層の膜厚が厚くなる程、
酸化速度は小さくなる傾向をもつが、いずれにし
ろpoly Si層の膜厚が1000−3200Åの範囲ではド
ライ酸化法よりはかなり速かつた。
酸化法（H2：O2＝１：１）及び通常の熱酸化法
（以後「ドライ酸化法」という）の酸化特性と比
較したものである。●は内部酸化法を、○はバー
ニング酸化法を、×印はドライ酸化法を示してい
る。酸化温度はすべて900℃であり、poly Si層の
膜厚は約1900Åである。内部酸化法の酸化速度は
ドライ酸化法の酸化速度より大きく、バーニング
酸化法の酸化速度はほぼ一致している。内部酸化
法において酸化速度のプロセスパラメータとして
は熱処理温度、熱処理時の水素分圧、poly Siの
膜厚等がある。poly Si層の膜厚が厚くなる程、
酸化速度は小さくなる傾向をもつが、いずれにし
ろpoly Si層の膜厚が1000−3200Åの範囲ではド
ライ酸化法よりはかなり速かつた。
B.E. Deal等のSiの酸化の理論によれば、酸化
速度を決める要因は酸化剤の酸化膜中の拡散速
度、酸化膜表面の酸化剤の濃度、酸化膜とSi界面
での反応係数等いくつかあるが、ドライ酸化法と
バーニング酸化法の酸化速度の違いは主に酸化剤
の酸化膜中の拡散速度の差による。従つて第３図
は内部酸化法における酸化剤がH2Ｏであること
を示しているものと思われる。つまりMoO2の還
元反応 MoO2＋2H2→Mo＋2H2Ｏ で生成されたH2Ｏによつてpoly Siが酸化されて
いると考えることができる。ここでシリコン層の
表面に形成されたSiO2層でなるキヤツプ層（以
下「キヤツプ層」という）はシリコン層のピンホ
ールや結晶性の悪い部分を通して酸化剤である
H2Ｏが抜けていくのを防ぐ役目を果していると
思われる。
速度を決める要因は酸化剤の酸化膜中の拡散速
度、酸化膜表面の酸化剤の濃度、酸化膜とSi界面
での反応係数等いくつかあるが、ドライ酸化法と
バーニング酸化法の酸化速度の違いは主に酸化剤
の酸化膜中の拡散速度の差による。従つて第３図
は内部酸化法における酸化剤がH2Ｏであること
を示しているものと思われる。つまりMoO2の還
元反応 MoO2＋2H2→Mo＋2H2Ｏ で生成されたH2Ｏによつてpoly Siが酸化されて
いると考えることができる。ここでシリコン層の
表面に形成されたSiO2層でなるキヤツプ層（以
下「キヤツプ層」という）はシリコン層のピンホ
ールや結晶性の悪い部分を通して酸化剤である
H2Ｏが抜けていくのを防ぐ役目を果していると
思われる。
上記方法を用いると高融点金属層の表面上のみ
に通常のシリコンの熱酸化膜と同等の膜質の内部
シリコン酸化膜を選択的に簡単に形成できる。こ
れに関連して他に次のように種々の効果を得るこ
とができる。
に通常のシリコンの熱酸化膜と同等の膜質の内部
シリコン酸化膜を選択的に簡単に形成できる。こ
れに関連して他に次のように種々の効果を得るこ
とができる。
(1) 内部シリコン酸化膜は絶縁性がすぐれてお
り、高融点金属層とシリコン層との間の絶縁特
性がよい半導体装置を簡単に製造できる。
り、高融点金属層とシリコン層との間の絶縁特
性がよい半導体装置を簡単に製造できる。
(2) 内部シリコン酸化膜はむらなく一様に形成さ
れオーバーハング状にはならないので、短絡及
び断線の少ない半導体装置を高歩留りで製造で
きる。
れオーバーハング状にはならないので、短絡及
び断線の少ない半導体装置を高歩留りで製造で
きる。
(3) 内部シリコン酸化膜を層間絶縁膜として利用
しシリコン層と高融点金属層を配線として利用
することにより、多層配線構造を簡単に実現で
きる。
しシリコン層と高融点金属層を配線として利用
することにより、多層配線構造を簡単に実現で
きる。
(4) 内部シリコン酸化膜は薄くても良好な絶縁特
性を有するため段差部の側面を覆う絶縁層の厚
さが少なくてすみ、半導体装置の高密度化を図
ることができる。
性を有するため段差部の側面を覆う絶縁層の厚
さが少なくてすみ、半導体装置の高密度化を図
ることができる。
(5) 内部シリコン酸化膜又は高融点金属酸化物層
を一旦外部にさらす工程を製造プロセスの途中
で採用する場合には、素子の酸洗浄が可能とな
り素子の清浄化が容易になり製造歩留りを向上
できると共に、製造装置の汚染軽減が図れる。
を一旦外部にさらす工程を製造プロセスの途中
で採用する場合には、素子の酸洗浄が可能とな
り素子の清浄化が容易になり製造歩留りを向上
できると共に、製造装置の汚染軽減が図れる。
しかしながら、上記方法の検討を進めた結果下
記の点が明らかになつた。
記の点が明らかになつた。
第１−Ｄ図の工程においてSiO2膜を形成する
方法としてシリコン層の表面を酸化する方法を用
いるとクレータ状の欠陥が発生する。その大きさ
は直径20〜数100μｍであり、その密度はおよそ
70〜100個／cm2である。第４図に欠陥の光学顕微
鏡写真を示す。クレータ状の欠陥が発生するのは
シリコン膜のピンホールあるいは結晶性の悪い部
分を通して酸素が侵入しMoO3を生成し、これが
昇華したためと考えられる。
方法としてシリコン層の表面を酸化する方法を用
いるとクレータ状の欠陥が発生する。その大きさ
は直径20〜数100μｍであり、その密度はおよそ
70〜100個／cm2である。第４図に欠陥の光学顕微
鏡写真を示す。クレータ状の欠陥が発生するのは
シリコン膜のピンホールあるいは結晶性の悪い部
分を通して酸素が侵入しMoO3を生成し、これが
昇華したためと考えられる。
このようなクレータ状の欠陥が発生すると、第
１−Ｄ図の工程に続いて水素雰囲気中で熱処理を
行い内部シリコン酸化膜を形成した場合、クレー
タ状の欠陥が内部シリコン酸化膜のリークの原因
となり、半導体装置の歩留りを下げる原因となる
欠点があつた。
１−Ｄ図の工程に続いて水素雰囲気中で熱処理を
行い内部シリコン酸化膜を形成した場合、クレー
タ状の欠陥が内部シリコン酸化膜のリークの原因
となり、半導体装置の歩留りを下げる原因となる
欠点があつた。
本発明は、高融点金属層の表面にだけ選択的に
シリコン酸化膜を形成する半導体装置の製造方法
において、シリコン層の表面にクレータ状の欠陥
を誘起させずに内部シリコン酸化膜を形成するこ
とを特徴とし、その目的は内部シリコン酸化膜の
膜質を向上させることにある。
シリコン酸化膜を形成する半導体装置の製造方法
において、シリコン層の表面にクレータ状の欠陥
を誘起させずに内部シリコン酸化膜を形成するこ
とを特徴とし、その目的は内部シリコン酸化膜の
膜質を向上させることにある。
すなわち、本出願人は上記クレータ状の欠陥の
原因となるMoO3が生成しない条件でキヤツプ層
を形成するためには、キヤツプ層を酸素を含まな
い非金属化合物層で形成することであるとの知験
に基づき、以下に示す改善をなしたものである。
本発明に係る半導体装置の製造方法の代表的な態
様は、絶縁層を備えた基板から成る基体上に高融
点金属層を形成する工程と、前記高融点金属層の
表面に高融点金属酸化物層を形成する工程と前記
高融点金属酸化物層上にシリコン層を形成する工
程と、前記シリコン層上に酸素を含まない非金属
化合物層を形成する工程と、前記高融点金属層、
前記高融点金属酸化物層、前記シリコン層及び前
記非金属化合物層を有する基体を水素を含む雰囲
気中で熱処理し前記高融点金属層と前記シリコン
層との間に内部シリコン酸化膜を形成する工程と
を含むことを特徴とする。
原因となるMoO3が生成しない条件でキヤツプ層
を形成するためには、キヤツプ層を酸素を含まな
い非金属化合物層で形成することであるとの知験
に基づき、以下に示す改善をなしたものである。
本発明に係る半導体装置の製造方法の代表的な態
様は、絶縁層を備えた基板から成る基体上に高融
点金属層を形成する工程と、前記高融点金属層の
表面に高融点金属酸化物層を形成する工程と前記
高融点金属酸化物層上にシリコン層を形成する工
程と、前記シリコン層上に酸素を含まない非金属
化合物層を形成する工程と、前記高融点金属層、
前記高融点金属酸化物層、前記シリコン層及び前
記非金属化合物層を有する基体を水素を含む雰囲
気中で熱処理し前記高融点金属層と前記シリコン
層との間に内部シリコン酸化膜を形成する工程と
を含むことを特徴とする。
以下本発明に係る半導体装置の製造方法を実施
例に基づいて詳細に説明する。
例に基づいて詳細に説明する。
第５図は本発明の一実施例である。単結晶シリ
コン基板１２とこの上に絶縁層１３として例えば
厚さ500Åのシリコン酸化膜を備えた構造から成
る基体１１上に高融点金属層１４を形成し第５−
Ａ図の構造を得る。ここでは高融点金属層１４と
して用いる材料としては、低抵抗で耐熱性が高く
その材料の酸化物が水素を含む雰囲気中で熱処理
することにより容易に還元されるものであること
が必要であり、例えばMo，Ｗ，Ta，Ti等があ
る。本実施例では以下Moを例に挙げて詳細に説
明する。第５−Ａ図の高融点金属層１４はスパツ
タ法で形成した厚さ約3000ÅのMoである。
コン基板１２とこの上に絶縁層１３として例えば
厚さ500Åのシリコン酸化膜を備えた構造から成
る基体１１上に高融点金属層１４を形成し第５−
Ａ図の構造を得る。ここでは高融点金属層１４と
して用いる材料としては、低抵抗で耐熱性が高く
その材料の酸化物が水素を含む雰囲気中で熱処理
することにより容易に還元されるものであること
が必要であり、例えばMo，Ｗ，Ta，Ti等があ
る。本実施例では以下Moを例に挙げて詳細に説
明する。第５−Ａ図の高融点金属層１４はスパツ
タ法で形成した厚さ約3000ÅのMoである。
次に高融点金属層１４の表面を酸化して高融点
金属酸化物層２１を形成し第５−Ｂ図の構造を得
る。高融点金属層１４としてMoを用いた場合に
一般に安定に得られるMoの酸化物としては二酸
化モリブデン（以下「MoO2」という）と三酸化
モリブデン（以下「MoO3」という）とがある。
MoO3はMoを酸素を含む雰囲気中で低温熱処理
して容易に得られるが、このMoO3は約800℃以
上の高温になると昇華し始める。このため高融点
金属酸化物層２１としてMoO3を用いた場合には
後の工程での熱処理によりMoO3の剥離等がおこ
つてしまい不都合である。従つて高融点酸化物層
２１としては融点が約1900℃と高く高温で安定な
MoO2を用いる必要がある。本実施例ではMoを
備えた基体を酸素雰囲気中で390℃の温度で15分
間熱処理しMoO3をMo上に形成した後、窒素雰
囲気中で700℃の温度で30分間熱処理しMoの表
面に約700Åの厚さのMoO2を形成した。この方
法で得られたMoの酸化物がMoO2であることは
Ｘ線回折と電子回折により確認した。
金属酸化物層２１を形成し第５−Ｂ図の構造を得
る。高融点金属層１４としてMoを用いた場合に
一般に安定に得られるMoの酸化物としては二酸
化モリブデン（以下「MoO2」という）と三酸化
モリブデン（以下「MoO3」という）とがある。
MoO3はMoを酸素を含む雰囲気中で低温熱処理
して容易に得られるが、このMoO3は約800℃以
上の高温になると昇華し始める。このため高融点
金属酸化物層２１としてMoO3を用いた場合には
後の工程での熱処理によりMoO3の剥離等がおこ
つてしまい不都合である。従つて高融点酸化物層
２１としては融点が約1900℃と高く高温で安定な
MoO2を用いる必要がある。本実施例ではMoを
備えた基体を酸素雰囲気中で390℃の温度で15分
間熱処理しMoO3をMo上に形成した後、窒素雰
囲気中で700℃の温度で30分間熱処理しMoの表
面に約700Åの厚さのMoO2を形成した。この方
法で得られたMoの酸化物がMoO2であることは
Ｘ線回折と電子回折により確認した。
次に高融点金属酸化物層の上にシリコン層１６
を形成し第５−Ｃ図の構造を得る。本実施例では
電子ビーム蒸着法によりpoly Siを3200Åの厚さ
に形成した。シリコン層として用いるpoly Siの
形成には他の形成法、例えばCVD法等を用いて
もよく形成時に不純物を添加してもよい。
を形成し第５−Ｃ図の構造を得る。本実施例では
電子ビーム蒸着法によりpoly Siを3200Åの厚さ
に形成した。シリコン層として用いるpoly Siの
形成には他の形成法、例えばCVD法等を用いて
もよく形成時に不純物を添加してもよい。
次にシリコン層１６の上にキヤツプ層５１を形
成し第５−Ｄ図の構造を得る。
成し第５−Ｄ図の構造を得る。
次に第５−Ｄ図の構造のものを水素雰囲気また
は水素を含む不活性ガス（例えばアルゴンガス）
雰囲気中で熱処理することにより高融点酸化物層
を還元し同時にシリコン層１６を内部、即ち高融
点金属層１４側から酸化して高融点金属層とシリ
コン層１６との間に内部シリコン酸化膜１５を形
成し第５−Ｅ図の構造を得る。このとき内部シリ
コン酸化膜１５は高融点金属層１４の全表面に形
成される。本実施例においては、水素雰囲気中で
900℃の温度で30分間の熱処理を行いMoO2を還
元しMoとし、同時に内部シリコン酸化膜１５を
形成した。上記の例では900℃・30分の熱処理を
行つているが、この熱処理条件は高融点金属酸化
物層の還元と同時にシリコン層１６が内部から酸
化される条件であればよく、800℃程度の熱処理
温度であつてもかまわない。
は水素を含む不活性ガス（例えばアルゴンガス）
雰囲気中で熱処理することにより高融点酸化物層
を還元し同時にシリコン層１６を内部、即ち高融
点金属層１４側から酸化して高融点金属層とシリ
コン層１６との間に内部シリコン酸化膜１５を形
成し第５−Ｅ図の構造を得る。このとき内部シリ
コン酸化膜１５は高融点金属層１４の全表面に形
成される。本実施例においては、水素雰囲気中で
900℃の温度で30分間の熱処理を行いMoO2を還
元しMoとし、同時に内部シリコン酸化膜１５を
形成した。上記の例では900℃・30分の熱処理を
行つているが、この熱処理条件は高融点金属酸化
物層の還元と同時にシリコン層１６が内部から酸
化される条件であればよく、800℃程度の熱処理
温度であつてもかまわない。
次に本発明の具体的な実施例について説明す
る。本実施例ではキヤツプ層としてプラズマ窒化
膜を用いた。第５−Ｃ図の工程で約1000Åのpoly
Si層を形成した後、プラズマ窒化膜を基板温度：
350℃、ガス圧：1.28Torrで５％のAr希釈のSiH4
ガスを600c.c.／分、アンモニアガスを50c.c.／分流
した雰囲気中で約330Åの厚さに形成した。次に
密着性を向上させるためにさらにpoly Si層を約
2000Åの厚さに形成した後、水素雰囲気中で900
℃の温度で30分間熱処理した。第６図はプラズマ
窒化膜のキヤツプ層をもつ試料を水素雰囲気熱処
理した後の構造をオージエ電子分光法で測定した
ものである。poly SiとMoの界面に内部シリコン
酸化膜が形成されているのがわかる。従つてキヤ
ツプ層としてプラズマ窒化膜を用いて、試料表面
に欠陥を発生させることなく内部シリコン酸化膜
を形成できる。尚本実施例では窒化膜の形成法と
してプラズマ法を用いたが、酸素が存在しない非
金属化合物層でキヤツプ層を形成すれば良いの
で、他の方法、例えばCVD法でも直接熱窒化し
てもよいことは言うまでもない。さらに窒化膜以
外にも酸素を含まない非金属化合物膜を用いても
膜形時の温度条件を限定することなく、良質の内
部酸化膜が得られることは勿論である。なお、キ
ヤツプ層形成時の雰囲気について述べるならば、
本出願人はMoO3を形成せずMoO2だけを形成す
る条件としては酸素濃度が１％以下であれば良い
ことを既に提案している（特願昭57−40109）。こ
れより、本発明の実施例においても、略々上記し
た条件の酸素濃度の条件が必要となる。
る。本実施例ではキヤツプ層としてプラズマ窒化
膜を用いた。第５−Ｃ図の工程で約1000Åのpoly
Si層を形成した後、プラズマ窒化膜を基板温度：
350℃、ガス圧：1.28Torrで５％のAr希釈のSiH4
ガスを600c.c.／分、アンモニアガスを50c.c.／分流
した雰囲気中で約330Åの厚さに形成した。次に
密着性を向上させるためにさらにpoly Si層を約
2000Åの厚さに形成した後、水素雰囲気中で900
℃の温度で30分間熱処理した。第６図はプラズマ
窒化膜のキヤツプ層をもつ試料を水素雰囲気熱処
理した後の構造をオージエ電子分光法で測定した
ものである。poly SiとMoの界面に内部シリコン
酸化膜が形成されているのがわかる。従つてキヤ
ツプ層としてプラズマ窒化膜を用いて、試料表面
に欠陥を発生させることなく内部シリコン酸化膜
を形成できる。尚本実施例では窒化膜の形成法と
してプラズマ法を用いたが、酸素が存在しない非
金属化合物層でキヤツプ層を形成すれば良いの
で、他の方法、例えばCVD法でも直接熱窒化し
てもよいことは言うまでもない。さらに窒化膜以
外にも酸素を含まない非金属化合物膜を用いても
膜形時の温度条件を限定することなく、良質の内
部酸化膜が得られることは勿論である。なお、キ
ヤツプ層形成時の雰囲気について述べるならば、
本出願人はMoO3を形成せずMoO2だけを形成す
る条件としては酸素濃度が１％以下であれば良い
ことを既に提案している（特願昭57−40109）。こ
れより、本発明の実施例においても、略々上記し
た条件の酸素濃度の条件が必要となる。
さらにpoly Si層に発生する応力について注目
すると、表面にキヤツプ層としてpoly Siよりも
熱膨張係数の小さなもの（Si3N4等）を形成する
とpoly Si層の応力は緩和する方向になる。これ
は熱膨張係数がMo＞poly Si＞キヤツプ層と小さ
くなつているためである。従つて、キヤツプ層の
応力緩和の効果がpoly Si層にクラツクの発生を
防止する働きを生じさせ、その結果として酸化剤
であるH2Ｏが抜けて行くのを防いでいる点も欠
陥が発生しないことに寄与しているものと考えら
れる。
すると、表面にキヤツプ層としてpoly Siよりも
熱膨張係数の小さなもの（Si3N4等）を形成する
とpoly Si層の応力は緩和する方向になる。これ
は熱膨張係数がMo＞poly Si＞キヤツプ層と小さ
くなつているためである。従つて、キヤツプ層の
応力緩和の効果がpoly Si層にクラツクの発生を
防止する働きを生じさせ、その結果として酸化剤
であるH2Ｏが抜けて行くのを防いでいる点も欠
陥が発生しないことに寄与しているものと考えら
れる。
以上説明したように、本発明を用いると高融点
金属層の表面上のみに内部シリコン酸化膜を選択
的に形成する際、キヤツプ層の形成に伴なう欠陥
の発生を解決できる。従つて次のような効果を得
ることができる。
金属層の表面上のみに内部シリコン酸化膜を選択
的に形成する際、キヤツプ層の形成に伴なう欠陥
の発生を解決できる。従つて次のような効果を得
ることができる。
(1) キヤツプ層の形成に伴なう欠陥がなくなれ
ば、内部シリコン酸化膜のリーク電流の減少、
絶縁耐圧の増大を招くので膜質を向上できる。
ば、内部シリコン酸化膜のリーク電流の減少、
絶縁耐圧の増大を招くので膜質を向上できる。
(2) キヤツプ層の形成に伴なう欠陥がなくなる
分、半導体装置を高歩留りで製造できる。
分、半導体装置を高歩留りで製造できる。
第１−Ａ図〜第１−Ｅ図は本出願人が提案した
内部酸化法に係る半導体装置の製造方法の工程を
示す図、第２図は本出願人が提案した製造方法で
製造された半導体装置をオージエ電子分光測定し
求めた構成元素の深さ方向分布を示す図、第３図
は「内部酸化法」における酸化特性、第４図は本
出願人が提案した製造方法による製造方法で製造
された半導体装置の表面の光学顕微鏡写真、第５
−Ａ図〜第５−Ｅ図は本発明に係る製造方法の各
工程を示す断面図、第６図は本発明に係る製造方
法で製造された半導体装置をオージエ電子分光測
定し求めた構成元素の深さ方向分布を示す図であ
る。 １，１１……基体、２，１２……基板、３，１
３……絶縁層、４，１４……高融点金属層、５，
１５……内部シリコン酸化膜、６，１６……シリ
コン層、２０，２１……高融点金属酸化物層、５
０……シリコン酸化膜、５１……キヤツプ層。
内部酸化法に係る半導体装置の製造方法の工程を
示す図、第２図は本出願人が提案した製造方法で
製造された半導体装置をオージエ電子分光測定し
求めた構成元素の深さ方向分布を示す図、第３図
は「内部酸化法」における酸化特性、第４図は本
出願人が提案した製造方法による製造方法で製造
された半導体装置の表面の光学顕微鏡写真、第５
−Ａ図〜第５−Ｅ図は本発明に係る製造方法の各
工程を示す断面図、第６図は本発明に係る製造方
法で製造された半導体装置をオージエ電子分光測
定し求めた構成元素の深さ方向分布を示す図であ
る。 １，１１……基体、２，１２……基板、３，１
３……絶縁層、４，１４……高融点金属層、５，
１５……内部シリコン酸化膜、６，１６……シリ
コン層、２０，２１……高融点金属酸化物層、５
０……シリコン酸化膜、５１……キヤツプ層。
Claims (1)
- １ 基体上に設けられた高融点金属層の表面に高
融点金属酸化物層を形成する工程と、前記高融点
金属酸化物層上にシリコン層を形成する工程と、
前記シリコン層の表面に酸素を含まない非金属化
合物層を堆積させる工程と、前記高融点金属層、
前記高融点金属酸化物層、前記シリコン層及び前
記非金属化合物層を有する基体を水素を含む雰囲
気中で熱処理し前記高融点金属層と前記シリコン
層との間に内部シリコン酸化膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072923A JPS59200417A (ja) | 1983-04-27 | 1983-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072923A JPS59200417A (ja) | 1983-04-27 | 1983-04-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59200417A JPS59200417A (ja) | 1984-11-13 |
| JPH0460335B2 true JPH0460335B2 (ja) | 1992-09-25 |
Family
ID=13503354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072923A Granted JPS59200417A (ja) | 1983-04-27 | 1983-04-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200417A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752727B2 (ja) * | 1986-02-06 | 1995-06-05 | 日本電信電話株式会社 | 半導体装置の製法 |
| FR2922364B1 (fr) * | 2007-10-12 | 2014-08-22 | Saint Gobain | Procede de fabrication d'une electrode en oxyde de molybdene |
| WO2022179680A1 (en) * | 2021-02-24 | 2022-09-01 | Imec Vzw | A method for etching molybdenum |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2745543B2 (ja) * | 1988-07-05 | 1998-04-28 | ブラザー工業株式会社 | 画像形成装置 |
-
1983
- 1983-04-27 JP JP58072923A patent/JPS59200417A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59200417A (ja) | 1984-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| US5236869A (en) | Method of producing semiconductor device | |
| JP3337876B2 (ja) | 半導体装置の製造方法 | |
| JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
| JPH088347B2 (ja) | 室温で生成しうる銅−半導体複合体及びその形成方法 | |
| JPH04234149A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JPH0460335B2 (ja) | ||
| JPH0464226A (ja) | 金属フッ化膜を備えた電子装置 | |
| KR100287266B1 (ko) | 실리콘산화막형성방법및모스트랜지스터의게이트산화막 | |
| JPS5910271A (ja) | 半導体装置 | |
| JPH1032203A (ja) | 半導体装置の製造方法 | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| US5908321A (en) | Semiconductor structure with stable pre-reacted particle and method for making | |
| JPH0433129B2 (ja) | ||
| JP2011129750A (ja) | 高耐圧半導体素子の製造方法及びその構造 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0216576B2 (ja) | ||
| JPH0574961A (ja) | 半導体装置の製造方法 | |
| JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
| KR100744600B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6312389B2 (ja) | ||
| JPH01239971A (ja) | 半導体装置の製造方法 | |
| JPH11162872A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0316215A (ja) | シリコン熱酸化膜の形成方法 |