JPH046094B2 - - Google Patents

Info

Publication number
JPH046094B2
JPH046094B2 JP59111071A JP11107184A JPH046094B2 JP H046094 B2 JPH046094 B2 JP H046094B2 JP 59111071 A JP59111071 A JP 59111071A JP 11107184 A JP11107184 A JP 11107184A JP H046094 B2 JPH046094 B2 JP H046094B2
Authority
JP
Japan
Prior art keywords
charge number
atomic charge
electronic device
casing
radiation protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59111071A
Other languages
English (en)
Other versions
JPS607151A (ja
Inventor
Uaru Kurisuchan
Pinuru Jojifu
Bokonnjibo Iu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANFUORUMATEIKU MIRITEERU SUPASHARU E AERONOOTEIKU CO
Original Assignee
ANFUORUMATEIKU MIRITEERU SUPASHARU E AERONOOTEIKU CO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANFUORUMATEIKU MIRITEERU SUPASHARU E AERONOOTEIKU CO filed Critical ANFUORUMATEIKU MIRITEERU SUPASHARU E AERONOOTEIKU CO
Publication of JPS607151A publication Critical patent/JPS607151A/ja
Publication of JPH046094B2 publication Critical patent/JPH046094B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916—Narrow band gap semiconductor material, <<1ev

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Casings For Electric Apparatus (AREA)

Description

【発明の詳細な説明】 本発明は、電子素子用のケーシングに関し、該
ケーシングは輻射、特にイオン化輻射に対し強化
された、すなわち収容した電子素子をこれらの輻
射から防護するケーシングに関する。
以下の記述において、簡単のために「電子素
子」は、ケーシング内に埋込み可能な、ハイブリ
ツド回路または集積回路を形成する個々の構成部
品やその組立体を指すものとする。
高い効率の電子装置の構造は、搭載コンピユー
タのように処理速度のみならず能力またはまとま
りの良さに関して、LSI（大規模集積回路）また
はVLSI（超大規模集積回路）型式の高度に集積さ
れた複雑かつ高速度回路を必要とする。しかし、
これらの回路は、輻射、特にイオン化の際に生ず
る輻射の影響を受け易い。
これらの影響を制限するために、通常、２つの
保護または強化技術が用いられている。その１つ
は、例えば適切に選択された金属シートによつて
装置全体の外側を包囲することである。この方法
の欠点は、基本的に重量と場所を必要とし、特に
搭載装置用としては厄介である。第２の方法は、
装置の構成に対し、電子素子及び／または回路が
輻射に耐えるように選択され、このような電子素
子及び回路は、現在、僅かではあるが存在し、そ
の強化は設計方針（特に輻射によつて受ける諸因
子の変動及び損傷を十分に考慮して）及び選択さ
れた技術によつて得られる。しかし、これらの回
路は或る使用目的に対しては十分な成果が得られ
ず、特に得られる集積の程度に対して不十分であ
り、さらに強化技法によるそれらの構成には、し
ばしば、極めて長時間を要し、ひいてはその価格
が高くなる。
本発明の目的は、保護される装置に用いられる
電子素子及び回路のケーシングの段階において強
化することにより上記の不利点を避ける構造体を
提供するにある。
本発明によれば、一つの電子素子に対して輻射
保護性強化ケーシングを提供し、該ケーシング
は、３つの要素、すなわち電子素子を収容する基
部と、側部と、前記側部によつて基部に固定され
たカバーを含み、少くとも１つの前記要素が少く
とも２つの異なる材料の層を含み、層の一方は他
方よりも当該電子素子に接近して配置され、前記
近い方の材料の原子荷電数は、他方のものより原
子荷電数が低いように構成される。
本発明の他の目的、態様及び成果は図面を参照
しての本発明についての以下の説明から明らかに
なるであろう。
図において、明瞭化を計るため、示される尺度
は実際とは異なる。さらに各図において同一構成
要素には同一の参照数字を付してある。
第１図の概略断面図において、一つの電子素子
または集積またはハイブリツド回路用のケーシン
グは、電子素子が形成された例えば半導体片４が
固定された基部３と、側部２によつて基部３に固
定されるカバー１を含む。
ケーシング（CIL、CeRdip、「チツプ台」な
ど、かつ平坦またはレベルを含むなど）の形式に
より、側部２は基部３またはカバー１と一体に形
成される。
電子素子４は、例えば不図示の金属層への半田
付けなどによつて基部３の上面に固定される。そ
の結合点は導電性トラツク（図示せず）に接続さ
れ、該トラツクは、例えばピン３１のような、ケ
ーシングの外側への電気的接続装置を末端とす
る。
第２図は、本発明によるケーシングの一実施例
を示し、このケーシングにおいて、輻射保護性強
化は、カバー１のレベルで達成される。
このカバーは、少くとも２つの異種材料１１及
び１２〜１３を含み、それぞれは、少くとも一つ
の層をもつて配置される。材料のうちの一つは他
の材料１２〜１３の原子荷電数Z2に対して高い原
子荷電数Z1をもつ。
一般に知られているように、高い原子荷電数を
もつ材料は、Ｘ線及びγ線のようなイオン化輻射
を大いに弱める。しかし、この弱化は、できる限
り弱めることが望ましい電子流を発生させる。こ
のためには、原子荷電数の低い材料を用いること
が好適で、エネルギについての観点から十分であ
り、また軽量であつて上記の重量規準に適合し、
また、電子の出射も弱い。本発明によれば、この
ような材料は、カバーの内面に用いられ、すなわ
ち電子素子に向つて配設される。
本文において、高原子荷電数とは、少くとも35
に等しく、また低原子荷電数とは、多くても20に
等しい値をいう。
第２図に示す実施例において、装置の効率を向
上するために各材料の複数層が形成されている。
さらに、これらの材料は選択されて、コンデン
サを形成するように複数層に配列され、すなわち
高原子荷電数Z1をもつ、絶縁材料である第１材料
１１、さらに低原子荷電数Z2をもつ第２材料から
成る層を少くとも２層、それぞれ１２及び１３を
配列して絶縁材料１１を包囲して、コンデンサ板
を形成する。第２図の実施例において多層コンデ
ンサが、外側導体１５及び１６によつて合体結合
された６つの板をもつて形成されている。このよ
うなコンデンサは、一般にこの種のケーシング用
として要求されている減結合コンデンサを好適に
形成する。
最後に、第２図に示すように、カバー１の内面
に別の層１４を付設することができ、この層は原
子荷電数Z3が低い材料で造られる。この変形実施
例によれば、材料１２，１３と１１の選択に際し
て大きい融通性が得られ、結果として平均的に高
い原子荷電数の材料を用いることができる。
材料の選択に関しては、低原子荷電数の材料は
次の物質、すなわち炭素、アルミニウム、シリコ
ン、アルミナ及びシリカの中の一つ、また高原子
荷電数の材料としては、絶縁セラミツク、例えば
変成チタン酸バリウム（高原子荷電数）またはチ
タン酸ネオダイン（同じく変成された）のような
チタン酸塩族から、或は例えば酸化チタニウム
（変成された）または複合鉛基セラミツクのよう
な酸化物族から選ばれる。
例えば、材料１１としてチタン酸バリウム
（BaTiO3）あるいは酸化ネオダインを用い、ア
ルミナ（Al2O3）のような低原子荷電数Z3を持つ
材料で造られた付加層１４を設けた場合、板１２
および１３としては、その原子荷電数Z2が前記材
料１１の原子荷電数Z1より低い範囲内で、比較的
高い原子荷電数Z2を持つ、銀およびパラジウムか
らなる金属あるいは合金のような材料を用いるこ
とができる。
第３図は、第２図の装置の変形例を示し、この
装置は技術上の可能性を向上するために、層１４
と同一の材料から造ることが好適な付加層１９を
含む。
実際の場合、同一の熱膨張係数をもつ異なる材
料を得ることは困難である。もしその熱膨張係数
が著しく相違し、カバーの製造が可成り高い温度
（1000℃以上）を含む場合には、平坦でない一つ
の要素が得られ、層１４と同一の熱特性（例えば
同一材料）をもつ層１９によつて構造を対称化す
ることによりこの欠点を修正する。
第４図は、別の実施例を示し、ここにおいて、
カバー１及び側部２は、カバー５を形成するため
に一体に形成され装置全体が輻射保護性を強化さ
れる。
前例と同様な変形実施例がカバー５の部分１と
して設けられている。
側部２は、高原子荷電数Z1をもつ材料１１によ
つて形成され、その内面を低原子荷電数Z3をもつ
材料の層１４をもつて被覆される。
側部２は、このようにして、強化の有無、コン
デンサ形態をもつか否かに拘らずカバーの部分１
とは独立に強化される。
第５図は、本発明によるケーシングの他の実施
例を示し、この場合、強化はその側部２のレベル
で実施される。
この装置は、第２図の部分１と同様にコンデン
サを含み、その絶縁部２１とその板部２２及び２
３を有し、これらは要求に従つて（多層コンデン
サ）合体結合され、かつ結合要素２５及び２６に
よつて外側に接触され、要素２１，２２，２３，
２５，２６は第２図の要素１１，１２，１３，１
５，１６と同様である。
層２１，２２，２３は、弱めるべき輻射と電子
素子４との間に大きい面を介在させるために、図
のようにカバー１と基部３とに平行に、或は直角
に形成される。
この実施例において、カバー１は、コンデンサ
を形成するかしないかによつて前述の変形実施例
の一つにより強化されずまたは強化される。
第６図は、本発明の別の実施例を示し、ケーシ
ングの基部３は、強化されている。
例として、ケーシングは、「チツプ台」型で、
接続ピンを具備しないことを特徴とし、ピンは基
部３の下部に設けられた単一の金属性化された部
分３２によつて置換されている。さらに例とし
て、このケーシングの基部は平坦である。
カバー５は、例えば強化されかつ第４図のカバ
ーと同一である。コンデンサの板部材を合体結合
する接続部材１５及び１６は、例えばチツプ台の
基部に対して通常実施されるように半孔１７及び
１８それぞれに形成される。カバー５は基部３に
対しシール手段３６によつて密封される。
基部３は、金属層３４に固定された電子素子４
を支持する。電子素子は金属性化された部分３２
まで、基部３に配置されかつ半孔３８を通つて延
びるトラツク３７に普通の手段、（導線４１）を
用いて接続される。
本発明によれば、基部３はまた、強化のため
に、高原子荷電数及び低原子荷電数をもつ材料を
交互に配置し、これらの材料は、それらが通常ケ
ーシングの基部に与えられる要求事項、すなわち
基部３の熱膨張係数が半導体４の熱膨張係数と基
本的に適合し、かつこの電子素子によつて出射さ
れる勢力を除去するために良好な熱伝導性をもつ
というような要求事項を満足するように選択され
かつ配置される。このために、基部３は、例えば
アルミニウムのような低原子荷電数をもつ材料３
９で造られ、かつ金属性化された部分３２間にお
いて、その外側（下）面にタングステンのような
高原子荷電数をもつ材料の層３３を含む。
好ましくは、電子素子が固定される層３４はま
た、低原子荷電数をもつ材料で造られる。
第６図に示す変形実施例において、基部３の中
でその２つの大きい面に、熱伝導性にすぐれかつ
高原子荷電数をもつ材料で造られた包有体３５を
含む。その材料はタングステンが好適である。
それぞれの既述した実施例において、高原子荷
電数と低原子荷電数をもつ材料間の突然の遷移を
避けることが望ましい。これは輻射が強い場合に
材料間の界面に熱衝撃が起るのを防止することで
ある。突然の遷移現象を避けるためには、両者の
中間の原子荷電数Ｚをもつ別の材料によつて実現
させる。また両方の材料を含む合金或は化合物に
よつて実現することもできる。
上述の発明は、単なる説明例について記述し
た。従つて、例えば、カバーに形成されたコンデ
ンサは低原子荷電数をもつ材料から形成され、さ
らに高原子荷電数をもつ材料で造られた層をカバ
ーの外側面に配置することもできる。
【図面の簡単な説明】
第１図は、電子素子用ケーシングの概略図、第
２図は、本発明による装置の第１実施例の構成を
示す断面図、第３図は、第２図に示す装置の変形
実施例、第４図は、本発明による装置の第２実施
例の構成を示す断面図、第５図は、本発明による
装置の第３実施例、第６図は、本発明による装置
の第４実施例である。 １……カバー、２……側部、３……基部、４…
…電子素子、５……カバー、１１……第１材料、
１２……層、１３……層、１４……層、１５……
導体、１６……導体、１７……半孔、１８……半
孔、１９……層、２１……絶縁材、２２……板部
材、２３……板部材、２５……接続部材、２６…
…接続部材、３１……ピン、３２……金属性化部
分、３３……層、３４……層、３５……包有体、
３６……シール部、３７……トラツク、３８……
半孔、３９……材料、４１……導体。

Claims (1)

  1. 【特許請求の範囲】 １ ３つの要素、すなわち電子素子を受ける基部
    と側部と前記側部によつて基部に固定されたカバ
    ーを含み、少くとも１つの前記要素が少くとも２
    つの異なる材料の層を含み、前記材料の一方が他
    方の材料よりも前記電子素子に近く配置され、前
    記一方の材料の原子荷電数が他方の材料の原子荷
    電数よりも低い電子素子用輻射保護性強化ケーシ
    ング。 ２ 前記電子素子に近い方の材料が低原子荷電数
    をもち、他方の材料が高原子荷電数をもつ特許請
    求の範囲第１項記載の電子素子用輻射保護性強化
    ケーシング。 ３ 前記要素が前記カバーである特許請求の範囲
    第１項記載の電子素子用輻射保護性強化ケーシン
    グ。 ４ 前記材料のうちの第１の材料が絶縁材であ
    り、前記第２の材料が電気導体からなり、前記第
    １の材料の各側において少くとも２つの層をもつ
    て配置され、これにより形成された組立体がコン
    デンサを形成する特許請求の範囲第１項記載の電
    子素子用輻射保護性強化ケーシング。 ５ 前記材料が複数の交互に配置され、これによ
    り多層コンデンサを形成する特許請求の範囲第４
    項記載の電子素子用輻射保護性強化ケーシング。 ６ 前記要素がその内側面に配置されかつその原
    子荷電数が低い材料の別の第１層を含む特許請求
    の範囲第１項記載の電子素子用輻射保護性強化ケ
    ーシング。 ７ 前記要素がその外側面に配置されかつ前記別
    の第１層と同一の熱特性をもつ材料から造られた
    別の第２層を含む特許請求の範囲第６項記載の電
    子素子用輻射保護性強化ケーシング。 ８ 前記要素がその外側面に配置されかつ高い原
    子荷電数をもつ材料の層を含む特許請求の範囲第
    １項記載の電子素子用輻射保護性強化ケーシン
    グ。 ９ 前記側部が高原子荷電数をもつ材料で造ら
    れ、かつ前記側部の高原子荷電数をもつ材料より
    も低い原子荷電数をもちその界面に配置された層
    を含む特許請求の範囲第３項記載の電子素子用輻
    射保護性強化ケーシング。 １０ 前記基部が低原子荷電数をもつ材料で造ら
    れかつその外面に配置されかつ前記原子荷電数よ
    りも高い原子荷電数をもつ層を含む特許請求の範
    囲第３項記載の電子素子用輻射保護性強化ケーシ
    ング。 １１ 前記基部がその内面に配置された低原子荷
    電数をもつ金属層を含み、前記電子素子が前記金
    属層に固定される特許請求の範囲第８項記載の電
    子素子用輻射保護性強化ケーシング。 １２ 前記基部が、低原子荷電数をもつ前記材料
    内に形成されその内面及び外面に設けられた包有
    物を含み、前記包有物が良好な熱伝導性と高い原
    子荷電数をもつ材料で造られる特許請求の範囲第
    １０項記載の電子素子用輻射保護性強化ケーシン
    グ。 １３ 異なる原子荷電数をもつ材料間の遷移が中
    間材料によつて実現される特許請求の範囲第１項
    記載の電子素子用輻射保護性強化ケーシング。 １４ 低原子荷電数をもつ材料が多くても20に等
    しい原子荷電数をもつ特許請求の範囲第１項記載
    の電子素子用輻射保護性強化ケーシング。 １５ 低原子荷電数をもつ材料が、炭素、アルミ
    ニウム、シリコン、アルミナ、シリカを含む群か
    ら選ばれる特許請求の範囲第１項記載の電子素子
    用輻射保護性強化ケーシング。 １６ 高原子荷電数をもつ材料が少くとも35に等
    しい原子荷電数をもつ特許請求の範囲第１項記載
    の電子素子用輻射保護性強化ケーシング。 １７ 高原子荷電数をもつ材料がチタン酸塩族か
    ら、酸化物族からまたは複合塩基性セラミツクか
    ら選択される絶縁性セラミツクである特許請求の
    範囲第１項記載の電子素子用輻射保護性強化ケー
    シング。
JP59111071A 1983-06-03 1984-06-01 電子素子用輻射保護性強化ケーシング Granted JPS607151A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8309288A FR2547113B1 (fr) 1983-06-03 1983-06-03 Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
FR8309288 1983-06-03

Publications (2)

Publication Number Publication Date
JPS607151A JPS607151A (ja) 1985-01-14
JPH046094B2 true JPH046094B2 (ja) 1992-02-04

Family

ID=9289478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59111071A Granted JPS607151A (ja) 1983-06-03 1984-06-01 電子素子用輻射保護性強化ケーシング

Country Status (5)

Country Link
US (1) US4639826A (ja)
EP (1) EP0128079B1 (ja)
JP (1) JPS607151A (ja)
DE (1) DE3474235D1 (ja)
FR (1) FR2547113B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584853B1 (fr) * 1985-07-12 1992-02-21 Inf Milit Spatiale Aeronaut Dispositif de durcissement, par inserts, d'un composant electronique vis-a-vis de radiations
FR2584863B1 (fr) * 1985-07-12 1988-10-21 Inf Milit Spatiale Aeronaut Composant electronique durci vis-a-vis des radiations
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4714981A (en) * 1986-04-09 1987-12-22 Rca Corporation Cover for a semiconductor package
FR2597652B1 (fr) * 1986-04-16 1988-07-29 Aerospatiale Boitier de protection de circuits electroniques, durci vis-a-vis des rayons x
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
US5049979A (en) * 1990-06-18 1991-09-17 Microelectronics And Computer Technology Corporation Combined flat capacitor and tab integrated circuit chip and method
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
JP2772739B2 (ja) * 1991-06-20 1998-07-09 いわき電子株式会社 リードレスパッケージの外部電極構造及びその製造方法
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
US6613978B2 (en) * 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US6720493B1 (en) * 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
CN1194369C (zh) 1999-10-22 2005-03-23 松下电器产业株式会社 阴极射线管和使用该阴极射线管的图像显示装置
AU1628301A (en) * 1999-11-22 2001-06-04 Board Of Trustees Of The University Of Illinois, The Active package for integrated circuit
US6731512B2 (en) * 2002-03-20 2004-05-04 The Procter & Gamble Company Active package for integrated circuit
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
JP2008537843A (ja) 2005-03-01 2008-09-25 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で重なり合った調整器
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
CN106057741A (zh) * 2016-07-21 2016-10-26 柳州首光科技有限公司 一种集成电路多功能保护结构
CN106129044A (zh) * 2016-07-21 2016-11-16 柳州首光科技有限公司 一种防水减震型集成电路保护结构
FR3087578B1 (fr) * 2018-10-23 2024-07-12 Safran Boitier pour module electronique de puissance et procede de fabrication d'un tel boitier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271625A (en) * 1962-08-01 1966-09-06 Signetics Corp Electronic package assembly
US3697666A (en) * 1971-09-24 1972-10-10 Diacon Enclosure for incapsulating electronic components
US4249196A (en) * 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
JPS5591145A (en) * 1978-12-28 1980-07-10 Narumi China Corp Production of ceramic package
JPS5599153U (ja) * 1978-12-28 1980-07-10
JPS5645053A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Semiconductor device
FR2495837A1 (fr) * 1980-12-09 1982-06-11 Thomson Csf Embase de microboitier d'encapsulation et microboitier comportant une telle embase
US4424900A (en) * 1982-11-08 1984-01-10 Petcavich Robert J Anti-static packages and packaging material
JPS59184511A (ja) * 1983-04-04 1984-10-19 株式会社村田製作所 セラミツク積層コンデンサ

Also Published As

Publication number Publication date
JPS607151A (ja) 1985-01-14
EP0128079B1 (fr) 1988-09-21
US4639826A (en) 1987-01-27
EP0128079A2 (fr) 1984-12-12
DE3474235D1 (en) 1988-10-27
FR2547113B1 (fr) 1986-11-07
EP0128079A3 (en) 1985-01-09
FR2547113A1 (fr) 1984-12-07

Similar Documents

Publication Publication Date Title
JPH046094B2 (ja)
US5998867A (en) Radiation enhanced chip encapsulant
US5939214A (en) Thermal performance package for integrated circuit chip
US7148084B2 (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6262362B1 (en) Radiation shielding of three dimensional multi-chip modules
JPS6066843A (ja) 集積回路パツケ−ジ
US3833425A (en) Solar cell array
JPS629649A (ja) 半導体用パツケ−ジ
JPS614250A (ja) 半導体装置用パツケ−ジ
JP3495246B2 (ja) 電子部品収納用パッケージ
JP2597018B2 (ja) 絶縁用部材及びそれを用いた電気部品
US6121672A (en) Raised pedestal radiation shield for sensitive electronics
JP3250635B2 (ja) 半導体装置
JPH0831490B2 (ja) ガラス封止型セラミックパッケージ
JPS60257156A (ja) 熱伝導冷却モジユ−ル装置
JP2738840B2 (ja) セラミック−金属複合基板
US20050051349A1 (en) Radiation shielded semiconductor device package
JPS63502389A (ja) 電子素子を放射線から保護するための、挿入物を用いた装置
JP2667313B2 (ja) 混成集積回路装置
JP3198144B2 (ja) 半導体パッケージ
JPH02122657A (ja) 半導体装置用パッケージ
JPS63250847A (ja) 半導体装置及びその製造方法
JPS6057655A (ja) 半導体装置
JPS61104630A (ja) 半導体装置
WO2001039255A2 (en) Radiation shield and radiation shielded integrated circuit device