JPH0461218A - 半導体装置、その製造方法およびアライメント法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本究明は各種電子機器に搭載されるメ（り光電変換装置
、信号処理装置等の半導体集積ｒ！ｉ回路装置、その製
造方法およびアライメント法に関し、特に半導体装置の
アライメント構造に特徴を有する半導体装置、その製造
方法およびアライメント法に関するものである。 形成するようにしていた。このように形成された凹所に
対し、レーザ光を照射し，、その反η・ｔ　（ｆｆｌ　
’）を検出して得られた検出データを利用するか、ある
いはＴＶ−ＡＡ　　（Ｔｅ１．ｅｖｉｓｉｏｎ　ａｕｔ
．ｏ−ａｌｉｇｎｍｅｎｔ　）等の画像処理法による処
理データを利用した自動マスク合わせにより、ト述の金
属膜に対してバタ−ニングを用いて所望のパターンの配
線層を形成し，ていた。 ［従来の技術］ 従来の半導体装置では、配線層をパターニングして形成
する際に、所定位置に予め設けでぶいた凹部をマークと
した自動マスク合わゼ（オートアライメント）を行って
パターニングの精度を向上−するようにし、ている。例
えば、ＣＭＯＳ　トランジスタを有する従来の半導体装
置においては、基体主面の所定位置の酸化膜にエツチン
グにより親マーク部（凹部）を形成した後、この親マー
ク部を含めた基体主面の全体に金属膜を被覆して，この
金属膜の土部に該親マーク部の形状に対応した凹所を［
発明が解決しようとする課題］ しかしながら、このような従来の半導体装置においては
、［述の金属膜を例えばＣＶＩＪ法等の金属膜選択堆積
技術により成膜する場合、配線層とし７で必要な膜厚を
得ようとすると、当該技術の特徴である選択成長性によ
り、自動マスク合わせ用の親マーク部およびその周囲に
堆積した金属膜全面が平坦化して、上述の親マーク部に
対応した凹所が形成されないため、自動マスク合わせに
必須の親マークの位置確認が困難となり、マスク合わせ
の精度が著しく低下する欠点があった。 本発明は、上述の技術的課題を解決すべく、マスク合オ
）せ用の親マークの位置確認が容易で、さらに高密度配
線可能な半導体装置、その製造方法およびアライメント
法を提供することを目的とするものである。 ［課題を解決するための■段］ 本発明の半導体装置のアライメント法は導電性の下地表
面上に絶縁膜を介して導ＩＥ性薄膜が形成された半導体
装置のアライメント法において、前記絶縁膜に前記下地
表面の露出する開孔な少なくとも２つ形成する工程と、
前記開孔に導電材料を選択的に堆積させて前記開孔のう
ち少なくとも１つに段差部を形成する工程と、少な（と
も前記絶縁膜上に前ｇ己導電性薄膜を形成する工程とを
含み、前記段差部を利用してアライメントを行うことを
特徴とするものである。 また、本発明の半導体装置の製造方法は導電性の下地表
面上に絶縁膜を介して設けられた配線層を有する半導体
装置の製造方法において、前記絶縁膜に前記下地表面の
露出する開孔を少なくとも２つ形成する工程と、前記開
孔に導電１ＦＡ’　Ｖ＝Ｉを選択的に堆積させて前記開
孔のうち少なくとも１つに段差部を形成する工程と、少
なくとも前記絶縁膜上に前記配線層を形成するだめの導
電性薄膜を形成する工程と、前記導電性薄膜をパターニ
ングして前記配線層を形成する工程とを含むことを特徴
とするものである。 さらに、本発明の半導体装置は導電性のｒ地表面上に絶
縁膜を介して導電体層が形成された半導体装置において
、前記絶縁膜に形成され前記）地表面の露出した少なく
とも２つの開孔と、前記開孔に形成された導電体と、前
記絶縁膜上に形成された導電体層とを有し、前記開孔の
うち少なくとも１つは段差部とされ、前記導電体層に前
記段差部に対応した段差が設けられたことを特徴とする
ものである。 ［作　用］ 本発明においては、新規なＣＶＤ法による選択金属堆積
技術を用いているので、マスク合わ利用のマークとし、
ての段差部の形状に対ｆ、した部分を導電体１専膜の上
に忠実に形成できることから、配線層のバター：−ング
に際し、オートアライメントを利用して基体表面にしシ
ストパターンを忠天に形成することができる。

【実施例〕

以下に図面を参照して本発明の詳細な説明する。 第１図は本発明の好ましい実施態様例どしての半導体装
置を示したものである。第１図において符号１は、ＭＯ
Ｓ　トランジスタ、バイポーラ（・ランジスタ等の機能
素子が形成されたシリコン等からなる導電性下地として
の導体基体である。この半導体基体ｌの主面上には熱酸
化膜２および眉間絶縁膜４が順次成膜され、これら酸化
膜２および絶縁膜４の所定位置には開孔としてのコンタ
クトホール５および段差部としての親マーク部６がそれ
ぞれ形成されている。この実施態様例では、コンタクト
ポール５と親マーク部６どは同一平面積を有するもので
ある。コンタクトホール５の底面にはその底面から半導
体基体１の内部にかけて拡散層３が設番ブられている。 」述のコンタクトポール５および親マーク部６のそれぞ
れの内部には、後に詳しく説明する特別（７）ＣＶＤ法
によって／１等の導電材料が選択的に堆積されて眉間絶
縁膜４の上面よりも低い導電体と１１での配線層７およ
び金属膜８が形成されている。さらに、これら配線層７
および金属膜８の上、および層間絶縁１ｌＩ４の上には
、非選択堆積法により導電体層としての１己線層９が形
成されている。 このような配線構造の半導体装置においては、親マーク
部６の上方の配線層９に、段差部としての親マーク部６
の形状に対応した段差としての凹所１０が形成される。 この凹所１０は、配線層９に対してパターニングを施す
際の自動マスク合わせ用のマークとして用いられるもの
である。この半導体装置においては、上述した親マーク
部６の位置に正確に凹所１Ωを形成できることから、こ
の凹所１０をマークとし、てパターニングを行うことに
よって設計通りの配線を形成することが可能である。 従って、パターニングにずれを件じることがないので、
高密度配線も可能である。 電極取り出しおよび配線に用いられる金属とし。 では１，６１２．Ａｌ２−５ｉ、Ａｆｆ−ＣｕＡρ−５
ｉ−Ｔｉ、Ａｌ２−８ｊ、−Ｃｕ等のＡｇ、を主成分と
する合金、Ｃｕ、　Ｍｏ、　Ｗあるいはそれらの合金を
用いることができる。特に、電極取り出しの為にコンタ
クトホール内を埋める場合には、後述する／１−ＣＶＤ
法を用いることが好ましい。絶縁膜としては、ＣＶＤ法
やスパッタリング法による酸化シリコン膜、窒化シリコ
ン膜、ＰＳＧ　（リンシリケートガラス）膜、ＢＰＳＧ
　（ボロンリンシリケー　トガラス）膜等の無機材料や
ポリイミド膜等の有機材料が好ましく用いられる。絶縁
膜−トに配線層を形成するには、ＣＶＤ法、スパッタリ
ング法等によって絶縁膜の全面に金属層を形成しまた後
、フォトリソグラフィによって所定の配線形状にバター
：５／グしてもよく、あるいは、あらかじめ給縁膜表面
の所定部分をプラズマに曝して改質し２、改質された表
面部分にのり、金属を選択的に堆積させてもよい。 アシイメント用の段差部と［，７では、少なくとも４０
０人程度以丁の段差があることが好ま［１い。より好ま
［。くけ５００人以十である。 （成膜方法） 本発明による電極の形成に好適な成膜方法について以下
に説明する。 この方法は、子連した構成の電極を形成する為に開孔へ
導電材料を埋め込むのに適し７た成膜方法である。 本発明に好適な成膜方法とは、アルキルアルミニウムハ
イドライドのガスと水素ガスとを用いて、電子供与性の
基体上に表面反応により堆積膜を形成するものである（
以下Ａｌ２−ＣＶＤ法と称する）。 特に、原料ガスどしてモノメヂルアルミニウムハイドラ
イド（Ｍ　Ｍ　Ａ、Ｈ）またはジメヂルアルミニウムハ
イドライド（ＤＭＡＨ）を用い、反応ガスとし２て１（
２ガスを用い、ごわらの混合ガスの１で基体表面を加熱
すれば良質のＡ１１Ｊｌを堆積することが出来る。ここ
で、　へβ選択堆積の際には直接加熱または間接加熱に
より基体の表面占用をアルキルアルミニウムハイドライ
ドの分解温度以上４５０℃未満に保持することが好まし
く、より好まし、くは２６０℃以上４４０℃以下がよい
。 基体を手記温度範囲になるべく加熱する方法としては直
接加熱と間接加熱とがあるが、特に泊接加熱により基体
を上記温度に保持すれば高堆積速度で良質の１膜を形成
することができる。例えば、ＡＪ２膜形成時の基体表面
温度をより好ましい温度範囲である２６０℃〜・４４０
℃とした時、３００人〜５０００人／分という抵抗加熱
の場合よりも高い堆積速度で良質な膜が得られるのであ
る。このような直接加熱（加熱手段からのエネルギーが
直接基体に伝達されて基体自体を加熱する）の方法と１
゜、では、例えば、ハロゲンランプ、キセノンランプ等
によるランプ加熱があげられる。また、間接加熱の方法
と１３では抵抗加熱があり、堆積膜を形成すべき運休を
支持するための堆積膜形成用の空間に配設された基体表
面部分に設けられた発熱体等を用いてイ）うことが土床
る。 この方法により電子供与性の表面部分と１１′電を供Ｉ
−７性の表面部分とが共存する基体にＣＶＤ法を適用す
れば電子“−供与性の基体表面部分にのみ良好な選択着
のちとに１の単結晶が形成される。このｌは電極／配線
材料として望まれるあらゆる特性、に優れたものとなる
。即ち、ヒルロックの発生確率の低減、アロイスパイク
発生確率の低減が達成さ第１るのである。 こｔｌ（」、電子供与性の表面と［２ての半導体や導電
体からなる表面上に良質のＡｌ２を選択的に形成でき、
１１つそのｌが結晶性に優れているが故に下地のシリフ
コン等との共晶反応によるアロイスパイクの形成等がほ
とんどみらオ］ないか極めて少ないものと考えらる。そ
しで、半導体装置の電極どし、で採用した場合には従来
考えられてきたＡρ電極の概念を越λた従来技術では予
想だにしなかンた効果が得られるのである。 以十のように電、ｆ供与性の表面例えば絶縁膜に形成さ
れ半導体基体表面が露出した開孔内に堆積されたｌは単
結晶構造となることを説明したが、このＡｎ−ＣＶＤ法
によれば以下のようなＡｆｆを主成分と１゛る金属膜を
も選択的に堆積でき、その膜質も優れた特性を示すので
ある。 たとえば、アルキルアルミニウムハイドライドのガスと
水素とに加えて ５ＩＨ４，５ｉＪｓ　、５ｉ３ＨＡ　、　ｓｉ、（ｃＨ
ｘＬ、Ｓｊ、Ｃｆｆ４．５ｉＨ２Ｃβ２．Ｓ□ｉＨＣρ
１等のＳ１原了を含むガスや、ＴｉＣＱ。、　ＴｉＢｒ
４．　Ｔｉ（ＣＩ（ｘ）４等のＴｉ原ｒを含むガスや、 ビスアセデルアセトナト銅Ｃｕ（ＣａＨ−Ｏａ）、ビス
ジピバロイルメタナイト銅Ｃｕ（Ｃ＋＋旧９０２）２、
ビスへＡサフルオロアセチルアセトナト銅Ｃｕ（ＣｓＨ
Ｆｓ０２）２等のＣｕ原ｒを含むガス を適宜組み合わせて導入し７て混合ガス雰囲気とし２て
、例えばＡｊ？、　−３ｉ、　ＡＩ　−Ｔｉ、　ＡＡ　
−Ｃｕ、Ａｌ２−３ｉ−Ｔｉ、　　ＡＱ−３ｉ−Ｃｕ等
の導電材料を選択的に堆積さゼて電極を形成し、でもよ
い。 また、上記ＡＸ−ＣＶＩ）法は、選択性に優れた成膜方
法であり且堆積しまた膜の表面性が良好であるために、
次の堆積工程に非選択性の成膜り法を適用しで、」二連
の選択堆積したＡｌ７．膜および絶縁膜としての５ｉＯ
７等の土にもＡＩ又はｉを１成分とする金属膜を形成す
るごとにより、半導体装置の配線として汎用性の高い好
適な金属膜を得ることができる。 このような金属膜とは、具体的には以下のとおりである
。選択堆積したＡＩ、Ａｌ２−３ｉ、Ａ１２−Ｔｉ　、
／ｌｌ！−Ｃｕ、、Ａｎ−３ｉ−Ｔｊ、／ｌ−Ｓｉ−Ｃ
ｕと非選択的に堆積したＡｌ２．ＡＡ−３ｉ、Ａ、ｅ−
Ｔｉ、Ａｌ−Ｃｕ、ＡＩ　−３ｉ−Ｔｊ、Ａｌ２−３ｉ
−Ｃｕとの組み合わゼ等である。 非選択堆積のための成膜方法としては上述したＡＩ−Ｃ
ＶＤ法以外のＣＶＤ法やスパッタリング法等がある。 （成膜装置） 次に、本発明による電極を形成するに好適な成膜装置に
−）いで説明する。 第２ないし４図に上述した成膜方法を適用するに好適な
金属膜連続形成装置を模式的に小す。 この金属膜連続形成装置は、第２図に示すよ、うに、ゲ
ート・バルブ３１０ａ〜３１．　Ｏｆによってｈいに外
気遮断−トで連通可能に連接さ第１でいるロードロック
室３１１、第１の成膜室どしてのＣＶＤ反応室３１２、
Ｒｆエッヂング室３１３、第２の成膜室としてのスパッ
タ室３１４、ロードロック室３１５とから構成されてお
り、各室はそれぞれ排気系３１６ａ〜３１６ｅによって
排気され減圧可能に構成されている。ここで前記ロード
ロック室３１１は、スルーブツト性を向１−させるため
に堆積処理前の基体雰囲気を排気後にＨ７雰囲気に置き
換える為の室である。次のＣＶＤ反応室３１２は基体上
に常圧または減圧下で上述し、たＡＩ−ＣＶＤ法による
選択堆積を行う室であり、成膜すべき基体表面を少なく
とも２００℃〜４５０℃の範囲で加熱可能な発熱抵抗体
３１７を有する基体ホルダ３１８が内部に設けられると
ともに、ＣＶＤ用原料ガス導入ライン３１９によって室
内にバブラー３１９−１で水素によりバブリングされ気
化されたアルキルアルミニウムハイドライド等の原料ガ
スが導入され、またガスライン３１９゛より反応ガスと
［１，ての水素ガスが導入されるように構成されている
。次のＲｆエッチ：、ノブ室３１３は選択堆積後の基体
表面のクリーニング（エツチング）をＡ１雰囲気１・で
行う為の室であり、内部には基体を少なくとも　１００
℃〜２５０℃の範囲で加熱可能な基体ホルダ３２０どＲ
ｆエツチング用電極ライン３２１　とが設けられるとど
もに、Ａｒガス供給ライン３２２が接続さねでいる。次
のスパッタ室３１４は基体表面にＡｒ雰囲気下でスパッ
タリングにより金属膜を非選択的に堆積する室であり、
内部に少なくとも２００℃〜２５０℃の範囲で加熱され
る基体ホルダ３２３とスパッタターゲツト材３２４ａを
取りつけるターゲット電極３２４とが設けられるととも
に、Ａｒガス供給ライン３２５が接続されている。最後
のロードロック室３１５は金属膜堆積完了後の基体を外
気中に出す前の調整室であり、雰囲気なＮ２に置換する
ように構成されている。 第３図は上述した成膜方法を適用するに好適な金属膜連
続形成装！の他の構成例を示し７ており、前述の第２図
と同じ部分については同一符号と１′る。第３図の装置
が第２図の装置と異なる点ｆｊ、直接加熱手段としてハ
ロゲンランプ３３０が設けられており基体表面を直接加
熱出来る点であり、そのために、基体ホルダ３１２には
基体を浮かした状態で保持するツメ３３１が配設されて
いることである。 このよう構成により基体表面を直接加熱することで前述
した様に堆積速度をより一層向」させることが可能であ
る。 上記構成の金属膜連続形成装置は、実際的には、第４図
に示すように、搬送室３２６を中継室として前記ロード
ロック室３１１　、　ＣＶＤ反応室３１２、Ｒｆエツチ
ング室３１３、スパッタ室３１４、ロードロック室３１
５が相互に連結された構造のものと東質的に等価である
。この構成ではロードロック室３１１はロードロック室
３１５を兼ねている。前記搬送室３２６には、図に示す
ように、ＡＡ力方向正逆回転用能か−：１）ＢＢ左方向
伸縮可能な搬送１゛８段どしてのアーム３２７が設けら
れでおり、このア”−・ム３２７によ−〕で、第５図中
に矢印で示すように、基体を工程に従−つで順次ロード
ロック室３１１からＣＶＤ室３１２　、　Ｒｆエッヂン
グ室３】３、スパッタ室３１４、ロードロック室３】５
へと、外気にさら１ことなく連続的に移動させることが
できるようにな・）ている。 （成膜丁ｊ１＠） 本発明による電極および配線を形成する為の成膜１順に
ついて説明する。 第６図は本発明による電極および配線を形成する為の成
膜考−順を説明する為の模式的斜視図である。１ 始めに概略を説明する。絶縁膜に開孔の形成された半導
体基体を用意し、この基体を成膜室に配しその表面を例
えば２６０℃〜４５０℃に保持して、アルキルアルミニ
ウムハイドライドとし、てＤＭＡＨのガスと水素ガスと
の混合雰囲気での熱ＣＶＤ法により開孔内の半導体が露
出した部分に選択的にｌを堆積させる。もちろん前述し
たようにＳｉ原子等を含むガスを導入してＡρ−５ｉ等
のＡｎを主成分とする金属膜を選択的に堆積させてもよ
い。次にスパッタリング法により選択的に堆積し２、た
Ａ℃および給線膜上に１又はＡρを主成分とする金属膜
を非選択的に形成する。その後、所望の配線形状に非選
択的に堆積した金属膜をパターニングすれば電極および
配線を形成することが出来る。 次に、第３図及び第６図を参照しながら具体的に説明す
るまず基体の用意をする。基体としては、例えば単結晶
Ｓｉウニへ上に各口径の開孔の設けられた絶縁膜が形成
されたものを用意する。 第６図（Ａ）はこの基体の−・部分を示す模式図である
。ここで、４０１は伝導性基体としての単結晶シリコン
基体、４０２は絶縁膜（層）とし７ての熱酸化シリコン
膜である。４０３および４０４は開孔（露出部）であり
、それぞれ口径が異なる。 基体上への第１配線層としての電極となるｌ成膜の手順
は第３図をもってすれば次の通りである。 まず、ト述した基体をロードロック室３１＋に配置する
。このロー　ドロック室３１１に前記したように水素を
導入して水素雰囲気としておく。そして、１４１気系３
］、６ｂにより反応室３１２内をほぼ１×１０　Ｔｏｒ
ｒｉ、：：　Ｉｔ気１′る。ただし反応室３１２内の真
空度はＩ　Ｘ　１．０”’Ｔｏｒｒより悪くてもＡ℃は
成膜出来る。 そして、ガスライン３１９からバブリングさｔ７たＤ　
Ｍ　Ａ　ｌ（のガスを供紀する。ＤＭＡＩ（ラインのギ
ヤリアガスには１（２を用いる。 第２のガスライン３１９゛は反応ガスとし、での１１．
用であり、この第２．のガスライン３１９′からＬを流
し７、不側／１−ミのスローリークバルブの開度を調整
し。 で反応室３１２内の圧力を所定の値にする。この場合の
典型的圧力は略々１．５Ｔｏｒｒがよい。ＤＭＡＩ（ラ
インよりＤ！ＩＩＡＨを反応管内へ導入する。全１］７
を略々１、．５Ｔｏｒｒ　、　ＤＭＡＨ分圧を略々５．
ＯＸ　１０−”Ｔｏｒｒとする。その後ハロゲンランプ
３３０に通電しウユハな直接加熱する。このようにして
八βを選択的１・こ堆積さゼる。 所定の堆積時間が経過し、た後、ＤＭＡＨの供給を端停
止する。この過程で堆積されるｌ膜の所定の堆積時間と
は、５ｉ（１４ｊ結晶シリコン基体１　）　、、、、、
、ｌ−。 のＡ℃膜の厚さが、５ｉＯ２（熱酸化シリｍｌン膜２）
の膜厚と等しくなるまでの時間であり、実験心ごよりあ
らかじめ求めることが出来る。 このときの直接加熱による基体表面の温度は２７０℃程
度とする。ここまでの工程によれば第６図（Ｂ）に示１
ように開孔内に選択的にＡβ膜４０［）が堆積するので
ある。 量子をコンタクトホール内に電極を形成する為の第１成
膜土程と称する。 Ｆ２第１成膜丁程後、ＣＶＤ反応ｖ３１２を排気系３１
６ｂにより５　Ｘ　１．０−３ｌ−ｏｒｒ以下の真空度
に到達するまで排気する。同時に、Ｒｆエツチング室３
１３を５　Ｘ　１０”’Ｔｏｒｒ以下に排気する。画室
が上記真空度に到達し、たことを確認した後、ゲー・［
・バルブ３１０ｅが開き、基体を搬送手段によりＣｖＤ
反応室３１２からＲｆエツチング室３１３へ移動し、ゲ
ートバルブ３１０Ｃを閉じる。基体をＲｆエツチング室
３］３に搬送し、排気系３１６ｅ＆ζよりＲｆ−１−ッ
グング室３１３を１（１６１０目・以ドの真空度に達（
るまで抽気（る。その後Ｒｆ　、、１−ツチング用アル
ゴソ供給ライン３２２によりアルゴンを供給し１、Ｒｆ
　ＤＩツチング室３１：つを１０１・−１，０−３Ｔｏ
ｒｒのアルゴン雰囲気に保つ、　ｌ（ｆエツチング用基
体ホルダー３２（ｌを２００　′Ｃ程に保ち、Ｒｆユッ
Ｊング用電極３２１　ヘ、］、０ＯＷ（７，１ｌＲｆパ
ワーを６０秒間程供給し、Ｒｆエツチング室３　］、　
３内でアルゴンの放電を生起させる。このようにすれば
、基体の表面をアルゴンイオンノによりコーツヂングし
、ｃｖｏ　ｉ積膜のイ＼要な表面層をどり除くことがで
きる。この場名の−】−ツーブング深さは酸化物相当で
約１０１］人程川とする。なお、ここでは、Ｒｆゴッチ
ング室でＣＶＩ）堆積膜の表面エツチングを行ったが、
■空中を搬送される基体のＣＶＤ膜の表面ＭＣ」大気中
の酸素等を含んでいないため、Ｒｆ−ｆｆ−ツチングを
行わなくてもかなわない。その場合、Ｒｆエツチング室
３１３ｉｊ、ＣＶＯ反応室１２とスパッタ室３１４の温
度差が大きく異なる場合、温度変化を短時間でＦｉなり
ための温度変更室として機能する。 Ｒｆエッヂング室３１３（こおいて、Ｒｆｊ−ツナン′
グが終ｒし、た後、アルゴンの流入を停止し、Ｒｆエッ
ヂング室：つ１３内のアルゴンを排気する。Ｒｆエツチ
ング室３１３を５×１０”６Ｔｏｒｒまで排気し２、か
つスパッタ室３１４を５　Ｘ　１０−’Ｔｏｒｒ以下に
排気

【、た後、ゲートバルブ３１０ｄを開く。その後、
基体を搬送１段を用いてＲｆエッヂング室３１３からス
パッタ室３１４へ移動させゲートバルブ３１０ｄを閉じ
る。 基体をスパッタ室３１４に搬送してから、スパッタ室３
１４をＲｆエツチング室３１３と同様に１０−　’へ・
１．０−１Ｔｏｒｒのアルゴン雰囲気となし、基体を載
置する基体ホルダー３２３の温度を２００〜２５０℃程
に設定する。そして、５〜１０ｋｗのＤＣパワーでアル
ゴンの放電を行い、ＡρやＡｊ２−３ｉ　　（ＳＬ：０
．５％）笠のターゲツト材をアルゴンイオンで削り　Ａ
４やＡρ−３ｉ等の金属を基体上に１ｏｏｏｏ人／分程
の堆積速度で成膜を行う。この工程は非選択的堆積１程
である。これを電極と接続する配線を形成する為の第２
成膜」、程と称オる。 基体上に５０００人程の金属膜を形成し、た後、アルゴ
ンの流入およびＤＣパワーの印加を停止１する。 ロードロック室３１１を５　Ｘ　１Ｏ−ｘＴｏｒｒ以下
に排気した後、ゲートバルブ３１０ｅを開き基体を移動
さゼる。ゲ・−Ｆ・バルブ３１１）ｅを閉じた後、ロー
ドしノック室３１１にＮ２ガスを大気圧に達するまで流
し７ゲートバルブ３１０ｆを開いて基体を装置の外へ取
り出す。 以１−の第２Ａｐ、膜堆積工程によりば第６図（Ｃ１の
ようにＳ　ｊ、０２膜４０２　、、、、Ｊ：：：：に、
１膜４０６を形成することができる。 そして、このＡＪ２膜４０６を第６図（Ｉ））のよ）に
パターニング４ることによりＰＪ′：ｌ望の形状の配線
を得ることができる。 （寅験例） 以下に、上２ＡＩ−ＣＶＤ法が優れており、且っぞｔｌ
により開孔内に堆積したＡ℃がいかに良質の膜であるか
を実験結果をもとに説明する。 まず基体とし、てＮ型車結晶シリコンウユハ・−の表面
を熱酸化し５て８０００人の３１０２を形成し０．２５
１．ｒ、　ｍＸ０．２５ｇｍ角から　１００１Ｊ、ｍ　
Ｘ　　１１００ｕ角の８　ｍ　［１径の開孔をバター−
−ングＬ、て）月せのＳｉ単結晶を露出させたものを複
数個用意した。（→Ｊシンブル−１） これらを以下・の条件によるＡｌ−ＣＶＤ誌により　ｌ
膜を形成した。原料ガスとじでＤ間ＡＨ５反応ガスどじ
で水素、全圧力を１．５Ｔｏｒｒ　、　ＤＭＡ）１分圧
を５．０Ｘ１．０”−３Ｔｏｒｒという共通条件のもと
で、ハロゲンランプに通電する電力量を調整し、直接加
熱により基体表面温度を２００℃〜４９０℃の範囲で設
定し成膜を行−）な。 その結架を表１に示す。 （以下余白） 表１から判るように、偵接力［１熱による基体表面温度
が２６０℃１以上では、　　／ｌが開孔内に３０００〜
５０００人／分という高い＃！積速度で選択的に堆積【
た。 基体表面温度が２６０℃〜４４０℃の範囲での開孔内の
Ａｐ膜の特性を調べでみると、炭素の含有（」なく、抵
抗甲２．８〜３．４μΩＣｍ、反創率９ｏへ・９５％、
Ｉｇ＋ｎ以」−のヒロック密度が０〜〕０であり、スパ
イク発Ｉ４：、　（ｏ、　１５　ｌｊ、　ｍ接合の破壊
確率）がほどんどない良好な特性であることが判明しｆ
’−０ こねに刻して基体表面温度が２００　”Ｃへ−２５０”
Ｃで（」、膜質は２６０℃〜４４０℃の場合に比較しで
若王悪いものの従来技術から見れば相当によい膜である
が、堆積速度が１００［）〜１５００人／分ど訣して寸
分に高いとはいえず、スルーブツトも７〜１０枚／　Ｆ
（と比秒的低かった。 また、基体表面温度が４５０　’Ｃ以」−になると、反
射率が６０％以Ｆ、１．１）、ｍ以」−のヒロック密度
が１０〜１０’　ｃｍ−２、アロイスパイク発生が０〜
３０％どなり、開孔内のＡＩＮ膜の特ｆ１は低１・−シ
た。、次に」、述した方法がコンタクトホールやスル、
−ホールといった開孔（、コ′いかに好適１．′用いる
ことかできるかを説明する。 即ち以下に述べる拐￥、′１かＣ）なる二ｌンタクトポ
・−ル／′スルーポール構造にも好ましく適用さ第１る
のである。 上述したザンブルトｊにＡｐ２を成ｆｆ５ＪＬだ時と同
じ条イ１で以１・゛に述べるような構成の基体（′ｌｌ
Ｉンブル）番ごＡｊ２膜を形成しまた。 第１の基体表面１料１としての単結品シリーゴンの」に
、第２の基体表面相半・１どしてのＣ，Ｖ　Ｄ沃による
酸化シリーズン膜を形成し、フォトリングラ：フィー１
程によりバター９″−ングを行い、単結晶シリ−ｌ：／
表面を部分的に開用させた。 このときの熱酸化５１０２腸の膜厚１：１ｇ０００人、
ｑ１結晶シリコンの露出部即ち開［−１の大きさは０．
２５１ＬｍＸ０．２５１ｔｍ−］、０００ｇｍＸ　　］
、００１Ｊ、ｍであった。このようにし７膜１ｇンブル
１−２を情−備し、た。（以下・このようなづンブルを
°’ＣＶＤ５ｊＯａ（以下−Ｓ＋０２と略す）／単結晶
シリコン°゛ど表記することと１”る）。 →ノンプル１−３は常圧ＣＶＤによって成膜し７たボロ
ンドープの酸化膜（以Ｆ　ＢＳＧと略す）／イ結晶シ、
ｌ：１シ、 →ノ゛ンブル１−４は常Ｕ　ＣＶＤによ−っで成膜し、
たリンドープの酸化膜（以−ｒＰｓＧと略ず）／ＩＪ結
品シリ：１ン、 サンプル１−５は常圧ＣＶＤによ−）で成脱しまたリン
およびボロンドープの酸化膜（以Ｔ’　ＢＳＰＧど略１
）／ｍ結晶シリコン、 サンプル１〜６はプラズマＣＶＤによっで成１１Ｑ　ｕ
、た窒化膜（以下Ｐ−３ｉＮと略す）／単結晶シリコン
、づンブル１−７は熱窒化膜（以下Ｔ−３ｉＮと略す）
／Ｊ結晶シリコン、 サンプル１−８は減圧ＣＶＤによって成膜し、た窒化膜
（以下ＬＰ−ＳＩＮと略す）／単結晶シリコン、サンプ
ル１−９はＥＣＲ装置によって成膜し、た窒化膜（以下
Ｅ　ＣＲ−Ｓ　ｉ　ｆｉｔど略す）／単結晶シリコンで
ある。 さらに以下に示す第１の基体表面）Ａ料（１８種類）と
第２の基体表面ト（料（９種類）の全組み合わせにより
→タンブル１−１１〜１−１７］注意：サンプル番号１
−１０．２０．３０．４０．５０．６０．７０．８０．
９０．１００　、１１０　、１２０．１３０　、１４０
　、１５０　、１６０．１７０、は欠番）を作成した。 第１の基体表面１料とし、１て牛結晶シリコン（囃結晶
Ｓｉ）　、多結晶シリコン（多結晶Ｓｊ、）　、　ａト
晶質シリコ゛、／（非晶質Ｓｉ）　、タングステン（Ｗ
）、モリブデ〉・（Ｍｏ　）、タンタル（１ａ）、タン
゛グスデンシリ→ノイド（猶’Ｓｉ）　、チタンシリ勺
イド（１”１ｓｉ）　、アルミニウム（１り、アルミニ
ウムミノリコン（Ａ、Ｃ−５ｉ　）　、チタンアルミ−
゛ラム（Ａ４−Ｔｉ　）　、ヂタンツイトライｌ’　（
Ｔｉ−Ｎ）、銅（Ｃｕ）、アルミニウムシリ＝ゴン銅（
Ａｐ−ＳｉＣｕ）　、アルご一つムパラジウム（Ａｐ−
Ｐｄ）　、チタン（Ｔｉ）　、モリブデン・シリサイド
（Ｍｏ−５ｉ、　）、タンタルシリザイド（’Ｔ’ａ−
８ｉ）を使用し、また。第２の基体表面＋イ料とし７で
はＩ’−３ｉＯ７Ｓｉ、０７ＢＳＧＰＳＧ　、　ＢＰＳ
Ｇ、　Ｐ−３ｉＮ　、　Ｔ−３ｉＮ　、　Ｉ。Ｐ−Ｓｊ
、Ｎ　　ＥＣＲ−Ｓｉ、Ｎである。以りのような全→Ｊ
ンブルについでも−）　ｉ’ｌｌしたサンプル１−１に
匹敵する良好な、１膜を形成することができた。 次に、耕土のように、ｌを選択堆積させた基体に」一連
したスパッタリング法により非選択的にＡｆｆを堆積さ
せてパターニングした。 その結果、スパッタリング法によるへ４膜と、開孔内の
選択堆積したｌ膜とは、開孔内のｌ膜の表面性がよいた
めに良好な電気的にも櫛械的にも耐久性の高いコンタク
ト状態とな−）てぃた。 （以ト余白） 第７図を参照して第１図に示した半導体装置の製造方法
を説明する。 まずＭＯＳ　トランジスタまたはバイポーラトランジス
タ等の機能素子が形成されでいるシリコンからなる導電
性を地とし７ての半導体基体１０表面にＣＶＤ法によっ
て酸化シリコンからなる熱酸化膜２を形成した（第゛７
図（Ａ）参照）。次に、この熱酸化膜２にレジストバタ
ー・〜ニングを施し２、熱酸化膜２の所定部分にゼオ２
フ１人した後、熱処理して拡散層３を形成した（第７図
（Ｉ３）参照）。次いで、熱酸イＬ膜２の土にＣＶＤ法
！：、！：”ｚで窒化シリコンからなる層間絶縁膜４を
堆積し、熱処理を施しでから、得られた層間絶縁膜４に
一１ンタクトパターニングを施しまた後、電極取り出し
用の開孔としてのコンタクトホール５および該コンタク
トホール５と同一平面積である段差部とし２ての親マー
ク部６を、半導体基体１０表面まで、＋３ツチングをし
で形成し、た（第７図（Ｃ）参り？１）６次に、得らオ
ｔた：７ンタクトポール５および親マーク部６に選択堆
積法によりＡ℃−８ｉを堆積させ、コンタク）・ポール
５に導電体とし、ての第１の内ｌ］線層７を、親マーク
部８に導電体としての金属膜９を形成しまた。この実施
例においては、金属膜９の成膜を、層間絶縁膜４の一］
二面より低いレベルで停止しで、金属膜９を該金属膜９
の周囲の層間絶縁膜４に対しで凹形状とし、段差部を形
成した。また、この実施例では、コンタクトホール５と
親マーク部（うどを同平面積としたから、第１の配線層
７ど金属膜８とは、基体１の表面からの高さが同一レベ
ルであった（第７図（Ｉ〕）参照）。 次に、この第７図（１））に示した状態の４′導体基体
１の表面全体にＲＦプラズマ処理を施しで表ｍ】を改質
した後、全面にＣＶＤ法によって非選択的にＡρ−５ｉ
を堆積さゼて導電体層とし２ての第２　（＋）配線層９
を形成し７た。この結果、親マーク部６の凹形状は、第
２の配線層９の土面に反映して段差としての凹所１０が
形成された（第１図参照）。この凹所１０にレーザ光を
照射し、その反射信号を検出し７て自動マスク合わせな
行い、配線層パターニングを施したところ、所望の配線
パターンを正確に半導体基体１の土に形成できた。 なお、］述の実施態様例において、層間絶縁膜４の−Ｆ
７に第２配線層９を形成する前に、層間絶、縁膜・１の
表面に付した凹凸を５ＯＧ（ｓｐｉｎ　ｏｎ　ｇｌａｓ
ｓ）法によ−って平坦化し、てもよい。すなわぢ、スピ
ンコーラ・−を使用し、シラノール化合物の有様溶剤（
アルコール、ゲトン等）溶液を同転数３，０００−６．
０００　ｒｐｍで１５〜３０秒間塗布し２、回転塗へ時
にイソプロピルアルコールのバックリンスを（うい、塗
孔後にポットプレー１−を用いて半導体基体を８０−１
２００℃に１−・３分間加熱して低温ベーキングをｆ′
ｉつ。このような処理を施すことによって層間絶縁膜の
表面の凹凸はほとんどなくなり、平、世な表面が得られ
るから、第２配線層において凹凸による抵抗の増大や段
差切れも生じることがない。 第８図は本発明の他の好適な実施例を示す模式的断面図
である。第８図に示した半導体装置においては、第１図
に示した半導体装置の構成と異なり、段差部どしての親
マーク部６十の金属膜１１を、電極取り出し２用の配線
層１２と共に、層間絶縁膜４の上面より高く堆積させた
構成としている。 したがって、この例では、親マーク部〔３の１一方の金
属膜１１の上面に親マーク部６の形状に対応し５た６所
］３が形成されている。この６所１３は、」述しまた凹
所１０と同様に配線層パターニングにおける自動マスク
合わせの基準のマークとし、て用いることができる。 第９図は本発明の他の好適な実施例を示す模式的断面図
である。第９図に示した半導体装置においては、第１図
および第８図にそれぞれ示Ｉか半導体装置とは異なり、
段差部とし２ての親マーク部】４の平面積を、開孔とし
てのコンタクトポールε〕の平面積よりも大きく形成し
た構成どしでいる。 これは、選択金属堆積技術の特徴である成長ｊ５・トの
サイズ依存性を利用しまたものである。１なわち、選択
堆積技術を用いて、サイズの異なる大小の孔内に金属を
堆積させる場合には、ライズの小さい孔への金属成長レ
ートは大ぎい孔ノ＼の成ノ、レートに比べて相対的に遅
くなる現象をＡ・ＩＪｌｌヒするものである。したがっ
て、この例では、親マ・〜り部１４への金属成長レート
はコンタクトポール１′〕への成長レートに比べて遅く
なる。 ここで、第１０図を参照して第９図に示した半導体装置
の製造方法を概略説明する。 まず、半導体基体１のｔ、　ｉ’ｍ　１−に熱酸化膜２
を形成した後、レジストバタ一一−ングによりイオン注
入、熱処理を省ゴって拡散層３を形成する１稈は、第１
図に示した半導体装置の工程（第′１図（Ａ）　参照）
と同様である（第１０図（Ａ）参照）。次に、熱酸化脱
Ｓ２の土に層間絶縁膜４を堆積し、熱処理した後、コノ
タクトパターニングおよび〜ゴ、ツチングにより開孔と
し、ての二１〕／タクトホール１′）および段差部どし
、での親マーク部１４を、親マーク部ｊ４を二１２．／
タクトホール０よりも叱面積に４）いて大きくなるよう
に形成した（第１１）し］（Ｂ）参照）。 次いで、コンタク；・ホール５　＄３　Ｊ、び親、マ・
〜り部１４に選択堆積法によりＡ　４２−　Ｓ　ｉを堆
積さゼた。 この堆積］程を、層間絶縁膜４０））面と−コ２・タク
トポール５に形成される電極取り出し、用の導電体とし
ての配線［１５の」面とが平坦化した時点で停■させた
。この時点では、上述の選択堆積法におりるサイズ依存
性により、親マーク部１４内に堆積しまた金属膜１６が
層間絶縁膜４の土面にまゴ・達１−．　’ｔ：おらず、
金属膜１６は該絶縁膜４に対し、て凹形状とな−）でい
る（第１０図（Ｃ）参照）。 こねにより、電極取り出し側のコンタクト部て・は配線
層１５の上面ど層間絶縁膜４のｌ−面＆のゝＩｉ、　Ｉ
Ｉｌ化を図ることができる一方、段差部どしての親、マ
ーク部１４の凹形状を配線層パターニングにおけるマス
ク合わせの基準マークに利用４゛ることかできる。 次に、この第１０図（Ｃ）に示した状態の＋導体基体１
０表面金体にＩ（Ｆプラズマ処理を施り、７表げイ１を
改質した後、全面にＣＶＤ法によって４１選択的（・４
“Ａρ−８ｉを堆積させて２層目の配線Ｈ９を形成した
。この結果、親マーク部１４の凹形状Ｃゴ、ｉ［！線層
９の上面に反映されて段差としての凹所１７が形成され
た（第９図参照）。この凹所１７にレーザ光を照射し、
その反射信号を検出して自動マスク合わせを行い、配線
層のパターニングを施し５たとごろ、第１図に示しまた
凹所１０Ａｊ同様に、所望の配線パターンを正確に才導
体基体１の＋に形成１”ることがて・きた。 ［発明の効Ｗ〕 以］゛説明しまたように、本発明によれば、新規なＣＶ
　］）法による選択金属堆積技術を用いでいる１：とか
ら、マスク合わ利用のマークとして段差部の形状に対応
した部分を導電性薄膜の１′而に忠実に形成できるから
、配線層のバター〜−−：／グに際Ｉ１２、オート・ア
ライメントを利用ｌ１．で基体表面にレジストパターン
を忠実に形成するごとがて゛きる。

【図面の簡単な説明】

第１図は不発明の好まし７い失施態様例を説明する模式
的断面図、 第２図〜第５図は本発明による半導体装置の製造ツノ法
を適用するに望ましい製造装置の一例を示す図、 第６図は本発明による崖導体装置の製造７５法による配
線層形成の様ｒ−を説明するだめの模式的断面図、 第７区ｊζプ第１図の実施態様例の製造方法を説明ずＺ
）樽式的断ｕ１１図、 第８図は本発則１の第２の実施例を示ず検銭的断面図、 第ｐ′１図ｊ、Ｊ、不発明の第３の実施例を示１模式的
断面１りｊ、 第１Ｏ図は第９図の半導体装置の製造方法を説明する模
式的断面図である。 １・・・半導体茅一体（導電性：″１・地）、２・・・
熱駿化膜、 ３・・・イ＼純物拡ｊ３！層、 ４・・・層間絶縁膜、 ５・・・コンタクｊ・ホール（開孔）、６・・・親マー
ク部（段差部）、 ７・・・第】の配線層（導電体）、 ８・・金属膜（導電体）、 ≦〕・・・第２の配線層（導電体層）、ツ ノ 第 図 １０・・・凹所（段差）、 １１・・・金属膜（導電体）、 ２・・・第１の配線層（導電体）、 ３・・・６所（段差）、 ４・・・親マーク部（段差部）、 ５・・・第２の配線層（導電体）、 ６・・・金属膜（導電体）、 １７・・・凹所（段差）。 第４図 第５ 図 の ＝１０８ 第 図 寸

Claims (1)

1. 【特許請求の範囲】 １）導電性の下地表面上に絶縁膜を介して導電性薄膜が
   形成された半導体装置のアライメント法において、 前記絶縁膜に前記下地表面の露出する開孔を少なくとも
   ２つ形成する工程と、 前記開孔に導電材料を選択的に堆積させて前記開孔のう
   ち少なくとも１つに段差部を形成する工程と、 少なくとも前記絶縁膜上に前記導電性薄膜を形成する工
   程とを含み、 前記段差部を利用してアライメントを行うことを特徴と
   する半導体装置のアライメント法。 ２）導電性の下地表面上に絶縁膜を介して設けられた配
   線層を有する半導体装置の製造方法において、 前記絶縁膜に前記下地表面の露出する開孔を少なくとも
   ２つ形成する工程と、 前記開孔に導電材料を選択的に堆積させて前記開孔のう
   ち少なくとも１つに段差部を形成する工程と、 少なくとも前記絶縁膜上に前記配線層を形成するための
   導電性薄膜を形成する工程と、 前記導電性薄膜をパターニングして前記配線層を形成す
   る工程とを含むことを特徴とする半導体装置の製造方法
   。 ３）前記開孔の形成工程は、段差部を形成するための開
   孔の平面積を他の開孔の平面積と異ならしめるようにし
   て行うことを特徴とする請求項２記載の半導体装置の製
   造方法。 ４）前記段差部を形成するための開孔への導電材料の堆
   積を、他の開孔に形成される導電体と絶縁膜とが平坦化
   された時点で停止することを特徴とする半導体装置の製
   造方法。 ５）前記開孔へ導電材料を堆積させる工程は、アルキル
   アルミニウムハイドライドのガスと水素ガスとを利用し
   たＣＶＤ法により行うことを特徴とする請求項２、３、
   ４のいずれかに記載の半導体装置の製造方法。 ６）前記アルキルアルミニウムハイドライドはジメチル
   アルミニウムハイドライドである請求項５記載の半導体
   装置の製造方法。 ７）導電性の下地表面上に絶縁膜を介して導電体層が形
   成された半導体装置において、 前記絶縁膜に形成され前記下地表面の露出した少なくと
   も２つの開孔と、 前記開孔に形成された導電体と、 前記絶縁膜上に形成された導電体層とを有し、前記開孔
   のうち少なくとも１つは段差部とされ、前記導電体層に
   前記段差部に対応した段差が設けられたことを特徴とす
   る半導体装置。 ８）前記導電体は単結晶Ａｌからなるものであることを
   特徴とする請求項７記載の半導体装置。